intel Nios II エンベデッド デザイン スイート リリース ノート
Nios II エンベデッド デザイン スイート リリース ノート
これらのリリース・ノートは、Altera® Nios® II Embedded Design Suite (EDS) のバージョン 13.1 から 15.0 を対象としています。 これらのリリース ノートでは、Nios II EDS の改訂履歴について説明します。 Nios II EDS の最新のエラッタのリストについては、アルテラのサポートの下にあるナレッジ ベースを検索してください。 webサイト。 ナレッジ ベースを使用して、影響を受ける製品バージョンおよびその他の基準に基づいてエラータを検索できます。
関連情報 アルテラのナレッジ・ベース
製品の改訂履歴
次の表に、Nios II EDS の改訂履歴を示します。
Nios II エンベデッド デザイン スイートの改訂履歴
Nios II EDS 機能の詳細については、Nios II ハンドブックを参照してください。
インテルコーポレーション。 全著作権所有。 Intel、Intelロゴ、およびその他のIntelマークは、IntelCorporationまたはその子会社の商標です。 インテルは、FPGAおよび半導体製品のパフォーマンスをインテルの標準保証に従って現在の仕様に保証しますが、通知なしにいつでも製品およびサービスを変更する権利を留保します。 インテルは、インテルが書面で明示的に同意した場合を除き、本書に記載されている情報、製品、またはサービスの適用または使用から生じる責任または義務を負わないものとします。 インテルのお客様は、公開されている情報を信頼する前、および製品やサービスを注文する前に、最新バージョンのデバイス仕様を入手することをお勧めします。 *他の名前やブランドは他人の所有物として主張される場合があります。
関連情報
- Nios II クラシック プロセッサ リファレンス ハンドブック
- Nios II Classic ソフトウェア開発者ハンドブック
- Nios II Gen2 プロセッサー リファレンス ハンドブック
- Nios II Gen2 ソフトウェア開発者ハンドブック
Nios II EDS v15.0 アップデート
v15.0 Nios II EDS には、次の新機能と拡張機能が含まれています。
- 新しい MAX 10 アナログ-デジタル コンバーター (ADC) HAL ドライバー
- 新しい Queued Serial Peripheral Interface (QSPI) HAL ドライバー
- MAX 10 ADC HAL ドライバーの機能強化
- v4.9.1 にアップグレードされた Nios II GNU ツールチェーン
- リンク時の最適化 (-flto) のサポートの改善 — mgpopt=[none, local, global, data, all] を使用してグローバル ポインターの最適化をより詳細に制御
- ヌル ポインター チェック (GNU v4.9.1 の新機能) は –fno-delete-null-pointer-checks で無効にできます
- Nios II Linux カーネルおよびツールチェーン コンポーネントはアップストリームに受け入れられました。file 解決された問題:
- EPCQ HAL ドライバーの問題が修正されました
- Windows Nios II ターミナルで修正されたカスタム newlib ジェネレーター
- stdin が Windows で正しく動作するようになりました
Nios II EDS v14.1 アップデート
Nios II Gen2 プロセッサ コア
Nios II の最終バージョンは 14.0 で、Nios II Classic という名前です。 このビルド以降の Nios II バージョンは、Nios II Gen2 と呼ばれます。 Nios II Gen2 プロセッサは、Nios II Classic プロセッサとバイナリ互換性がありますが、次の新機能があります。
- 64 ビット アドレス範囲のオプション
- オプションのペリフェラル メモリ領域
- より高速で決定論的な算術命令
14.1 の新しい組み込み IP
新しい IP のリストには以下が含まれます。
- HPS イーサネット コンバーター IP – HPS イーサネット I/O ピンを割り当てることができます。
FPGA I/O ピンに接続し、GMII フォーマットから RGMII または SGMII に変換します。
注記： これは、HPS I/O によってピンが制限されている場合に非常に役立ちます。 - 新しいデバイス ファミリ固有の IP コア:
- Arria 10 – TPIU トレース IP。 トレースは、FPGA 開発用の Signaltap と同様に、ランタイム ソフトウェア デバッグの究極のツールです。 この IP を使用すると、開発者は ARM® Cortex™-A9 トレース デバッグ信号を外部ピンにエクスポートできるため、Lauterbach® や ARM Dstream などのトレース デバッグ モジュールを A10 SoC Cortex-A9 に接続できます。
- Max 10 – Max10 ADC とユーザー フラッシュに Qsys 互換インターフェイスを提供する新しい IP。 これらの新しい IP は Max10 ex で使用されますampルデザイン。 14.1 リリースには新しい ex がありますamp以下を実証する設計図:
- 低電力アプリケーション向けの最大 10 スリープ モード
- 統合された ADC を使用したい開発者向けのアナログ I/O
- Max 10 オンチップ コンフィギュレーション フラッシュ メモリからのデュアル コンフィギュレーション機能 Cyclone® V および ArriaV SoC ゴールデン システム リファレンス デザイン (GSRD) も更新され、14.1 ACDS および SoC EDS リリースをサポートします。これは、SoC が自動的に含まれることを意味します。プリローダーの PLL 回避策のような 14.1 のソフトウェア修正。
64 ビット ホスト サポートの強化
このリリースでは、次のツールに 64 ビット機能が追加されました。
- 64 ビット nios2-gdb サーバー
- 64 ビット nios2-flash-プログラマー
- 64 ビット nios2 ターミナル
注記： ACDS 内には、少なくとも XNUMX つの GDB サーバーと XNUMX つのフラッシュ プログラマが同梱されています。
Eclipse 環境へのアップグレード
Eclipse 環境がバージョン 4.3 にアップグレードされ、新しい環境の利点が Nios II 開発スイートにもたらされました。 GCC v4.8.3 と以前にサポートされていたバージョンとの間には、コマンド ライン オプションの違いがあります。 以前のバージョンで作成された既存のプロジェクトがある場合は、make を更新する必要がありますfiles またはボード サポート パッケージ (BSP) を再生成します。 Free Software Foundation は、GCC Download で利用可能なダウンロードを提供し、完全な GCC リリース ノートは GCC Releases で利用できます。
関連情報 http://gcc.gnu.org/
Nios II GNU ツールチェーンへのアップグレード
次のツールがアップグレードされました。
- GCC からバージョン 4.8.3 へ
- リンク時間の最適化 ([flto]) が有効
- GDB からバージョン 7.7 へ
- newlib をバージョン 1.18 に
Windows ホスト プラットフォームのビルド環境が最適化され、ビルド時間が短縮されました。 例えばampル、基本を構築する webサーバー アプリケーションにかかる時間は、以前の XNUMX 分の XNUMX になりました。
Max10 の追加サポート
このリリースでは、ユーザー フラッシュ メモリのメモリ初期化とブートロード サポートの追加により、Max10 のサポートが追加されました。 新しいベータ版があります file alt- と呼ばれる変換ユーティリティfile-convert を使用すると、データをフラッシュにロードするための正しい形式に簡単に変換できます。
EPCQ IP ペリフェラルへのアップグレード
アップグレードされた EPCQ ソフト IP ペリフェラルの HAL ソフトウェアとブートローダーのサポートが追加されました。 EPCQ IP コアがアップグレードされ、x4 モードと L デバイスのサポートが追加され、Nios または他の FPGA ベースのマスターから EPCQ デバイスへのアクセスが高速化されました。
Nios II EDS v14.0 アップデート
64 ビット ホストのサポート
Nios II ソフトウェア ビルド ツール (SBT) v14.0 は、64 ビット ホスト システムのみをサポートします。
注記： 32 ビット ホストはサポートされなくなりました。
以下の Nios II ユーティリティは、Quartus II 製品に移行されました。
- nios2-gdb-サーバー
- nios2-フラッシュプログラマー
- nios2 ターミナル
実行時のスタック チェック
Nios II EDS の以前のバージョンでは、ランタイム スタック チェックが有効になっていると、Nios II システムが応答しなくなる可能性がありました。 この問題は v14.0 で解決されています。
走り幅跳びのサポート
Nios II EDS の以前のバージョンでは、コンパイラはロング ジャンプ (256 MB のアドレス範囲外) を正しくサポートしていませんでした。 この問題は v14.0 で解決されています
浮動小数点ハードウェア 2 のサポート
Floating Point Hardware 2 を完全にサポートするには、newlib C ライブラリを再コンパイルする必要があります。 Nios II EDS v13.1 では、リンカーは再コンパイルされた C ライブラリをアプリケーションにリンクできませんでした。 この問題は v14.0 で解決されています。
Qsys ブリッジのサポート
v14.0 から、Nios II EDS は Address Span Extender および IRQ Bridge コアをサポートします。
Nios II Gen2 プロセッサーのサポート
Nios II Gen2 プロセッサ コア
v14.0 では、Nios II プロセッサ コアにプレview アルテラの最新デバイスファミリをサポートする Nios II Gen2 プロセッサコアの実装。 Nios II Gen2 プロセッサ コアは、元の Nios II プロセッサと同様のサイズと性能を提供し、バイナリ レベルで Nios II Classic プロセッサ コードと互換性があります。 ツール フローと HAL には、Nios II Gen2 機能をサポートするオプションが含まれています。 BSP の生成とソフトウェアの構築のワークフローは同じですが、Nios II Classic プロセッサ用に生成された BSP は再生成する必要があります。
Nios II Gen2 プロセッサーの HAL サポート
Nios II ハードウェア アブストラクション レイヤー (HAL) は、次の Nios II Gen2 機能をサポートするように拡張されています。
- 32 ビットのアドレス範囲
- 周辺 (キャッシュされていない) メモリ領域
- Nios II/f コアのデータ キャッシュおよび TCM での ECC 保護
Nios II Gen2 プロセッサー・コアおよび MAX 10 FPGA のサポート
MAX 10 FPGA デバイスは、Nios II Gen2 プロセッサではサポートされていますが、Nios II Classic プロセッサではサポートされていません。 MAX 10 デバイスに Nios II システムを実装するには、Nios II Gen2 プロセッサ コアを使用する必要があります。 14.0 で導入されたアルテラのオンチップ フラッシュ メモリ コンポーネントにより、Avalon-MM はオンチップの MAX 10 ユーザー フラッシュ メモリにアクセスできます。 このコンポーネントを使用すると、Nios II ブート コピアはコードを MAX 10 ユーザー フラッシュ メモリから RAM にコピーできます。 1.4.6.3.2. MAX 10 FPGA のツール サポート HAL は、MAX 10 アナログ - デジタル (A/D) コンバーターの基本的なドライバー サポートを追加します。 MAX 10 ユーザー・フラッシュ・メモリーのプログラミングをサポートするために、アルテラのデバイス・プログラミング・ユーティリティーが更新されました。
v14.0a10 の新機能: Nios II Gen2 プロセッサーと Arria 10 FPGA のサポート
Arria 10 FPGA デバイスは Nios II Gen2 プロセッサーでサポートされていますが、従来の Nios II プロセッサーではサポートされていません。 Nios II システムを Arria 10 デバイスに実装するには、Nios II Gen2 プロセッサ コアを使用する必要があります。
Nios II EDS v13.1 アップデート
4.7.3 にアップグレードされた GCC
v13.1 では、Nios II ソフトウェア ビルド ツール (SBT) が更新され、GCC の v4.7.3 バージョンをサポートするようになりました。 GCC v4.7.3 と以前にサポートされていたバージョンとの間には、コマンド ライン オプションの違いがあります。 以前のバージョンで作成された既存のプロジェクトがある場合は、make を更新する必要がありますfiles またはボード サポート パッケージ (BSP) を再生成します。
注記： GCC v4.7.3 では、いくつかの新しい警告とメッセージが追加されています。 以前のバージョンで -Werror コマンドライン オプションを使用した場合、新しい警告によって生成された予期しないエラーが表示されることがあります。 Nios II GCC 4.7.3 実装の詳細については、Altera Knowledge Base の Nios II GNU toolchain upgrade from GCC 4.1.2 to GCC 4.7.3 を参照してください。 The Free Software Foundation は、GCC 4.7 への移植ガイドを提供し、一般的な問題を文書化しています。 このガイドは、GCC (GNU Compiler Collection) の Porting to GCC 4.7 にあります。 完全な GCC リリース ノートは、GCC リリースから入手できます。
関連情報
- アルテラの知識ベース
- http://gcc.gnu.org/
拡張浮動小数点カスタム命令サポート
v13.1 では、Qsys は新しい浮動小数点カスタム命令セット コンポーネント、浮動小数点ハードウェア 2 を選択するオプションを追加します。tag浮動小数点ハードウェア 2 命令のソフトウェア サポートには、altera_nios_custom_instr_floating_point_2.h が含まれます。これにより、GCC は (GCC 組み込みの数学関数ではなく) newlib 数学関数を呼び出すようになります。 アルテラは、最適なパフォーマンスを得るために newlib を再コンパイルすることを推奨しています。
注記： GCC に –mcustom -fpu-cfg コマンドライン オプションを使用しないでください。 このオプションは、浮動小数点ハードウェア 2 命令をサポートしていません。 Nios II ソフトウェア ビルド ツール (SBT) は、個々の –mcustom コマンドを make に追加します。file Floating Point Hardware 2 カスタム命令をサポートします。
ECCサポート
v13.1 から、Nios II プロセッサー パラメーター エディターを使用して、プロセッサー コアの RAM と命令キャッシュの ECC 保護を有効にできます。 デフォルトでは、ECC はリセット時に有効になっていません。 したがって、ソフトウェアは ECC 保護を有効にする必要があります。 ソフトウェアは ECC エラーを RAM データ ビットに挿入して、ECC 例外ハンドラとイベント バスのテストをサポートすることもできます。 Nios II ハードウェア アブストラクション レイヤー (HAL) は、ECC 初期化と例外処理をサポートするために拡張されています。
ユニバーサル ブート コピア
v13.1 では、Nios II ブート コピアがアップグレードされ、より多くのタイプのフラッシュ デバイスをサポートします。 アップグレードされたブート コピアは、ユニバーサル ブート コピアと呼ばれます。 Nios II ブート コピアは、アプリケーション バイナリをフラッシュ デバイスから揮発性メモリにコピーします。 フラッシュ メモリは、最下位のメモリ アドレスに FPGA イメージが配置され、その後に Nios II アプリケーションのバイナリ イメージが続きます。 以前の製品リリースでは、FPGA イメージのサイズはデバイス ファミリごとに固定されていました。 ただし、Cyclone V、Stratix V、および Arria V ファミリのデバイスの場合、イメージ サイズは次の変数によって異なります。
- フラッシュ タイプ: クアッド出力 (EPCQ) またはシングル出力 (EPCS) 拡張プログラマブル コンフィギュレーション デバイス
- フラッシュ デバイスの容量: 128 または 256 M ビット
- 圧縮
- シリアル ペリフェラル インターフェイス (SPI) 構成: ×1 または ×4
- デバイス レイアウト: シングルまたはカスケード
ブート コピアが適切なイメージ サイズを使用できるように現在の組み合わせを識別することは困難であり、どのアルゴリズムも将来の構成をサポートできない可能性があります。 この問題を解決するために、FPGA イメージにヘッダーを追加してイメージ サイズを指定します。 ヘッダーからのイメージ サイズを使用することで、ユニバーサル ブート コピアは、現在または将来のデバイスのフラッシュ構成で動作できます。 sof2flash ユーティリティが更新され、ユニバーサル ブート コピアがサポートされるようになりました。 この変更は、FPGA 制御ブロックが電源投入時に FPGA イメージを自動的にプログラムする機能には影響しません。
既知の問題とエラッタ
次のリストには、既知の問題と正誤表が含まれています。
- Nios II Gen2 プロセッサーのキャッシュ動作には小さな違いがあり、アプリケーションで従来のプロセッサーの非標準キャッシュ動作を利用することを選択した開発者に影響を与える可能性があります。
関連情報
アルテラのナレッジ・ベース 既知の問題と正誤表、およびそれらの回避方法の詳細については、アルテラのナレッジ・ベースを検索してください。
- Nios II エンベデッド デザイン スイート リリース ノート フィードバックの送信
ドキュメント / リソース
 |
intel Nios II エンベデッド デザイン スイート リリース ノート [pdf] 説明書 Nios II、Embedded Design Suite リリース ノート、Nios II Embedded Design Suite リリース ノート、Design Suite リリース ノート |
