Poznámky k vydání intel Nios II Embedded Design Suite
Poznámky k vydání sady Nios II Embedded Design Suite
Tyto poznámky k vydání pokrývají verze 13.1 až 15.0 Altera® Nios® II Embedded Design Suite (EDS). Tyto poznámky k vydání popisují historii revizí pro Nios II EDS. Nejnovější seznam chyb pro Nios II EDS naleznete v Knowledge Base v části Podpora na Altera webmísto. Pomocí znalostní báze Knowledge Base můžete hledat chyby na základě dotčené verze produktu a dalších kritérií.
Související informace Altera Knowledge Base
Historie revizí produktu
Následující tabulka ukazuje historii revizí pro Nios II EDS.
Historie revizí sady Nios II Embedded Design Suite
Další informace o funkcích Nios II EDS naleznete v příručkách Nios II.
Intel Corporation. Všechna práva vyhrazena. Intel, logo Intel a další značky Intel jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností. Společnost Intel zaručuje výkon svých FPGA a polovodičových produktů podle aktuálních specifikací v souladu se standardní zárukou společnosti Intel, ale vyhrazuje si právo provádět změny jakýchkoli produktů a služeb kdykoli bez upozornění. Společnost Intel nepřebírá žádnou odpovědnost nebo závazky vyplývající z aplikace nebo použití jakýchkoli informací, produktů nebo služeb popsaných v tomto dokumentu, pokud to není výslovně písemně odsouhlaseno společností Intel. Zákazníkům společnosti Intel se doporučuje získat nejnovější verzi specifikací zařízení dříve, než se budou spoléhat na jakékoli zveřejněné informace a než zadají objednávky na produkty nebo služby. *Jiná jména a značky mohou být nárokovány jako vlastnictví jiných.
Související informace
- Referenční příručka pro klasický procesor Nios II
- Příručka pro vývojáře softwaru Nios II Classic
- Referenční příručka k procesoru Nios II Gen2
- Příručka pro vývojáře softwaru Nios II Gen2
Aktualizace Nios II EDS v15.0
Verze 15.0 Nios II EDS obsahuje následující nové a vylepšené funkce:
- Nový HAL ovladač analogově-digitálního převodníku (ADC) MAX 10
- Nový ovladač HAL rozhraní QSPI (Quaued Serial Peripheral Interface).
- Vylepšení ovladače MAX 10 ADC HAL
- Nios II GNU toolchain upgradován na v4.9.1
- Vylepšená podpora pro optimalizaci doby propojení (-flto) – větší kontrola nad globální optimalizací ukazatelů pomocí mgpopt=[none, local, global, data, all]
- Kontrolu nulového ukazatele (nové v GNU v4.9.1) lze zakázat pomocí –fno-delete-null-pointer-checks
- Nios II Linux kernel a toolchain komponenty byly přijaty upstream High-profile vyřešené problémy:
- Opraveny problémy s ovladačem EPCQ HAL
- Vlastní generátor nové knihovny opravený v terminálu Windows Nios II
- stdin nyní funguje správně ve Windows
Aktualizace Nios II EDS v14.1
Jádro procesoru Nios II Gen2
Poslední verze Nios II je 14.0 a jmenuje se Nios II Classic. Verze Nios II po tomto sestavení se nazývají Nios II Gen2. Procesory Nios II Gen2 jsou binárně kompatibilní s procesory Nios II Classic, ale mají následující nové funkce:
- Možnosti pro 64bitový rozsah adres
- Volitelná periferní paměťová oblast
- Rychlejší a determinističtější aritmetické instrukce
Nové vestavěné IP pro 14.1
Seznam nových IP obsahuje:
- IP adresy konvertoru Ethernet HPS – Umožňují přiřadit I/O piny HPS Ethernet
na FPGA I/O piny a převést je z formátu GMII na RGMII nebo SGMII.
Poznámka: To je velmi užitečné, pokud jste omezeni vstupem a výstupem HPS. - Nová jádra IP specifická pro rodinu zařízení:
- Arria 10 – IP trasování TPIU. Trace je dokonalý nástroj pro ladění runtime softwaru, podobně jako Signaltap pro vývoj FPGA. Tato IP umožňuje vývojářům exportovat trasovací ladicí signály ARM® Cortex™-A9 na externí piny, takže moduly ladění trasování, jako je Lauterbach® nebo ARM Dstream, lze připojit k A10 SoC Cortex-A9.
- Max 10 – Nové adresy IP, které poskytují rozhraní kompatibilní s Qsys k ADC Max10 a uživatelským flash diskům. Tyto nové IP adresy se používají v Max10 example designy. Vydání 14.1 má nový exampnávrhy, které demonstrují:
- Maximálně 10 režimů spánku pro aplikace s nízkou spotřebou
- Analogové I/O pro vývojáře, kteří chtějí používat integrované ADC
- Možnost duální konfigurace z konfigurační flash paměti na čipu Max 10 Zlaté referenční návrhy systému (GSRD) Cyclone® V a ArriaV SoC byly také aktualizovány, aby podporovaly vydání 14.1 ACDS a SoC EDS, což znamená, že budou automaticky zahrnovat SoC. opravy softwaru v 14.1, jako je řešení PLL v preloaderu.
Rozšířená podpora 64bitových hostitelů
V tomto vydání byla k následujícím nástrojům přidána 64bitová funkce:
- 64bitový server nios2-gdb
- 64bitový programátor nios2-flash
- 64bitový nios2-terminál
Poznámka: V rámci ACDS se dodávají alespoň dva servery GDB a dva flash programátory.
Upgrady na prostředí Eclipse
Prostředí Eclipse bylo upgradováno na verzi 4.3, aby do vývojářské sady Nios II přineslo výhody novějšího prostředí. Mezi GCC v4.8.3 a dříve podporovanou verzí existují rozdíly v možnostech příkazového řádku. Pokud máte existující projekt vytvořený s předchozí verzí, musíte aktualizovat značkufiles nebo obnovte balíček podpory desky (BSP). Free Software Foundation poskytuje soubory ke stažení dostupné v rámci GCC Download a úplné poznámky k vydání GCC jsou k dispozici v GCC Releases.
Související informace http://gcc.gnu.org/
Upgrady na Nios II GNU Toolchain
Následující nástroje byly upgradovány:
- GCC na verzi 4.8.3
- Optimalizace doby propojení ([flto]) povolena
- GDB na verzi 7.7
- newlib na verzi 1.18
Prostředí sestavení na hostitelské platformě Windows bylo optimalizováno tak, aby umožňovalo rychlejší sestavení. Napřample, budování zákl webserverová aplikace nyní zabere jednu třetinu času než dříve.
Další podpora pro Max10
V této verzi je přidána podpora pro Max10 prostřednictvím přidání inicializace paměti a podpory bootloadu pro uživatelskou flash paměť. K dispozici je beta verze nového file konverzní nástroj s názvem alt-file-convert, což usnadňuje získání dat do správného formátu pro načtení do flash.
Upgrade na EPCQ IP Peripheral
Byl přidán software HAL a podpora bootloaderu pro vylepšenou periferii EPCQ soft IP. Jádro EPCQ IP bylo upgradováno, aby přidalo podporu pro x4 mode a L zařízení, což umožňuje rychlejší přístup k EPCQ zařízení z Niosu nebo jiných masterů založených na FPGA.
Aktualizace Nios II EDS v14.0
Podpora 64bitových hostitelů
Nios II Software Build Tools (SBT) v14.0 podporuje pouze 64bitové hostitelské systémy.
Poznámka: 32bitové hostitele již nejsou podporovány.
Následující nástroje Nios II byly přesunuty do produktu Quartus II:
- nios2-gdb-server
- nios2-flash-programátor
- nios2-terminál
Kontrola zásobníku za běhu
Pokud byla v dřívějších verzích systému Nios II EDS povolena kontrola zásobníku za běhu, systém Nios II mohl přestat reagovat. Tento problém je vyřešen ve verzi 14.0.
Podpora skoku do dálky
V dřívějších verzích Nios II EDS kompilátor správně nepodporoval dlouhé skoky (mimo rozsah adres 256 MB). Tento problém je vyřešen ve verzi 14.0
Podpora hardwaru s pohyblivou řádovou čárkou 2
Chcete-li plně podporovat Floating Point Hardware 2, musíte znovu zkompilovat knihovnu newlib C. V Nios II EDS v13.1 se linkeru nepodařilo propojit rekompilovanou knihovnu C s aplikací. Tento problém je vyřešen ve verzi 14.0.
Podpora Qsys Bridge
Počínaje verzí 14.0 podporuje Nios II EDS jádra Address Span Extender a IRQ Bridge.
Podpora procesoru Nios II Gen2
Jádro procesoru Nios II Gen2
Ve verzi 14.0 obsahuje jádro procesoru Nios II předview implementace jádra procesoru Nios II Gen2 podporující nejnovější rodiny zařízení Altera. Jádro procesoru Nios II Gen2 poskytuje velikost a výkon podobný původnímu procesoru Nios II a je kompatibilní s kódem procesoru Nios II Classic na binární úrovni. Tok nástrojů a HAL zahrnují možnosti pro podporu funkcí Nios II Gen2. Pracovní postup pro generování BSP a vytváření softwaru je stejný, ale BSP generované pro procesor Nios II Classic je nutné regenerovat.
Podpora HAL pro procesor Nios II Gen2
Nios II Hardware Abstraction Layer (HAL) je rozšířen o podporu následujících funkcí Nios II Gen2:
- 32bitový rozsah adres
- Oblasti periferní paměti (bez mezipaměti).
- Ochrana ECC na mezipaměti dat a TCM v jádře Nios II/f
Procesorová jádra Nios II Gen2 a podpora FPGA MAX 10
Zařízení MAX 10 FPGA jsou podporována procesorem Nios II Gen2, nikoli však procesorem Nios II Classic. Chcete-li implementovat systém Nios II na zařízení MAX 10, musíte použít jádro procesoru Nios II Gen2. Komponenta paměti Altera On-chip Flash, představená ve verzi 14.0, umožňuje Avalon-MM přístup k uživatelské paměti flash MAX 10 na čipu. S touto komponentou může zaváděcí kopírka Nios II zkopírovat kód do RAM z uživatelské flash paměti MAX 10. 1.4.6.3.2. Podpora nástrojů pro MAX 10 FPGA HAL přidává základní podporu ovladače pro MAX 10 analogově digitální (A/D) převodník. Programovací nástroje zařízení Altera jsou aktualizovány, aby podporovaly programování uživatelské flash paměti MAX 10.
Co je nového ve verzi 14.0a10: Procesor Nios II Gen2 a podpora Arria 10 FPGA
Zařízení Arria 10 FPGA jsou podporována procesorem Nios II Gen2, nikoli však klasickým procesorem Nios II. Chcete-li implementovat systém Nios II na zařízení Arria 10, musíte použít jádro procesoru Nios II Gen2.
Aktualizace Nios II EDS v13.1
GCC Upgradováno na 4.7.3
Ve verzi 13.1 byly aktualizovány nástroje Nios II Software Build Tools (SBT), aby podporovaly verzi GCC v4.7.3. Mezi GCC v4.7.3 a dříve podporovanou verzí existují rozdíly v možnostech příkazového řádku. Pokud máte existující projekt vytvořený s předchozí verzí, musíte aktualizovat značkufiles nebo obnovte balíček podpory desky (BSP).
Poznámka: GCC v4.7.3 přidává několik nových varování a zpráv. Pokud jste v předchozí verzi použili volbu příkazového řádku -Werror, mohou se objevit neočekávané chyby generované novými varováními. Podrobnosti o implementaci Nios II GCC 4.7.3 naleznete v upgradu Nios II GNU toolchain z GCC 4.1.2 na GCC 4.7.3 v Altera Knowledge Base. Free Software Foundation poskytuje průvodce portováním na GCC 4.7, který dokumentuje běžné problémy. Tuto příručku lze nalézt na GCC, GNU Compiler Collection, pod Porting to GCC 4.7. Úplné poznámky k vydání GCC jsou k dispozici v části GCC Releases.
Související informace
- Altera Knowledge Base
- http://gcc.gnu.org/
Vylepšená podpora uživatelských instrukcí s pohyblivou řádovou čárkou
Ve verzi 13.1 Qsys přidává možnost vybrat novou komponentu vlastní sady instrukcí s pohyblivou řádovou čárkou, Floating Point Hardware 2.tagSoftwarová podpora instrukcí Floating Point Hardware 2 zahrnuje altera_nios_custom_instr_floating_point_2.h, který nutí GCC volat matematické funkce newlib (spíše než vestavěné matematické funkce GCC). Altera doporučuje, abyste znovu zkompilovali newlib s pro optimální výkon.
Poznámka: Pro GCC nepoužívejte volbu příkazového řádku –mcustom -fpu-cfg. Tato volba nepodporuje instrukce Floating Point Hardware 2. Nástroje pro tvorbu softwaru Nios II (SBT) přidávají do make individuální příkazy –mcustomfile pro podporu uživatelských instrukcí Floating Point Hardware 2.
Podpora ECC
Počínaje verzí 13.1 vám editor parametrů procesoru Nios II umožňuje povolit ochranu ECC pro paměti RAM v jádře procesoru a mezipaměť instrukcí. Ve výchozím nastavení není ECC při resetu povoleno. Software proto musí povolit ochranu ECC. Software může také vkládat chyby ECC do datových bitů RAM, aby podpořil testování obsluhy výjimek ECC a sběrnice událostí. Nios II Hardware Abstraction Layer (HAL) je rozšířen o podporu inicializace ECC a zpracování výjimek.
Univerzální spouštěcí kopírka
Ve verzi 13.1 je zaváděcí kopírka Nios II upgradována tak, aby podporovala více typů flash zařízení. Vylepšená zaváděcí kopírka se nazývá univerzální zaváděcí kopírka. Spouštěcí kopírka Nios II zkopíruje binární soubory aplikace z flash zařízení do volatilní paměti. Flash paměť je uspořádána s obrazem FPGA na nejnižší adrese paměti, za nímž následují binární obrazy aplikace Nios II. V předchozích verzích produktů byla velikost obrazu FPGA pevná pro každou rodinu zařízení. U zařízení z rodiny Cyclone V, Stratix V a Arria V se však velikost obrazu liší v závislosti na následujících proměnných:
- Typ blesku: Rozšířené programovatelné konfigurační zařízení se čtyřmi výstupy (EPCQ) nebo s jedním výstupem (EPCS)
- Kapacita flash zařízení: 128 nebo 256 Mbit
- Komprese
- Konfigurace sériového periferního rozhraní (SPI): ×1 nebo ×4
- Uspořádání zařízení: jednoduché nebo kaskádové
Pro spouštěcí kopírku je obtížné identifikovat aktuální kombinaci, aby mohla použít vhodnou velikost obrazu, a jakýkoli algoritmus nemusí podporovat budoucí konfigurace. K vyřešení tohoto problému je k obrázku FPGA přidána hlavička, která specifikuje velikost obrázku. S využitím velikosti obrazu z hlavičky může univerzální spouštěcí kopírka pracovat s libovolnou konfigurací flash v současných nebo budoucích zařízeních. Obslužný program sof2flash je aktualizován, aby podporoval univerzální spouštěcí kopírku. Tato změna nemá vliv na schopnost řídicího bloku FPGA automaticky programovat obraz FPGA při zapnutí.
Známé problémy a Errata
Následující seznam obsahuje známé problémy a případné chyby:
- Existuje malý rozdíl v chování mezipaměti procesoru Nios II Gen2, který může ovlivnit vývojáře, kteří se rozhodnou využít ve svých aplikacích nestandardní chování mezipaměti klasických procesorů.
Související informace
Znalostní báze Altera Další informace o známých problémech a chybách a o tom, jak je vyřešit, vyhledejte ve znalostní databázi Altera.
- Poznámky k vydání sady Nios II Embedded Design Suite Odeslat zpětnou vazbu
Dokumenty / zdroje
 |
Poznámky k vydání intel Nios II Embedded Design Suite [pdfPokyny Nios II, poznámky k vydání Embedded Design Suite, poznámky k vydání Nios II Embedded Design Suite, poznámky k vydání Design Suite |
