Notes de la versió d'intel Nios II Embedded Design Suite
Notes de la versió de Nios II Embedded Design Suite
Aquestes notes de la versió cobreixen les versions 13.1 a 15.0 de la suite de disseny incrustat Altera® Nios® II (EDS). Aquestes notes de llançament descriuen l'historial de revisions del Nios II EDS. Per obtenir la llista més recent d'errates per al Nios II EDS, cerqueu la base de coneixement a Suport a l'Altera weblloc. Podeu utilitzar la base de coneixement per cercar errates en funció de la versió del producte afectada i altres criteris.
Informació relacionada Altera Knowledge Base
Historial de revisions del producte
La taula següent mostra l'historial de revisions del Nios II EDS.
Historial de revisions de Nios II Embedded Design Suite
Per obtenir més informació sobre les funcions de Nios II EDS, consulteu els manuals de Nios II.
Intel Corporation. Tots els drets reservats. Intel, el logotip d'Intel i altres marques d'Intel són marques comercials d'Intel Corporation o de les seves filials. Intel garanteix el rendiment dels seus productes FPGA i semiconductors amb les especificacions actuals d'acord amb la garantia estàndard d'Intel, però es reserva el dret de fer canvis a qualsevol producte i servei en qualsevol moment sense previ avís. Intel no assumeix cap responsabilitat derivada de l'aplicació o l'ús de qualsevol informació, producte o servei descrit aquí, tret que Intel ho acordi expressament per escrit. Es recomana als clients d'Intel que obtinguin la darrera versió de les especificacions del dispositiu abans de confiar en qualsevol informació publicada i abans de fer comandes de productes o serveis. * Altres noms i marques es poden reclamar com a propietat d'altres.
Informació relacionada
- Manual de referència del processador Nios II Classic
- Manual per a desenvolupadors de programari Nios II Classic
- Manual de referència del processador Nios II Gen2
- Manual del desenvolupador de programari Nios II Gen2
Actualitzacions de Nios II EDS v15.0
El Nios II EDS v15.0 inclou les següents funcions noves i millorades:
- Nou controlador HAL de convertidor analògic a digital (ADC) MAX 10
- Nou controlador HAL de la interfície perifèrica sèrie en cua (QSPI).
- Millores al controlador MAX 10 ADC HAL
- La cadena d'eines GNU de Nios II s'ha actualitzat a la v4.9.1
- Suport millorat per a l'optimització del temps d'enllaç (-flto): més control sobre l'optimització global del punter mitjançant mgpopt=[cap, local, global, dades, tot]
- La comprovació del punter nul (nou a GNU v4.9.1) es pot desactivar amb –fno-delete-null-pointer-checks
- El nucli de Nios II Linux i els components de la cadena d'eines s'han acceptat aigües amunt High-profile problemes resolts:
- S'han corregit problemes del controlador EPCQ HAL
- Generador de newlib personalitzat arreglat al terminal Windows Nios II
- stdin ara funciona correctament a Windows
Actualitzacions de Nios II EDS v14.1
Nucli de processador Nios II Gen2
L'última versió del Nios II és la 14.0 i s'anomena Nios II Classic. Les versions de Nios II posteriors a aquesta compilació s'anomenen Nios II Gen2. Els processadors Nios II Gen2 són binaris compatibles amb els processadors Nios II Classic, però tenen les noves característiques següents:
- Opcions per a un interval d'adreces de 64 bits
- Regió de memòria perifèrica opcional
- Instruccions aritmètiques més ràpides i deterministes
Noves IP incrustades per a 14.1
La llista de noves IP inclou:
- IP del convertidor Ethernet HPS: us permeten assignar els pins d'E/S Ethernet d'HPS
als pins d'E/S FPGA i convertiu-los del format GMII a RGMII o SGMII.
Nota: Això és molt útil si teniu un pin limitat per l'E/S d'HPS. - Nou nucli IP específic de la família de dispositius:
- Arria 10 – TPIU traça IP. Trace és l'eina definitiva en la depuració de programari en temps d'execució, igual que Signaltap és per al desenvolupament d'FPGA. Aquesta IP permet als desenvolupadors exportar els senyals de depuració de traça ARM® Cortex™-A9 a pins externs perquè els mòduls de depuració de traça com Lauterbach® o ARM Dstream es puguin connectar al SoC Cortex-A10 A9.
- Max 10: noves IP que ofereixen interfícies compatibles amb Qsys als ADC Max10 i al flash d'usuari. Aquestes noves IP s'utilitzen al Max10 exampels dissenys. La versió 14.1 té un nou exampels dissenys que demostren:
- Mode de repòs màxim 10, per a aplicacions de baixa potència
- E/S analògica per a desenvolupadors que volen utilitzar els ADC integrats
- Capacitat de configuració dual de la memòria flash de configuració en xip Max 10 Els dissenys de referència del sistema daurat (GSRD) de Cyclone® V i ArriaV SoC també s'han actualitzat per donar suport a les versions 14.1 ACDS i SoC EDS, això significa que inclouran automàticament el SoC el programari es corregeix a 14.1 com la solució alternativa de PLL al precarregador.
Suport de l'amfitrió de 64 bits millorat
En aquesta versió, s'ha afegit la capacitat de 64 bits a les eines següents:
- Servidor nios64-gdb de 2 bits
- Programador nios64-flash de 2 bits
- Terminal nios64 de 2 bits
Nota: Dins d'ACDS, s'envien almenys dos servidors GDB i dos programadors flash.
Actualitzacions a l'entorn Eclipse
L'entorn Eclipse s'ha actualitzat a la versió 4.3 per aportar els avantatges de l'entorn més nou a la suite de desenvolupament Nios II. Hi ha diferències entre les opcions de línia d'ordres entre GCC v4.8.3 i la versió admesa anteriorment. Si teniu un projecte existent creat amb una versió anterior, heu d'actualitzar la vostra marcafiles o regenerar el paquet de suport de la placa (BSP). La Free Software Foundation ofereix les descàrregues disponibles a la descàrrega de GCC i les notes completes de la versió de GCC estan disponibles a les versions de GCC.
Informació relacionada http://gcc.gnu.org/
Actualitzacions a la cadena d'eines GNU Nios II
S'han actualitzat les eines següents:
- GCC a la versió 4.8.3
- Optimització del temps d'enllaç ([flto]) activada
- GDB a la versió 7.7
- newlib a la versió 1.18
L'entorn de construcció de la plataforma d'amfitrió de Windows s'ha optimitzat per oferir temps de construcció més ràpids. Per example, construint el bàsic webl'aplicació de servidor ara triga un terç del temps que abans.
Suport addicional per a Max10
En aquesta versió, s'afegeix suport per a Max10 mitjançant l'addició d'inicialització de memòria i suport de càrrega d'arrencada per a la memòria flaix de l'usuari. Hi ha una versió beta d'una nova file utilitat de conversió, anomenada alt-file-convert, que fa que sigui més fàcil aconseguir que les vostres dades tinguin el format correcte per carregar-les al flash.
Actualitzacions al perifèric IP EPCQ
S'ha afegit el programari HAL i el suport del carregador d'arrencada per al perifèric IP suau EPCQ actualitzat. El nucli IP EPCQ s'ha actualitzat per afegir suport per a dispositius en mode x4 i L, donant accés més ràpid al dispositiu EPCQ des de Nios o altres mestres basats en FPGA.
Actualitzacions de Nios II EDS v14.0
Suport d'amfitrió de 64 bits
El Nios II Software Build Tools (SBT) v14.0 només admet sistemes host de 64 bits.
Nota: Els hosts de 32 bits ja no són compatibles.
Les utilitats Nios II següents s'han mogut al producte Quartus II:
- nios2-gdb-server
- nios2-flash-programmer
- nios2-terminal
Comprovació de pila en temps d'execució
En versions anteriors del Nios II EDS, si s'habilitava la comprovació de la pila en temps d'execució, el sistema Nios II podria deixar de respondre. Aquest problema es resol a la v14.0.
Suport de salt de llargada
En versions anteriors del Nios II EDS, el compilador no admetia correctament els salts llargs (fora d'un rang d'adreces de 256 MB). Aquest problema es resol a la v14.0
Suport de maquinari de coma flotant 2
Per suportar completament el maquinari de punt flotant 2, heu de recompilar la biblioteca C newlib. Al Nios II EDS v13.1, l'enllaçador no va poder enllaçar la biblioteca C recompilada amb l'aplicació. Aquest problema es resol a la v14.0.
Suport del pont Qsys
A partir de la v14.0, el Nios II EDS admet els nuclis Address Span Extender i IRQ Bridge.
Suport del processador Nios II Gen2
El nucli del processador Nios II Gen2
A la v14.0, el nucli del processador Nios II inclou un preview implementació del nucli del processador Nios II Gen2, compatible amb les últimes famílies de dispositius d'Altera. El nucli del processador Nios II Gen2 ofereix una mida i un rendiment similars al processador Nios II original i és compatible amb el codi del processador Nios II Classic a nivell binari. El flux d'eines i HAL inclouen opcions per admetre les funcions de Nios II Gen2. El flux de treball per generar BSP i crear programari és el mateix, però els BSP generats per al processador Nios II Classic s'han de regenerar.
Suport HAL per al processador Nios II Gen2
La capa d'abstracció de maquinari de Nios II (HAL) s'amplia per admetre les següents funcions de Nios II Gen2:
- Un rang d'adreces de 32 bits
- Regions de memòria perifèriques (sense memòria cau).
- Protecció ECC a la memòria cau de dades i TCM al nucli Nios II/f
Nuclis de processador Nios II Gen2 i suport FPGA MAX 10
Els dispositius FPGA MAX 10 són compatibles amb el processador Nios II Gen2, però no amb el processador Nios II Classic. Per implementar un sistema Nios II en un dispositiu MAX 10, heu d'utilitzar el nucli del processador Nios II Gen2. El component de memòria flash Altera On-chip, introduït a la versió 14.0, permet l'accés d'Avalon-MM a la memòria flash d'usuari MAX 10 al xip. Amb aquest component, la copiadora d'arrencada Nios II pot copiar el codi a la memòria RAM de la memòria flash de l'usuari MAX 10. 1.4.6.3.2. Suport d'eines per al MAX 10 FPGA L'HAL afegeix suport bàsic del controlador per al convertidor MAX 10 analògic a digital (A/D). Les utilitats de programació del dispositiu Altera s'actualitzen per donar suport a la programació de la memòria flash d'usuari MAX 10.
Novetats a la v14.0a10: el processador Nios II Gen2 i el suport FPGA Arria 10
Els dispositius FPGA Arria 10 són compatibles amb el processador Nios II Gen2, però no amb el processador Nios II clàssic. Per implementar un sistema Nios II en un dispositiu Arria 10, heu d'utilitzar el nucli del processador Nios II Gen2.
Actualitzacions de Nios II EDS v13.1
GCC actualitzat a 4.7.3
A la v13.1, les eines de creació de programari (SBT) de Nios II s'han actualitzat per admetre la versió v4.7.3 de GCC. Hi ha diferències entre les opcions de línia d'ordres entre GCC v4.7.3 i la versió admesa anteriorment. Si teniu un projecte existent creat amb una versió anterior, heu d'actualitzar la vostra marcafiles o regenerar el paquet de suport de la placa (BSP).
Nota: GCC v4.7.3 afegeix diversos avisos i missatges nous. Si heu utilitzat l'opció de línia d'ordres -Werror a la versió anterior, és possible que vegeu errors inesperats generats per les noves advertències. Per obtenir més informació sobre la implementació de Nios II GCC 4.7.3, consulteu l'actualització de la cadena d'eines GNU de Nios II de GCC 4.1.2 a GCC 4.7.3 a la base de coneixement d'Altera. La Free Software Foundation proporciona una guia per portar a GCC 4.7, documentant problemes comuns. Aquesta guia es pot trobar a GCC, la col·lecció de compiladors GNU, a Portar a GCC 4.7. Les notes completes de la versió de GCC estan disponibles a les versions de GCC.
Informació relacionada
- Altera Knowledge Base
- http://gcc.gnu.org/
Suport millorat per a instruccions personalitzades de punt flotant
A la v13.1, Qsys afegeix una opció per seleccionar un nou component de conjunt d'instruccions personalitzades de coma flotant, Floating Point Hardware 2. Per avançartagEl suport del programari per a les instruccions Floating Point Hardware 2, inclou altera_nios_custom_instr_floating_point_2.h, que obliga GCC a cridar funcions matemàtiques newlib (en lloc de funcions matemàtiques integrades de GCC). Altera recomana que recompileu newlib amb per obtenir un rendiment òptim.
Nota: No utilitzeu l'opció de línia d'ordres –mcustom -fpu-cfg per a GCC. Aquesta opció no és compatible amb les instruccions Floating Point Hardware 2. Les eines de creació de programari Nios II (SBT) afegeixen ordres individuals –mcustom a la marcafile per donar suport a les instruccions personalitzades de Floating Point Hardware 2.
Suport ECC
A partir de la v13.1, l'editor de paràmetres del processador Nios II us permet activar la protecció ECC per a les RAM del nucli del processador i la memòria cau d'instruccions. De manera predeterminada, l'ECC no està habilitat en el restabliment. Per tant, el programari ha d'habilitar la protecció ECC. El programari també pot injectar errors ECC als bits de dades de la RAM per donar suport a les proves del gestor d'excepcions ECC i del bus d'esdeveniments. La capa d'abstracció de maquinari (HAL) de Nios II s'estén per suportar la inicialització de l'ECC i el maneig d'excepcions.
Copiadora d'arrencada universal
A la v13.1, la copiadora d'arrencada Nios II s'actualitza per admetre més tipus de dispositius flash. La copiadora d'arrencada actualitzada s'anomena copiadora d'arrencada universal. La copiadora d'arrencada Nios II copia els binaris de l'aplicació dels dispositius flash a la memòria volàtil. La memòria flaix es disposa amb la imatge FPGA a l'adreça de memòria més baixa, seguida de les imatges binàries de l'aplicació Nios II. En versions anteriors de productes, la mida de la imatge FPGA es va fixar per a cada família de dispositius. Tanmateix, per als dispositius de les famílies Cyclone V, Stratix V i Arria V, la mida de la imatge varia en funció de les variables següents:
- Tipus de flaix: Dispositiu de configuració programable millorada de quatre sortides (EPCQ) o d'una sola sortida (EPCS)
- Capacitat del dispositiu flash: 128 o 256 Mbits
- Compressió
- Configuració de la interfície perifèrica sèrie (SPI): ×1 o ×4
- Disposició del dispositiu: únic o en cascada
És difícil que la copiadora d'arrencada identifiqui la combinació actual perquè pugui utilitzar la mida d'imatge adequada, i qualsevol algorisme pot fallar en suportar configuracions futures. Per resoldre aquest problema, s'afegeix una capçalera a la imatge FPGA per especificar la mida de la imatge. Mitjançant l'ús de la mida de la imatge de la capçalera, la copiadora d'arrencada universal pot funcionar amb qualsevol configuració de flaix en dispositius actuals o futurs. La utilitat sof2flash s'actualitza per donar suport a la copiadora d'arrencada universal. Aquest canvi no afecta la capacitat del bloc de control FPGA per programar automàticament la imatge FPGA a l'encesa.
Problemes coneguts i errades
La llista següent conté problemes coneguts i errates, si n'hi ha:
- Hi ha una petita diferència en el comportament de la memòria cau del processador Nios II Gen2 que podria afectar els desenvolupadors que optin per aprofitar el comportament de la memòria cau no estàndard dels processadors clàssics a les seves aplicacions.
Informació relacionada
Altera Knowledge Base Per obtenir més informació sobre problemes coneguts i errates i com solucionar-los, cerqueu a Altera Knowledge Base.
- Notes de la versió de Nios II Embedded Design Suite Envieu comentaris
Documents/Recursos
 |
Notes de la versió d'intel Nios II Embedded Design Suite [pdfInstruccions Nios II, notes de la versió de Embedded Design Suite, notes de la versió de Nios II Embedded Design Suite, notes de la versió de Design Suite |
