GOWIN GW1NRF Seri Bluetooth FPGA Pwodwi pake ak Pinout Gid itilizatè

Kontni kache

1 GOWIN GW1NRF Seri Bluetooth FPGA Pwodwi pake ak Pinout

2 Konsènan Gid sa a

3 Plis paseview

4 View nan Distribisyon Pin

GOWIN GW1NRF Seri Bluetooth FPGA Pwodwi pake ak Pinout

Espesifikasyon

Non pwodwi: GW1NRF seri de pwodwi Bluetooth FPGA

Pake & Pinout Gid Itilizatè: UG893-1.0.1E
Trademark: Guangdong Gowin Semiconductor Corporation

Mak ki anrejistre: Lachin, US Patant ak Trademark Office, ak lòt peyi yo

Konsènan Gid sa a

Objektif
Manyèl sa a bay yon entwodiksyon nan seri GW1NRF pwodwi Bluetooth FPGA yo. Li gen ladann enfòmasyon sou broch yo, nimewo pin, distribisyon pin, ak dyagram pake.
Dokiman ki gen rapò
Gid sa a ta dwe itilize ansanm ak dokiman sa yo:
- Tèm ak Kondisyon Vann GOWINSEMI

Plis paseview

GW1NRF Seri Bluetooth FPGA pwodwi
Seri GW1NRF se yon seri de pwodwi Bluetooth FPGA devlope pa Guangdong Gowin Semiconductor Corporation. Pwodwi sa yo konbine fleksibilite teknoloji FPGA ak koneksyon Bluetooth, sa ki pèmèt itilizatè yo kreye aplikasyon koutim ki pèmèt Bluetooth.

View nan Distribisyon Pin

View nan GW1NRF-4B Pins Distribisyon
Pake GW1NRF-4B a gen yon distribisyon PIN espesifik. Gade Tablo 2-4 nan Chapit 2.5 pou jwenn definisyon chak peny.
View nan QN48 Pins Distribisyon
Pake QN48 la gen yon distribisyon PIN espesifik. Gade Tablo 2-4 nan Chapit 2.5 pou jwenn definisyon chak peny.
1. View nan QN48E Pins Distribisyon
  Pake QN48E a gen yon distribisyon PIN espesifik. Gade Tablo 2-4 nan Chapit 2.5 pou jwenn definisyon chak peny.

Dyagram pake

Deskripsyon pake QN48 (6mm x 6mm)
Pake QN48 la se yon deskripsyon kare ki mezire 6mm x 6mm. Li gen broch ki nesesè pou seri pwodwi Bluetooth FPGA GW1NRF yo.
Deskripsyon pake QN48E (6mm x 6mm)
Pake QN48E a se yon deskripsyon kare ki mezire 6mm x 6mm. Li gen broch ki nesesè pou seri pwodwi Bluetooth FPGA GW1NRF yo.

FAQ

Èske mwen ka repwodui oswa transmèt dokiman sa a san konsantman alekri anvan GOWINSEMI?
Non, ou pa kapab repwodui oswa transmèt dokiman sa a nan nenpòt fòm oswa pa nenpòt mwayen san konsantman alekri anvan GOWINSEMI.

Èske GOWINSEMI responsab pou nenpòt domaj ki soti nan itilizasyon materyèl yo oswa pwopriyete entelektyèl yo?
Non, GOWINSEMI pa sipoze okenn responsablite epi li pa bay okenn garanti pou nenpòt domaj ki fèt sou pyès ki nan konpitè, lojisyèl, done, oswa pwopriyete w ki soti nan itilizasyon materyèl yo oswa pwopriyete entelektyèl yo.
Èske GOWINSEMI ka fè chanjman nan dokiman sa a san avètisman alavans?
Wi, GOWINSEMI ka fè chanjman nan dokiman sa a nenpòt ki lè san avètisman alavans.

Ki kote mwen ka jwenn dokiman aktyèl yo ak errata?
Nenpòt moun ki konte sou dokiman sa a ta dwe kontakte GOWINSEM pou dokiman aktyèl la ak èrta.

GW1NRF seri de Bluetooth FPGA pwodwi pake & Pinout Gid itilizatè

UG893-1.0.1E, 12/15/2022
Copyright © 2022 Guangdong Gowin Semiconductor Corporation. Tout dwa rezève.

GOWIN se yon mak komèsyal Guangdong Gowin Semiconductor Corporation epi yo anrejistre nan Lachin, Biwo patant ak mak komèsyal Etazini ak lòt peyi yo. Tout lòt mo ak logo idantifye kòm mak oswa mak sèvis yo se pwopriyete moun ki gen respektif yo. Okenn pati nan dokiman sa a pa ka repwodui oswa transmèt nan nenpòt fòm oswa pa nenpòt ki siy, elektwonik, mekanik, fotokopi, anrejistreman oswa otreman, san konsantman alekri anvan GOWINSEMI.

Limit responsabilite nou
GOWINSEMI pa sipoze okenn responsablite epi li pa bay okenn garanti (swa eksprime oswa implicite) epi li pa responsab pou nenpòt domaj ki fèt sou pyès ki nan konpitè, lojisyèl, done, oswa pwopriyete w ki soti nan itilizasyon materyèl yo oswa pwopriyete entelektyèl eksepte jan sa endike nan Tèm ak Kondisyon GOWINSEMI yo. nan Vann. GOWINSEMI ka fè chanjman nan dokiman sa a nenpòt ki lè san avètisman alavans. Nenpòt moun ki konte sou dokiman sa a ta dwe kontakte GOWINSEMI pou dokiman aktyèl la ak èrta.

Istwa revizyon

Dat	Version	Deskripsyon
11/12/2019	1.0E	Premye vèsyon pibliye.
12/15/2022	1.0.1E	Dyagram pake mete ajou. Nòt la nan Tablo 2-4 “Definisyon broch yo nan seri GW1NRF nan pwodwi Bluetooth FPGA” nan chapit 2.5 “Definisyon PIN” te ajoute.

Konsènan Gid sa a

Objektif
Manyèl sa a gen yon entwodiksyon nan seri GW1NRF nan pwodwi Bluetooth FPGA ansanm ak yon definisyon broch yo, lis nimewo peny, distribisyon broch, ak dyagram pake.

Dokiman ki gen rapò
Dènye gid itilizatè yo disponib sou GOWINSEMI la Websit. Ou ka jwenn dokiman ki gen rapò yo nan www.gowinsemi.com :

DS891, GW1NRF seri de pwodwi Bluetooth FPGA Fèy Done
UG290, Gowin FPGA Products Programming and Configuration User Guide
UG893, GW1NRF seri de Bluetooth FPGA pwodwi pake ak Pinout
UG892, GW1NRF-4B Pinout

Tèminoloji ak Abreviyasyon yo
Tèminoloji ak abrevyasyon yo itilize nan manyèl sa a se jan yo montre nan Tablo 1-1 anba a.

Tablo 1-1 Abreviyasyon ak tèminoloji

Tèminoloji ak Abreviyasyon yo	Non konplè
FPGA	Field Programmable Gate Array
SIP	Sistèm nan pake
GPIO	Gowin pwogramasyon IO
QN48	QFN48
QN48E	QFN48E

Sipò ak Feedback
Gowin Semiconductor bay kliyan sipò teknik konplè. Si w gen nenpòt kesyon, kòmantè, oswa sijesyon, tanpri ou lib pou kontakte nou dirèkteman nan fason sa yo.

Websit: www.gowinsemi.com
Imèl: support@gowinsemi.com

Plis paseview

Seri pwodwi FPGA GW1NRF yo se pwodwi premye jenerasyon nan fanmi LittleBee® epi reprezante yon fòm SoC FPGA. Seri GW1NRF nan pwodwi FPGA entegre 32 bits hardcore processeur ak sipòte Bluetooth 5.0 Low Energy radyo. Yo gen inite lojik abondan, IOs, bati-an B-SRAM ak resous DSP, modil jesyon pouvwa, ak modil sekirite. Seri GW1NRF bay konsomasyon pouvwa ki ba, enstantane sou, pri ki ba, ki pa temèt, sekirite segondè, pakè divès kalite, ak itilizasyon fleksib.

Pake PB-gratis
Seri GW1NRF pwodwi Bluetooth FPGA yo PB gratis nan liy ak direktiv anviwònman ROHS Inyon Ewopeyen an. Sibstans yo itilize nan seri GW1NRF nan pwodwi Bluetooth FPGA yo an konfòmite konplè ak estanda IPC-1752 yo.

Pake, Max. Enfòmasyon I/O itilizatè, ak LVDS Paris
Tablo 2-1 pake, Max. Enfòmasyon I/O itilizatè, ak LVDS Paris

Pake	Anplasman (mm)	Gwosè (mm)	GW1NRF-4B
QN48	0.4	6 x 6	25(4)
QN48E	0.4	6 x 6	25(4)

Remak

Nan manyèl sa a, abrevyasyon yo itilize pou fè referans a kalite pake yo. Gade 1.3 Tèminoloji ak Abreviyasyon yo.
Gade seri GW1NRF nan Fich Done pwodwi Bluetooth FPGA pou plis detay.
J laTAGSEL_N ak JTAG broch pa ka itilize kòm I/O ansanm. Done ki nan tablo sa a se lè yo chaje kat JTAG broch (TCK, TDI, TDO, ak TMS) yo itilize kòm I/O;

Pouvwa PIN
Tablo 2-2 Lòt Pin nan seri GW1NRF

VCC	VCCO0	VCCO1	VCCO2
VCCO3	VCCX	VSS

Kantite PIN
Kantite broch GW1NRF-4B

Tablo 2-3 Kantite broch GW1NRF-4B

Kalite PIN		GW1NRF-4B
Kalite PIN		QN48	QN48E
I/O Single fen / Pè diferans / LVDS[1]	BANK0	9/4/0	9/4/0
	BANK1	4/1/1	4/1/1
	BANK2	8/4/3	8/4/3
	BANK3	4/1/0	4/1/0
Max. I/O itilizatè[2]		25	25
Pè diferans		10	10
Vrè pwodiksyon LVDS		4	4
VCC		2	2
VCCX		1	1
VCCO0/VCCO3[3]		1	1
VCCO1/VCCO2[3]		1	1
VSS		2	1
MODE0		0	0
MODE1		0	0
MODE2		0	0
JTAGSEL_N		1	1
Kalite PIN		GW1NRF-4B
Kalite PIN		QN48	QN48E
I/O Single fen / Pè diferans / LVDS[1]	BANK0	9/4/0	9/4/0
	BANK1	4/1/1	4/1/1
	BANK2	8/4/3	8/4/3
	BANK3	4/1/0	4/1/0
Max. I/O itilizatè[2]		25	25
Pè diferans		10	10
Vrè pwodiksyon LVDS		4	4
VCC		2	2
VCCX		1	1
VCCO0/VCCO3[3]		1	1
VCCO1/VCCO2[3]		1	1
VSS		2	1
MODE0		0	0
MODE1		0	0
MODE2		0	0
JTAGSEL_N		1	1

Remake byen!

[1] Nimewo a nan yon sèl fen / diferans / LVDS I / O gen ladan broch CLK ak broch download.
[2] JTAGSEL_N ak JTAG broch pa ka itilize kòm I/O ansanm. Done ki nan tablo sa a se lè yo chaje kat JTAG broch (TCK, TDI, TDO, ak TMS) yo itilize kòm I/O; Lè mòd [2:0] = 001, JTAGSEL_N ak kat JTAG broch (TCK, TDI, TDO, ak TMS) ka itilize kòm GPIO ansanm, ak Max la. itilizatè I/O plis youn.

[3] Pin multiplexage.

Definisyon PIN
Kote broch yo nan seri GW1NRF pwodwi Bluetooth FPGA yo varye selon diferan pakè yo.
Tablo 2-4 bay yon detay souview nan itilizatè I/O, broch milti-fonksyon, broch dedye, ak lòt broch.
Tablo 2-4 Definisyon Pins yo nan seri GW1NRF pwodwi Bluetooth FPGA yo

Non PIN	I/O	Deskripsyon
Max. I/O itilizatè
IO[Fen][Nimewo Ranje/Kolòn][A/B]	I/O	[Fen] endike kote PIN la, ki gen ladan L (gòch) R (adwat) B (anba), ak T (anwo) [Nimewo Ranje/Kolòn] endike nimewo Ranje/Kolòn PIN la. Si [Fen] se T (anwo) oswa B (anba), peny la endike nimewo kolòn CFU ki koresponn lan. Si [Fen] se L (gòch) oswa R (adwat), peny la endike nimewo Ranje CFU ki koresponn lan. [A/B] endike enfòmasyon pè siyal diferans.
Broch milti-fonksyon
IO[Fen][Nimewo Ranje/Kolòn][A/B]/MMM		/MMM reprezante youn oswa plis nan lòt fonksyon anplis ke se I/O itilizatè jeneral. Broch sa yo ka itilize kòm itilizatè I/O lè fonksyon yo pa itilize.
RECONFIG_N	Mwen, entèn fèb pull-up	Kòmanse nouvo mòd GowinCONFIG lè batman kè ba
PARE	I/O	Nivo segondè endike aparèy la ka pwograme ak konfigirasyon kounye a Nivo ki ba endike aparèy la pa ka pwograme ak konfigirasyon kounye a
FÈ	I/O	Nivo segondè endike pwogram siksè ak konfigirasyon Nivo ki ba endike enkonplè oswa echwe pou pwogram ak konfigirasyon
FASTRD_N /D3	I/O	Nan mòd MSPI, FASTRD_N yo itilize kòm pò vitès aksè Flash. Low endike mòd aksè Flash gwo vitès; segondè endike mòd aksè regilye Flash. Done pò D3 nan mòd CPU
MCLK /D4	I/O	Revèy pwodiksyon MCLK nan mòd MSPI Done pò D4 nan mòd CPU
MCS_N /D5	I/O	Pèmèt siyal MCS_N nan mòd MSPI, aktif-ba Done pò D5 nan mòd CPU
MI /D7	I/O	MISO nan mòd MSPI: Mèt done antre / esklav done pwodiksyon Done pò D7 nan mòd CPU
MO /D6	I/O	MISO nan mòd MSPI: Mèt done pwodiksyon / esklav done D ' Done pò D6 nan mòd CPU
SSPI_CS_N/D0	I/O	Pèmèt siyal SSPI_CS_N nan mod SSPI,

Non PIN	I/O	Deskripsyon
		aktif-ba, Entèn Fèb Pull Up Done pò D0 nan mòd CPU
SO /D1	I/O	MISO nan mòd MSPI: Mèt done antre / esklav done pwodiksyon Done pò D1 nan mòd CPU
SI /D2	I/O	MISO nan mòd MSPI: Mèt done pwodiksyon / esklav done D ' Done pò D2 nan mòd CPU
TMS	Mwen, entèn fèb pull-up	Mòd seri antre nan JTAG mòd
TCK	I	Antre revèy seri nan JTAG mòd, ki bezwen konekte ak 4.7 K drop-down rezistans sou PCB
TDI	Mwen, entèn fèb pull-up	Antre done seri nan JTAG mòd
TDO	O	Pwodiksyon done seri nan JTAG mòd
JTAGSEL_N	Mwen, entèn fèb pull-up	Chwazi siyal nan JTAG mòd, aktif-ba
SCLK	I	Antre revèy nan SSPI, SERIAL, ak CPU mòd
DIN	Mwen, entèn fèb pull-up	Antre done nan mòd SERI
DOUT	O	Sortie done nan mòd SERI
CLKHOLD_N	Mwen, entèn fèb pull-up	Nivo segondè, SCLK pral konekte intern nan mòd SSPI oswa mòd CPU Nivo ki ba, SCLK pral dekonekte nan mòd SSPI oswa mòd CPU
WE_N	I	Chwazi done D[7:0] nan mòd CPU
GCLKT_[x]	I	Revèy mondyal opinyon PIN, T (Vrè), [x]: revèy mondyal No.
GCLKC_[x]	I	Pin D' diferans GCLKT_[x], C(Comp), [x]: revèy mondyal No.[1]
LPLL_T_fb/RPLL_T_fb	I	Goch/Dwa PLL opinyon pins opinyon, T (Vrè)
LPLL_C_fb/RPLL_C_fb	I	Goch/Dwa PLL opinyon pins opinyon, C (Comp)
LPLL_T_in/RPLL_T_in	I	Goch/Dwa PLL revèy D 'pin, T (Vrè)
LPLL_C_in/RPLL_C_in	I	Goch/Dwa PLL revèy D' PIN, C(Comp)
MODE2	Mwen, entèn fèb pull-up	GowinCONFIG mòd seleksyon pin.
MODE1	Mwen, entèn fèb pull-up	GowinCONFIG mòd seleksyon pin.
MODE0	Mwen, entèn fèb pull-up	GowinCONFIG mòd seleksyon pin.
Lòt Pins
NC	NA	Rezève.
VSS	NA	Broch tè
VCC	NA	Broch ekipman pou pouvwa pou lojik nwayo entèn yo.
VCCO#	NA	Broch ekipman pou pouvwa pou I/O voltage nan I/O BANK#.

Non PIN	I/O	Deskripsyon
VCCX	NA	Broch ekipman pou pouvwa oksilyè voltage.

Remake byen!

Lè opinyon an se yon sèl-fini, GCLKC_[x] PIN se pa yon revèy mondyal.

6 I/O BANK Entwodiksyon
Gen kat I/O Bank nan seri GW1NRF pwodwi FPGA yo. Distribisyon I/O BANK nan seri GW1NRF nan pwodwi Bluetooth FPGA se jan yo montre nan Figi 2-1.
Figi 2-1 GW1NRF seri de pwodwi Bluetooth FPGA I/O Bank Distribisyon

Manyèl sa a bay yon souview nan distribisyon an view nan broch yo nan seri a GW1NRF nan pwodwi Bluetooth FPGA. Kat I/O Bank ki fòme seri GW1NRF nan
Pwodwi Bluetooth FPGA yo make ak kat koulè diferan.

Yo itilize plizyè senbòl pou I/O itilizatè a, pouvwa, ak tè. Divès senbòl ak koulè yo itilize pou divès broch yo defini jan sa a:

- ” la vle di I/O nan BANK0. Koulè ranpli a chanje ak BANK la;
- la vle di I/O nan BANK1. Koulè ranpli a chanje ak BANK la;
- ” la vle di I/O nan BANK2. Koulè ranpli a chanje ak BANK la;
- ” ” la vle di I/O nan BANK3. Koulè ranpli a chanje ak BANK la;
- ” ” la vle di VCC, VCCX, ak VCCO. Koulè ranpli a pa chanje;
- ” ” la vle di VSS, koulè ranpli a pa chanje;
- ” ” la vle di NC;
“ ” la vle di BLE, koulè ranpli a pa chanje

View nan Distribisyon Pin

View nan GW1NRF-4B Pins Distribisyon

View nan QN48 Pins Distribisyon
Figi 3-1 View nan GW1NRF-4B QN48 Pins Distribisyon (Top View)

Tablo 3-1 Lòt broch nan GW1NRF-4B QN48

VCC	11,37
VCCX	36
VCCO0/VCCO3	1
VCCO1/VCCO2	25
VSS	26,2

View nan QN48E Pins Distribisyon
Figi 3-2 View nan GW1NRF-4B QN48E Pins Distribisyon (Top View)
Tablo 3-2 Lòt broch nan GW1NRF-4B QN48E

VCC	11,37
VCCX	36
VCCO0/VCCO3	1
VCCO1/VCCO2	25
VSS	26

Dyagram pake

Deskripsyon pake QN48 (6mm x 6mm)
Figi 4-1 Deskripsyon pake QN48

Deskripsyon pake QN48E (6mm x 6mm)
Figi 4-2 Deskripsyon pake QN48E

Senbòl	MILIMÈT
Senbòl	MIN	NOM	MAX
A	0.75	0 8.5	0.85
A1		0.02	0.05
b	0.15	0.20	0.25
c	0.18	0.20	0.23
D	5.90	6.00	6.10
D 2	4.10	4.20	4.30
e	0.40 BSC
Ne	4.40BSC
N d	4.40BSC
E	5.90	6.00	6.10
E 2	4.10	4.20	4.30
L	0.35	0.40	0.45
h	0.30	0.35	0.40

Dokiman / Resous

GOWIN GW1NRF Seri Bluetooth FPGA Pwodwi pake ak Pinout [pdfGid Itilizatè
GW1NRF Seri Bluetooth FPGA Pwodwi pake ak Pinout, GW1NRF Seri, Bluetooth FPGA Pwodwi pake ak Pinout, FPGA Pwodwi pake ak Pinout, Pwodwi pake ak Pinout, pake ak Pinout, Pinout

Referans

Manyèl itilizatè