AT-START-F407 Uzanta Manlibro
Komencu kun AT32F407VGT7
Enkonduko
AT-START-F407 estas desegnita por helpi vin esplori la alt-efikecajn funkciojn de la 32-bita mikroregilo, AT32F407 enigita kun ARM Cortex® -M4F kun FPU, kaj helpi evoluigi viajn aplikojn.
AT-START-F407 estas taksa tabulo bazita sur AT32F407VGT7-peceto kun LED-indikiloj, butonoj, USB-mikro-B-konektilo, Ethernet-RJ45-konektilo, Arduino TM Uno R3-etend-konektilo kaj vastigita 16 MB SPI-Flash-memoro. Ĉi tiu pritaksa tabulo enkonstruas sencimigan/programan ilon AT-Link-EZ sen la bezono de aliaj evoluiloj.
Finiteview
1.1 Karakterizaĵoj
AT-START-F407 havas la sekvajn karakterizaĵojn:
- AT-START-F407 havas surŝipan mikroregilon AT32F407VGT7, kiu enkonstruas ARM Cortex® - M4F, 32-bitan procesoron, 1024 KB Flash-memoron kaj 96+128 KB SRAM, LQFP100-pakaĵojn.
- Enŝipa AT-Link-konektilo:
− La enkonstruita AT-Link-EZ povas esti uzata por programado kaj senararigado (AT-Link-EZ estas simpligita versio de AT-Link, kaj ne subtenas senkonektan reĝimon)
− Se AT-Link-EZ estas apartigita de ĉi tiu tabulo kliniĝante laŭ la junto, AT-START-F407 povas esti konektita al sendependa AT-Link por programado kaj senararigado. - Enkonstruita 20-stifta ARM-normo JTAG konektilo (kun JTAG/SWD-konektilo por programado/sencimigado)
- 16 MB SPI Flash EN25QH128A estas uzata kiel pligrandigita Flashmemoro Banko 3
- Diversaj elektraj metodoj:
− Per la USB-buso de AT-Link-EZ
− Per la USB-buso (VBUS) de AT-START-F407
− Ekstera 7~12 V nutrado (VIN)
− Ekstera 5 V nutrado (E5V)
− Ekstera 3.3 V nutrado - 4 x LED-indikiloj:
− LED1 (ruĝa) uzata por 3.3 V-ŝaltilo
− 3 x uzantaj LED-indikiloj, LED2 (ruĝa), LED3 (flava) kaj LED4 (verda) - 2 x butonoj (uzanto-butono kaj rekomencigita butono)
- 8 MHz HSE-kristalo
- 32.768 kHz LSE-kristalo
- USB mikro-B konektilo
- Ethernet PHY kun RJ45-konektilo
- Diversaj etendaj konektiloj povas esti rapide konektitaj al prototipa tabulo kaj facile esploreblaj:
− Konektilo de etendaĵo Arduino™ Uno R3
− LQFP100 I/O-porda etendaĵo-konektilo
1.2 Difino de terminoj
- Jumper JPx ON
Jumper instalita - Jumper JPx OFF
Jumped ne instalita - Rezisto Rx ON
Mallonga cirkvito per lutaĵo aŭ 0Ω-rezistilo - Rezisto Rx OFF Malfermita
Rapida komenco
2.1 Komencu
Agordu la AT-START-F407-tabulon en la sekva ordo por komenci la aplikaĵon:
- Kontrolu la pozicion de Jumper sur la tabulo:
JP1 estas konektita al GND aŭ OFF (BOOT0-pinglo estas 0, kaj BOOT0 havas tirreziston en la AT32F407VGT7); JP4 laŭvola aŭ OFF (BOOT1 estas en iu stato); JP8 unupeca saltilo estas konektita al la I/O dekstraflanke. - Konektu la AT-START-F407-tabulon al la komputilo per USB-kablo (Tipo A al mikro-B), kaj la tabulo estos funkciigita per AT-Link-EZ USB-konektilo CN6. LED1 (ruĝa) estas ĉiam ŝaltita, kaj la aliaj tri LED-oj (LED2 ĝis LED4) komencas palpebrumi laŭvice.
- Post premado de la uzantbutono (B2), la palpebruma ofteco de tri LED-oj estas ŝanĝita.
2.2 Ilĉenoj subtenantaj AT-START-F407
- ARM® Keil® : MDK-ARM™
- IAR™: EWARM
Aparataro kaj aranĝo
AT-START-F407-tabulo estas desegnita ĉirkaŭ mikroregilo AT32F407VGT7 en pakaĵo LQFP100.
Figuro 1 montras la konektojn inter AT-Link-EZ, AT32F407VGT7 kaj iliaj ekstercentraj (butonoj, LED-oj, USB, Ethernet RJ45, SPI Flash-memoro kaj etendaj konektiloj)
Figuro 2 kaj Figuro 3 montras ĉi tiujn funkciojn sur la AT-Link-EZ kaj AT-START-F407-tabulo.
 |
 |
3.1 Elekto de nutrado
La 5 V nutrado de AT-START-F407 povas esti provizita per USB-kablo (ĉu per la USB-konektilo CN6 sur la AT-Link-EZ aŭ USB-konektilo CN1 sur la AT-START-F407), aŭ per ekstera 5 V elektroprovizo (E5V), aŭ per ekstera 7~12 V elektroprovizo (VIN) per 5V voltage reguligisto (U1) sur la tabulo. En ĉi tiu kazo, la nutrado de 5 V provizas la potencon de 3.3 V postulita de la mikroregiloj kaj ekstercentraj per la 3.3 V vol.tage reguligisto (U2) sur la tabulo.
La 5 V-stifto de J4 aŭ J7 ankaŭ povas esti uzata kiel eniga energifonto. La AT-START-F407-tabulo devas esti funkciigita per 5 V elektroprovizunuo.
La 3.3 V-stifto de J4 aŭ la VDD-stifto de J1 kaj J2 ankaŭ povas esti rekte uzataj kiel 3.3 V-eniga nutrado. AT-START-F407-tabulo devas esti funkciigita per 3.3 V elektroprovizunuo.
Noto: Krom se 5 V estas provizita per la USB-konektilo (CN6) sur la AT-Link-EZ, la AT-Link-EZ ne estos funkciigita per aliaj elektraj metodoj.
Kiam alia aplikaĵa tabulo estas konektita al J4, la pingloj VIN, 5 V kaj 3.3 V povas esti uzataj kiel eliga potenco; 5V-stifto de J7 uzata kiel 5V-eliga potenco; la VDD-stifto de J1 kaj J2 uzata kiel 3.3 V eligo-potenco.
3.2 IDD
Okaze de JP3 OFF (simbolo IDD) kaj R13 OFF, estas permesite konekti ampermetron por mezuri la elektran konsumon de AT32F407VGT7.
- JP3 OFF, R13 ON
AT32F407VGT7 estas funkciigita. (Defaŭlta agordo, kaj JP3-ŝtopilo ne estas muntita antaŭ sendado) - JP3 ON, R13 OFF
AT32F407VGT7 estas funkciigita. - JP3 OFF, R13 OFF
Ampermetro devas esti konektita por mezuri la elektrokonsumon de AT32F407VGT77 (se ne ekzistas ampermetro, la AT32F407VGT7 ne povas esti funkciigita).
3.3 Programado kaj senararigado
3.3.1 Enigita AT-Link-EZ
La pritaksa tabulo enkonstruas Artery AT-Link-EZ-programadon kaj sencimigan ilon por uzantoj por programi/sencimigi la AT32F407VGT7 sur la AT-START-F407-tabulo. AT-Link-EZ subtenas SWD-interfacreĝimon kaj subtenas aron de virtualaj COM-havenoj (VCP) por konekti al la USART1_TX/USART1_RX (PA9/PA10) de AT32F407VGT7. En ĉi tiu kazo, PA9 kaj PA10 de AT32F407VGT7 estos tuŝitaj de AT-Link-EZ jene:
- PA9 estas malforte tirita al alta nivelo per la VCP RX-stifto de AT-Link-EZ;
- PA10 estas forte altigita per la VCP TX-stifto de AT-Link-EZ
Notu: La uzanto povas malŝalti R9 kaj R10, tiam la uzo de PA9 kaj PA10 de AT32F407VGT7 ne estas submetata al ĉi-supraj limigoj.
Bonvolu raporti al AT-Link UzantManlibro por kompletaj detaloj pri la operacioj, firmware-ĝisdatigo kaj antaŭzorgoj de AT-Link-EZ.
La AT-Link-EZ PCB sur la taksa tabulo povas esti apartigita de AT-START-F407 kliniĝante laŭ la junto. En ĉi tiu kazo, AT-START-F407 ankoraŭ povas esti konektita al la CN7 de AT-Link-EZ tra CN2 (ne muntita antaŭ ekspedado), aŭ povas esti konektita kun alia AT-Link por daŭrigi la programadon kaj senararigon sur la AT32F407VGT7.
3.3.2 20-stifta ARM®-normo JTAG konektilo
AT-START-F407 ankaŭ rezervas JTAG aŭ SWD-ĝeneraluzeblaj konektiloj kiel programado/sencimigaj iloj. Se la uzanto volas uzi ĉi tiun interfacon por programi kaj sencimigi la AT32F407VGT7, bonvolu apartigi la AT-Link-EZ de ĉi tiu tabulo aŭ malŝalti R41, R44 kaj R46, kaj konekti la CN3 (ne muntita antaŭ sendado) al la programado kaj senararigado. ilo. Oni rekomendas uzi AT-Link seriajn evoluilojn por sperti la plej bonan sencimigan medion malgraŭ Artery MCU-oj kongruaj kun la plej multaj el la 3-a-partiaj evoluiloj.
3.4 Elekto de startreĝimo
Ĉe ekfunkciigo, tri malsamaj lanĉreĝimoj povas esti elektitaj per la pingla agordo.
Tablo 1. Ŝarĝreĝimo elekta jumper agordo
| Saltanto | Elekto de startreĝimo | Agordo | |
| BOOT1 | BOOTO | ||
| JP1 konektita al GND aŭ OFF; JP4 laŭvola aŭ OFF |
X (1) | 0 | Ŝarĉu el la interna Flash-memoro (Defaŭlta agordo de la fabriko) |
| JP1 konektita al VDD JP4 konektita al GND |
0 | 1 | Lanĉu el la sistema memoro |
| JP1 konektita al VDD JP4 konektita al VDD |
1 | 1 | Boto de SRAM |
(1) Oni rekomendas, ke JP4 elektu GND kiam la funkcio PB2 ne estas uzata.
3.5 Ekstera horloĝfonto
3.5.1 HSE-horloĝfonto
La 8 MHz-kristalo sur la tabulo estas uzata kiel HSE-horloĝfonto
3.5.2 LSE-horloĝfonto
Estas tri aparataj reĝimoj por agordi la eksterajn malrapidajn horloĝfontojn:
- Surŝipa kristalo (defaŭlta agordo):
La 32.768 kHz-kristalo sur la tabulo estas utiligita kiel LSE-horloĝfonto. La aparatara agordo devas esti: R6 kaj R7 ON, R5 kaj R8 OFF. - Oscilatoro de ekstera PC14:
Ekstera oscilatoro estas injektita de la pinglo-3 de J2. La aparatara agordo devas esti: R5 kaj R8 ON, R6 kaj R7 OFF. - LSE ne uzata:
PC14 kaj PC15 estas uzataj kiel GPIO. La aparataj agordoj devas esti: R5 kaj R8 ON, R6 kaj R7 OFF.
3.6 LED-indikiloj
- Potenco LED1
Ruĝa indikas, ke la estraro estas funkciigita per 3.3 V - Uzanto LED2
Ruĝa, konektita al la PD13-stifto de AT32F407VGT7. - Uzanto LED3
Flava, konektita al la PD14-stifto de AT32F407VGT7. - Uzanto LED4
Verda, ligita al la PD15-stifto de AT32F407VGT7.
3.7 Butonoj
- Restarigi butonon B1
Konektita al NRST por restarigi AT32F407VGT7 - Uzanta butono B2
Ĝi estas, defaŭlte, konektita al la PA0 de AT32F407VGT7, kaj alternative uzata kiel wakbutono (R19 ON, R21 OFF); Aŭ konektita al PC13 kaj alternative uzata kiel TAMPER-RTbutono (R19 OFF, R21 ON)
3.8 USB-aparato
AT-START-F407-tabulo subtenas USB-plenrapidan aparaton komunikadon per USB mikro-B-konektilo (CN1). VBUS povas esti uzata kiel 5 V nutrado de AT-START-F407-tabulo.
3.9 Konekti al Bank3 de Flash-memoro per SPIM-interfaco
La SPI Flash EN25QH128A sur la tabulo estas konektita al la AT32F407VGT7 per SPIM-interfaco kaj uzata kiel Banko 3 de vastigita Flash-memoro.
Kiam vi uzas la Bankon 3 de la Flash-memoro per SPIM-interfaco, la JP8-unu-peca jumper, kiel montrite en Tabelo 2, devus elekti la maldekstran SPIM-flankon. En ĉi tiu kazo, PB1, PA8, PB10 PB11, PB6 kaj PB7 ne estas konektitaj al la ekstera LQFP100 I/O-etendaĵo-konektilo. Ĉi tiuj 6 pingloj estas markitaj aldonante [*] post la pinglonomo de etendaĵo-konektilo sur la PCB-silkscreen.
Tablo 2. Agordo de GPIO kaj SPIM-salto
| Saltanto | Agordoj |
| JP8 konektita al I/O | Uzu I/O kaj Ethernet MAC-funkcion (Defaŭlta agordo antaŭ sendado) |
| JP8 konektita al SPIM | Uzu la funkcion SPIM |
3.10 Eterreto
AT-START-F407 enkonstruas Ethernet PHY DM9162NP (U8) kaj RJ45-konektilon (J10, interna izoleca transformilo), subtenanta 10/100 Mbps duoble-rapidecan Eterreton komunikadon.
Kiam vi uzas Ethernet MAC, la JP8-unu-peca jumper, kiel montrite en Tabelo 2, devus elekti la ĝustan I/O. En ĉi tiu kazo, PA8, PB10 kaj PB11 estas konektitaj al la eksteraj LQFP100 I/O-etendaĵo-konektiloj.
Ethernet PHY estas konektita al la AT32F407VGT7 en RMII-reĝimo defaŭlte. En ĉi tiu kazo, la 25 MHz-horloĝo postulata de PHY estas disponigita per la CLKOUT (PA8) stifto de AT32F407VGT7 al la XT1-stifto de PHY, dum la 50 MHz-horloĝo postulata de RMII_REF_CLK (PA1) de la AT32F407VGT7 estas disponigita per la 50MCLK-stifto de PHY. La 50MCLK-stifto devas esti tirita supren ĉe ŝaltado.
Ethernet PHY kaj AT32F407VGT7 povas esti konektitaj en MII-reĝimo. La uzanto devas sekvi la notojn en la malsupra maldekstra angulo de Figuro 8. Nuntempe, la TXCLK kaj RXCLK de PHY estas konektitaj al la MII_TX_CLK (PC3) kaj MII_RX_CLK (PA1) de AT32F407VGT7, respektive.
Notu, ke AT32F407VGT7 estas konektita al la PHY per la pinglo de remapado 1 agordo.
Por simpligi la PCB-dezajnon, la PHY ne havas eksteran Flash-memoron por asigni la PHY-adreson [3:0] ĉe ŝaltado, kaj la PHY-adreso [3:0] estas agordita al 0x0 defaŭlte. Post ekfunkciigo, la programaro povas reasigni la adreson de PHY per la SMI-konektilo de PHY.
Por kompletaj informoj pri Ethernet MAC kaj DM9162NP de la AT32F407VGT7, bonvolu raporti al ilia respektiva teknika manlibro kaj datumfolio.
Se la uzanto ne uzas la DM9162NP sur la tabulo sed elektas LQFP100 I/O-etendaĵo-konektilojn J1 kaj J2 por konekti al aliaj Eterretaj aplikaĵtabuloj, bonvolu raporti al Tabelo 3 por malkonekti AT32F407VGT7 de DM9162NP.
3.11 0 Ω rezistiloj
Tabelo 3. 0 Ω-rezistila agordo
| Rezistoj | Ŝtato(1) | Priskribo |
| R13 (mezurado de elektrokonsumo de mikroregilo) | ON | Kiam JP3 estas OFF, 3.3V estas konektita al la mikroregilo por provizi elektroprovizon |
| OFF | Kiam JP3 estas OFF, 3.3V permesas al ampermetro esti konektita por mezuri la elektrokonsumon de mikroregilo (se neniu ampermetro, la mikroregilo ne povas esti funkciigita) | |
| R4 (VBAT-elektroprovizo) | ON | VBAT devas esti konektita al VDD |
| OFF | VBAT povas esti funkciigita per la pin_6 VBAT de J2 | |
| R5, R6, R7, R8 (LSE) | OFF, ON, ON, OFF | LSE-horloĝfonto uzas kristalon Y1 sur la tabulo |
| ON, OFF, OFF, ON | LSE-horloĝfonto estas de ekstera PC14 aŭ PC14 kaj PC15 estas uzata kiel GPIO | |
| R17 (VREF+) | ON | VREF+ estas konektita al VDD |
| OFF | VREF+ estas konektita al la J2 pin_21 aŭ Arduino™ konektilo J3 AREF | |
| R19, R21 (Uzantbutono B2) | ON OFF | Uzanta butono B2 estas konektita al PA0 |
| OFF, ON | Uzanta butono B2 estas konektita al PC13 | |
| R29, R30 (PA11, PA12) | OFF, OFF | Kiam PA11 kaj PA12 estas uzataj kiel USB, ili ne estas konektitaj al pin-20 kaj pin_21 de J1 |
| ON, ON | Kiam PA11 kaj PA12 ne estas uzataj kiel USB, ili estas konektitaj al pin_20 kaj pin_21 de J1 | |
| R62 ~ R64, R71 ~ R86 (USB PHY DM9162) | Vidu notojn en la malsupra maldekstra angulo de Figuro 8 |
Ethernet MAC de AT32F407VGT estas konektita al DM9162 per RMII-reĝimo (R66 kaj R70 estas 4.7 kΩ) |
| Vidu notojn en la malsupra maldekstra angulo de Figuro 8 | Ethernet MAC de AT32F407VGT estas konektita al DM9162 per MII-reĝimo | |
| Ĉio OFF krom R66 kaj R70 | Ethernet MAC de AT32F407VGT7 estas malkonektita de DM9162 (en ĉi tiu kazo, AT-START-F403A-tabulo estas pli bona elekto) | |
| R31, R32, R33, R34 (ArduinoTM A4, A5) | OFF, ON, OFF, ON | ArduinoTM A4 kaj A5 estas konektitaj al ADC_IN11 kaj ADC_IN10 |
| ON, OFF, ON, OFF | ArduinoTM A4 kaj A5 estas konektitaj al I2C1_SDA kaj I2C1_SCL | |
| R35, R36 (ArduinoTM D10) | OFF, ON | ArduinoTM D10 estas konektita al SPI1_SS |
| ON OFF | ArduinoTM D10 estas konektita al PWM (TMR4_CH1) | |
| R9 (USART1_RX) | ON | USART1_RX de AT32F407VGT7 estas konektita al VCP TX de AT-Link-EZ |
| OFF | USART1_RX de AT32F407VGT7 estas malkonektita de VCP TX de AT-Link-EZ | |
| R10 (USART1_TX) | ON | USART1_TX de AT32F407VGT7 estas konektita al VCP RX de AT-Link-EZ |
| OFF | USART1_TX de AT32F407VGT7 estas malkonektita de VCP RX de AT-Link-EZ |
3.12 Etendaj konektiloj
3.12.1 Arduino™ Uno R3-etendaĵo-konektilo
Ina ŝtopilo J3~J6 kaj maskla J7 subtenas norman Arduino™ Uno R3-konektilon. La plej multaj el la filintabuloj desegnitaj ĉirkaŭ Arduino™ Uno R3 taŭgas por AT-START-F407.
Notu 1: La I/O-havenoj de AT32F407VGT7 estas 3.3 V kongruaj kun ArduinoTM Uno R3, sed 5V nekongruaj.
Notu 2: Malŝaltu R17, se necesas provizi potencon per la J3 pin_8 AREF de AT-START-F407 al la VREF+ de AT32F407VGT7 per filintabulo Arduino™ Uno R3.
Tablo 4. Arduino™ Uno R3 etendo-konektila difino de pinglo
| Konektilo | Pinglo nombro | Arduino pinnomo | AT32F407 Pinnomo | Funkcioj |
| J4 (elektroprovizo) | 1 | NC | – | – |
| 2 | IOREF | – | 3.3V referenco | |
| 3 | RESET | NRST | Ekstera rekomenciĝo | |
| 4 | 3.3V | – | 3.3V enigo/eligo | |
| 5 | 5V | – | 5V enigo/eligo | |
| 6 | GND | – | Tero | |
| 7 | GND | – | Tero | |
| 8 | VIN | – | 7 ~ 12V enigo/eligo | |
| J6 (analoga enigo) | 1 | A0 | PA0 | ADC123_IN0 |
| 2 | A1 | PA1 | ADC123_IN1 | |
| 3 | A2 | PA4 | ADC12_IN4 | |
| 4 | A3 | PB0 | ADC12_IN8 | |
| 5 | A4 | PC1 aŭ PB9(1) | ADC123_IN11 aŭ I2C1_SDA | |
| 6 | A5 | PC0 aŭ PB8(1) | ADC123_IN10 aŭ I2C1_SCL | |
| J5 (Logika enigo/eligo malalta bajto) | 1 | D0 | PA3 | USART2_RX |
| 2 | D1 | PA2 | USART2_TX | |
| 3 | D2 | PA10 | – | |
| 4 | D3 | PB3 | TMR2_CH2 | |
| 5 | D4 | PB5 | – | |
| 6 | D5 | PB4 | TMR3_CH1 | |
| 7 | D6 | PB10 | TMR2_CH3 | |
| 8 | D7 | PA8 (2) | – | |
| J3 (Logika enigo/eligo alta bajto) | 1 | D8 | PA9 | – |
| 2 | D9 | PC7 | TMR3_CH2 | |
| 3 | D10 | PA15 aŭ PB6(1)(2) | SPI1_NSS aŭ TMR4_CH1 | |
| 4 | D11 | PA7 | TMR3_CH2 aŭ SPI1_MOSI | |
| 5 | D12 | PA6 | SPI1_MISO | |
| 6 | D13 | PA5 | SPI1_SCK | |
| 7 | GND | – | Tero | |
| 8 | AREF | – | VREF+ enigo/eligo | |
| 9 | SDA | PB9 | I2C1_SDA | |
| 10 | SCL | PB8 | I2C1_SCL |
| Konektilo | Pinglo nombro | Arduino pinnomo | AT32F407 Pinnomo | Funkcioj |
| J7 (Aliaj) | 1 | MISO | PB14 | SPI2_MISO |
| 2 | 5V | – | 5V enigo/eligo | |
| 3 | SCK | PB13 | SPI2_SCK | |
| 4 | MOSI | PB15 | SPI2_MOSI | |
| 5 | RESET | NRST | Ekstera rekomenciĝo | |
| 6 | GND | – | Tero | |
| 7 | NSS | PB12 | SPI2_NSS | |
| 8 | PB11 | PB11 | – |
- 0 Ω-rezistila agordo estas montrita en Tabelo 3.
- SPIM devas esti malŝaltita kaj JP8-unu-peca jumper devas elekti I/O, alie PA8 kaj PB6 ne povas esti uzitaj.
3.12.2 LQFP100 I/O-etendaĵo-konektilo
La etendaj konektiloj J1 kaj J2 povas konekti la AT-START-F407 al ekstera prototipo/paka tabulo. La I/O-havenoj de AT32F407VGT7 estas haveblaj sur ĉi tiuj etendaj konektiloj. J1 kaj J2 ankaŭ povas esti mezuritaj per la sondilo de osciloskopo, logika analizilo aŭ voltmetro.
Notu 1: Malŝaltu R17 se necesas provizi potencon per la J2 pin_21 VREF+ de AT-START-F407 per kaj ekstera nutrado,
Skema
 |
 |
 |
 |
 |
Historio de revizioj
Tabelo 5. Dokumenta reviziohistorio
| Dato | Revizio | Ŝanĝoj |
| 2020.2.14 | 1.0 | Komenca eldono |
| 2020.5.12 | 1.1 | 1. Modifita LED3 al flava 2. Konektis la TXEN de DM916 al PB11_E, ne rekte ligita al AT32F407 3. Modifis la 51 Ω drat-vunditan rezistilon inter AT32F407 kaj DM9162 al 0 Ω-ponto tiel ke AT32F40 povas esti tute malkonektita de DM9162. |
| 2020.9.23 | 1.11 | 1. Ŝanĝis la reviziokodon de ĉi tiu dokumento al 3 ciferoj, kun la unuaj du por AT-START aparata versio, kaj la lasta por la dokumentversio. 2. Aldonita Sekcio 3.9. |
| 2020.11.20 | 1.20 | 1. Ĝisdatigis la version de AT-Link-EZ al 1.2, kaj alĝustigis du vicojn de CN7-signaloj, kaj modifis la silkscreenon. 2. Modifis la CN2-silkcreen laŭ Artery-disvolvaj iloj. 3. Aldonita GND-prova pingloringo por faciligi mezuradon. 4. Optimigis potencan aranĝon kaj aldonis la tir-malsupren-rezistilon de DM9162 XT1-pinglo por forigi la perturbon de TXCLK-horloĝo. 5. Forigis la 0 Ω-rezistilon inter la neuzataj pingloj kaj mikroregiloj kiam DM9051 estas funkciigita en RMII-reĝimo. |
GRAVA AVIZO - BONVOLU LEGI ATENTE
Aĉetantoj komprenas kaj konsentas, ke aĉetantoj respondecas nur pri la elekto kaj uzo de la produktoj kaj servoj de Artery.
La produktoj kaj servoj de Artery estas provizitaj "KIEL ESTAS" kaj Artery ne donas garantiojn esprimajn, implicitajn aŭ laŭleĝajn, inkluzive de, sen limigo, iujn ajn implicitajn garantiojn pri komercebleco, kontentiga kvalito, ne-malobservo aŭ taŭgeco por aparta celo rilate al la Arterio. produktoj kaj servoj.
Malgraŭ io ajn kontraŭa, aĉetantoj akiras neniun rajton, titolon aŭ intereson pri la produktoj kaj servoj de iu Artery aŭ ajnajn rajtojn de intelekta proprieto enkorpigitaj en ĝi. En neniu okazo la produktoj kaj servoj de Artery provizitaj estos interpretataj kiel (a) donante al aĉetantoj, eksplicite aŭ implicite, malpermeson aŭ alie, licencon uzi la produktojn kaj servojn de triaj; aŭ (b) licenci la rajtojn de intelekta proprieto de la triaj partioj; aŭ (c) garantiante la produktojn kaj servojn de la tria partio kaj ĝiajn rajtojn pri intelekta proprieto.
Aĉetantoj ĉi-tie konsentas, ke la produktoj de Artery ne estas rajtigitaj por uzado kiel, kaj aĉetantoj ne devas integri, antaŭenigi, vendi aŭ alie transdoni ajnan produkton de Artery al iu ajn kliento aŭ finuzanto por uzado kiel kritikaj komponantoj en (a) ajna kuracista, vivsavado aŭ vivo. subtena aparato aŭ sistemo, aŭ (b) ajna sekureca aparato aŭ sistemo en iu ajn aŭtomobila aplikaĵo kaj mekanismo (inkluzive sed ne limigita al aŭtbremso aŭ aersaksistemoj), aŭ (c) ajnaj atominstalaĵoj, aŭ (d) ajna aertrafikkontrola aparato , aplikaĵo aŭ sistemo, aŭ (e) ajna armila aparato, aplikaĵo aŭ sistemo, aŭ (f) ajna alia aparato, aplikaĵo aŭ sistemo, kie estas racie antaŭvidebla, ke fiasko de la produktoj de la Arterio kiel uzata en tia aparato, aplikaĵo aŭ sistemo kondukus al morto, korpa vundo aŭ katastrofa posedaĵdamaĝo.
© 2020 ARTERY Technology Corporation - Ĉiuj rajtoj rezervitaj
2020.11.20
Rev. 1.20
Dokumentoj/Rimedoj
 |
ARTERYTEK AT32F407VGT7 Alta Efikeco 32 Bitoj Mikroregilo [pdf] Uzantogvidilo AT32F407VGT7, AT32F407VGT7 Alta Efikeco 32 Bita Mikroregilo, Alta Efikeco 32 Bita Mikroregilo, Efikeco 32 Bita Mikroregilo, 32 Bita Mikroregilo, Mikroregilo |