Manwal għall-Utent AT-START-F407
Ibda b'AT32F407VGT7
Introduzzjoni
AT-START-F407 huwa ddisinjat biex jgħinek tesplora l-karatteristiċi ta 'prestazzjoni għolja tal-mikrokontrollur ta' 32 bit, AT32F407 inkorporat ma 'ARM Cortex® -M4F ma' FPU, u jgħin biex tiżviluppa l-applikazzjonijiet tiegħek.
AT-START-F407 huwa bord ta 'evalwazzjoni bbażat fuq ċippa AT32F407VGT7 b'indikaturi LED, buttuni, konnettur USB mikro-B, konnettur Ethernet RJ45, konnettur ta' estensjoni Arduino TM Uno R3 u memorja Flash SPI ta '16 MB estiża. Dan il-bord ta 'evalwazzjoni jinkorpora għodda ta' debugging/programmazzjoni AT-Link-EZ mingħajr il-ħtieġa ta 'għodod oħra ta' żvilupp.
Fuqview
1.1 Karatteristiċi
AT-START-F407 għandu l-karatteristiċi li ġejjin:
- AT-START-F407 għandu mikrokontrollur AT32F407VGT7 abbord li jinkorpora ARM Cortex® - M4F, proċessur 32-bit, memorja Flash 1024 KB u pakketti SRAM 96 + 128 KB, LQFP100.
- Konnettur AT-Link abbord:
− L-AT-Link-EZ abbord jista’ jintuża għall-ipprogrammar u d-debugging (AT-Link-EZ hija verżjoni simplifikata ta’ AT-Link, u ma jappoġġjax il-modalità offline)
− Jekk AT-Link-EZ jiġi separat minn dan il-bord billi jitgħawweġ tul il-ġonta, AT-START-F407 jista’ jiġi konness ma’ AT-Link indipendenti għall-ipprogrammar u d-debugging - Standard ARM ta' 20 pin abbord JTAG konnettur (b'JTAG/ konnettur SWD għall-ipprogrammar/debugging)
- 16 MB SPI Flash EN25QH128A jintuża bħala Bank 3 tal-memorja Flash estiża
- Diversi metodi ta 'provvista ta' enerġija:
− Permezz tal-USB bus ta' AT-Link-EZ
− Permezz tal-USB bus (VBUS) ta' AT-START-F407
− Provvista ta' enerġija esterna ta' 7 ~ 12 V (VIN)
− Provvista ta' enerġija esterna ta' 5 V (E5V)
− Provvista ta 'enerġija esterna ta' 3.3 V - 4 x indikaturi LED:
− LED1 (aħmar) użat għal 3.3 V power-on
− 3 x indikaturi LED tal-utent, LED2 (aħmar), LED3 (isfar) u LED4 (aħdar) - 2 x buttuni (buttuna ta 'l-utent u buttuna ta' reset)
- 8 MHz HSE kristall
- 32.768 kHz LSE kristall
- Konnettur USB mikro-B
- Ethernet PHY b'konnettur RJ45
- Diversi konnetturi ta 'estensjoni jistgħu jiġu konnessi malajr f'bord prototip u faċli biex jiġu esplorati:
− Konnettur ta' estensjoni Arduino™ Uno R3
− Konnettur tal-estensjoni tal-port I/O LQFP100
1.2 Definizzjoni tat-termini
- Jumper JPx ON
Jumper installat - Jumper JPx MITFI
Qabża mhux installat - Resistor Rx ON
Short circuit mill-istann jew 0Ω resistor - Resistor Rx OFF Miftuħ
Bidu malajr
2.1 Ibda
Ikkonfigura l-bord AT-START-F407 fl-ordni li ġejja biex tibda l-applikazzjoni:
- Iċċekkja l-pożizzjoni tal-Jumper fuq il-bord:
JP1 huwa konness ma 'GND jew OFF (il-pin BOOT0 huwa 0, u BOOT0 għandu resistor pull-down fl-AT32F407VGT7); JP4 mhux obbligatorju jew OFF (BOOT1 jinsab fi kwalunkwe stat); Jumper ta 'biċċa waħda JP8 huwa konness mal-I/O fuq il-lemin. - Qabbad il-bord AT-START-F407 mal-PC permezz ta 'kejbil USB (Tip A għal mikro-B), u l-bord se jitħaddem permezz tal-konnettur USB AT-Link-EZ CN6. LED1 (aħmar) huwa dejjem mixgħul, u t-tliet LEDs l-oħra (LED2 sa LED4) jibdew teptip min-naħa tagħhom.
- Wara li tagħfas il-buttuna tal-utent (B2), il-frekwenza ta 'teptip ta' tliet LEDs tinbidel.
2.2 Toolchains li jappoġġjaw AT-START-F407
- ARM® Keil® : MDK-ARM™
- IAR™: EWARM
Ħardwer u tqassim
Il-bord AT-START-F407 huwa ddisinjat madwar mikrokontrollur AT32F407VGT7 f'pakkett LQFP100.
Il-Figura 1 turi l-konnessjonijiet bejn AT-Link-EZ, AT32F407VGT7 u l-periferali tagħhom (buttuni, LEDs, USB, Ethernet RJ45, memorja SPI Flash u konnetturi ta 'estensjoni)
Il-Figura 2 u l-Figura 3 juru dawn il-karatteristiċi fuq il-bord AT-Link-EZ u AT-START-F407.
 |
 |
3.1 Għażla tal-provvista tal-enerġija
Il-provvista ta' enerġija ta' 5 V ta' AT-START-F407 tista' tiġi pprovduta permezz ta' kejbil USB (jew permezz tal-konnettur USB CN6 fuq l-AT-Link-EZ jew konnettur USB CN1 fuq l-AT-START-F407), jew permezz ta' 5 estern. Provvista ta 'enerġija V (E5V), jew minn provvista ta' enerġija esterna ta '7 ~ 12 V (VIN) permezz ta' 5V voltage regolatur (U1) fuq il-bord. F'dan il-każ, il-provvista ta 'enerġija ta' 5 V tipprovdi l-enerġija ta '3.3 V meħtieġa mill-mikrokontrolluri u periferali permezz ta' 3.3 V voltage regolatur (U2) fuq il-bord.
Il-pin ta '5 V ta' J4 jew J7 jista 'jintuża wkoll bħala sors ta' enerġija tad-dħul. Il-bord AT-START-F407 għandu jiġi mħaddem minn unità ta 'provvista ta' enerġija ta '5 V.
Il-pin 3.3 V ta 'J4 jew il-pin VDD ta' J1 u J2 jistgħu wkoll jintużaw direttament bħala provvista ta 'enerġija ta' input ta '3.3 V. Il-bord AT-START-F407 għandu jitħaddem b'unità ta' provvista ta' enerġija ta' 3.3 V.
Nota: Sakemm ma jkunx ipprovdut 5 V permezz tal-konnettur USB (CN6) fuq l-AT-Link-EZ, l-AT-Link-EZ mhux se jkun imħaddem b'metodi oħra ta 'provvista ta' enerġija.
Meta bord ta 'applikazzjoni ieħor ikun imqabbad ma' J4, il-pinnijiet VIN, 5 V u 3.3 V jistgħu jintużaw bħala qawwa tal-ħruġ; 5V pin ta 'J7 użat bħala qawwa tal-ħruġ ta' 5 V; il-pin VDD ta 'J1 u J2 użat bħala qawwa tal-ħruġ ta' 3.3 V.
3.2 IDD
Fil-każ ta 'JP3 OFF (simbolu IDD) u R13 OFF, huwa permess li jgħaqqad ammeter biex ikejjel il-konsum tal-enerġija ta' AT32F407VGT7.
- JP3 MITFI, R13 ON
AT32F407VGT7 huwa mħaddem. (Issettjar default, u l-plagg JP3 mhuwiex immuntat qabel it-tbaħħir) - JP3 ON, R13 MITFI
AT32F407VGT7 huwa mħaddem. - JP3 MITFI, R13 MITFI
Ammeter għandu jkun imqabbad biex ikejjel il-konsum tal-enerġija ta 'AT32F407VGT77 (jekk ma jkunx hemm ammeter, l-AT32F407VGT7 ma jistax jitħaddem).
3.3 Programmazzjoni u debugging
3.3.1 AT-Link-EZ inkorporat
Il-bord ta 'evalwazzjoni jinkorpora l-għodda ta' programmazzjoni u debugging ta 'Artery AT-Link-EZ għall-utenti biex jipprogrammaw/jiddebugjaw l-AT32F407VGT7 fuq il-bord AT-START-F407. AT-Link-EZ jappoġġja l-mod ta 'interface SWD u jappoġġja sett ta' portijiet COM virtwali (VCP) biex jgħaqqdu l-USART1_TX/USART1_RX (PA9/PA10) ta 'AT32F407VGT7. F'dan il-każ, PA9 u PA10 ta' AT32F407VGT7 se jiġu affettwati minn AT-Link-EZ kif ġej:
- PA9 huwa dgħajjef miġbud sa livell għoli mill-pin VCP RX ta 'AT-Link-EZ;
- PA10 jinġibed bil-qawwa għal livell għoli mill-pin VCP TX ta 'AT-Link-EZ
Nota: L-utent jista 'jistabbilixxi R9 u R10 OFF, allura l-użu ta' PA9 u PA10 ta 'AT32F407VGT7 mhuwiex soġġett għar-restrizzjonijiet ta' hawn fuq.
Jekk jogħġbok irreferi għall-Manwal tal-Utent ta' AT-Link għal dettalji kompluti dwar l-operazzjonijiet, l-aġġornament tal-firmware u l-prekawzjonijiet ta' AT-Link-EZ.
Il-PCB AT-Link-EZ fuq il-bord ta 'evalwazzjoni jista' jiġi separat minn AT-START-F407 billi tgħawweġ tul il-ġonta. F'dan il-każ, AT-START-F407 xorta jista 'jkun imqabbad ma' CN7 ta 'AT-Link-EZ permezz ta' CN2 (mhux immuntat qabel it-tbaħħir), jew jista 'jkun imqabbad ma' AT-Link ieħor biex ikompli l-ipprogrammar u d-debugging fuq l-AT32F407VGT7.
3.3.2 20-pin ARM® standard JTAG konnettur
AT-START-F407 jirriżerva wkoll JTAG jew konnetturi għal skopijiet ġenerali SWD bħala għodod ta 'programmazzjoni/debugging. Jekk l-utent irid juża din l-interface biex jipprogramma u jiddebuggja l-AT32F407VGT7, jekk jogħġbok issepara l-AT-Link-EZ minn dan il-bord jew issettja R41, R44 u R46 OFF, u qabbad is-CN3 (mhux immuntat qabel it-tbaħħir) mal-ipprogrammar u d-debugging. għodda. Huwa rakkomandat li tuża għodod ta 'żvilupp tas-serje AT-Link biex tesperjenza l-aħjar ambjent ta' debugging minkejja Artery MCUs kompatibbli mal-biċċa l-kbira tal-għodod ta 'żvilupp ta' parti 3 rd.
3.4 Għażla tal-modalità tal-ibbutjar
Fl-istartjar, jistgħu jintgħażlu tliet modi ta' boot differenti permezz tal-konfigurazzjoni tal-pin.
Tabella 1. Issettjar tal-jumper tal-għażla tal-modalità tal-ibbutjar
| Jumper | Għażla tal-modalità tal-ibbutjar | L-issettjar | |
| BOT1 | BOOTO | ||
| JP1 konness ma' GND jew OFF; JP4 fakultattiv jew OFF |
X(1) | 0 | Ibbutja mill-memorja Flash interna (issettjar default tal-fabbrika) |
| JP1 konness ma' VDD JP4 konness ma' GND |
0 | 1 | Ibbutja mill-memorja tas-sistema |
| JP1 konness ma' VDD JP4 konness ma' VDD |
1 | 1 | Ibbutja minn SRAM |
(1) Huwa rakkomandat li JP4 jagħżel GND meta l-funzjoni PB2 ma tintużax.
3.5 Sors estern tal-arloġġ
3.5.1 Sors tal-arloġġ HSE
Il-kristall ta '8 MHz fuq il-bord jintuża bħala sors ta' arloġġ HSE
3.5.2 Sors tal-arloġġ LSE
Hemm tliet modi ta 'hardware biex jiġu stabbiliti s-sorsi esterni ta' l-arloġġ b'veloċità baxxa:
- Kristall abbord (issettjar default):
Il-kristall ta '32.768 kHz fuq il-bord jintuża bħala sors ta' arloġġ LSE. L-issettjar tal-ħardwer għandu jkun: R6 u R7 ON, R5 u R8 OFF. - Oxxillatur minn PC14 estern:
Oxxillatur estern huwa injettat mill-pin-3 ta 'J2. L-issettjar tal-ħardwer għandu jkun: R5 u R8 ON, R6 u R7 OFF. - LSE mhux użat:
PC14 u PC15 jintużaw bħala GPIO. Is-settings tal-hardware għandhom ikunu: R5 u R8 ON, R6 u R7 OFF.
3.6 indikaturi LED
- Qawwa LED1
L-aħmar jindika li l-bord huwa mħaddem minn 3.3 V - Utent LED2
Aħmar, imqabbad mal-pin PD13 ta 'AT32F407VGT7. - Utent LED3
Isfar, imqabbad mal-pin PD14 ta 'AT32F407VGT7. - Utent LED4
Aħdar, imqabbad mal-pin PD15 ta 'AT32F407VGT7.
3.7 Buttuni
- Irrisettja buttuna B1
Konness ma' NRST biex tirrisettja AT32F407VGT7 - Buttuna tal-utent B2
Huwa, awtomatikament, konness mal-PA0 ta 'AT32F407VGT7, u alternattivament użat bħala wakbutton (R19 ON, R21 OFF); Jew imqabbad ma 'PC13 u alternattivament użat bħala TAMPButton ER-RT (R19 OFF, R21 ON)
3.8 Apparat USB
Il-bord AT-START-F407 jappoġġja komunikazzjoni ta 'apparat USB b'veloċità sħiħa permezz ta' konnettur USB mikro-B (CN1). VBUS jista 'jintuża bħala provvista ta' enerġija ta '5 V tal-bord AT-START-F407.
3.9 Qabbad mal-Bank3 tal-memorja Flash permezz tal-interface SPIM
L-SPI Flash EN25QH128A fuq il-bord huwa konness mal-AT32F407VGT7 permezz ta 'interface SPIM u użat bħala Bank 3 ta' memorja Flash estiża.
Meta tuża l-Bank 3 tal-memorja Flash permezz ta 'interface SPIM, il-jumper ta' biċċa waħda JP8, kif muri fit-Tabella 2, għandu jagħżel in-naħa tax-xellug tal-SPIM. F'dan il-każ, PB1, PA8, PB10 PB11, PB6 u PB7 mhumiex konnessi mal-konnettur estern ta 'estensjoni LQFP100 I/O. Dawn is-6 pins huma mmarkati billi żżid [*] wara l-isem tal-pin tal-konnettur tal-estensjoni fuq is-silkscreen tal-PCB.
Tabella 2. L-issettjar tal-jumper GPIO u SPIM
| Jumper | Settings |
| JP8 konness ma 'I/O | Uża l-funzjoni I/O u Ethernet MAC (issettjar default qabel it-tbaħħir) |
| JP8 konness ma 'SPIM | Uża l-funzjoni SPIM |
3.10 Ethernet
AT-START-F407 jinkorpora konnettur Ethernet PHY DM9162NP (U8) u RJ45 (J10, transformer ta 'iżolament intern), li jappoġġja komunikazzjoni Ethernet b'veloċità doppja ta' 10/100 Mbps.
Meta tuża Ethernet MAC, il-jumper ta 'biċċa waħda JP8, kif muri fit-Tabella 2, għandu jagħżel l-I/O it-tajjeb. F'dan il-każ, PA8, PB10 u PB11 huma konnessi mal-konnetturi esterni tal-estensjoni tal-I/O LQFP100.
Ethernet PHY huwa konness mal-AT32F407VGT7 fil-modalità RMII b'mod awtomatiku. F'dan il-każ, l-arloġġ ta '25 MHz meħtieġ minn PHY huwa pprovdut mill-pin CLKOUT (PA8) ta' AT32F407VGT7 lill-pin XT1 ta 'PHY, filwaqt li l-arloġġ ta' 50 MHz meħtieġ minn RMII_REF_CLK (PA1) tal-AT32F407VGT7 huwa pprovdut mill-pin 50MCLK ta ' PHY. Il-pin 50MCLK għandu jinġibed 'il fuq meta jinxtegħel.
Ethernet PHY u AT32F407VGT7 jistgħu jiġu konnessi fil-mod MII. L-utent jeħtieġ li jsegwi n-noti fir-rokna t'isfel tax-xellug tal-Figura 8. F'dan iż-żmien, it-TXCLK u RXCLK ta 'PHY huma konnessi mal-MII_TX_CLK (PC3) u MII_RX_CLK (PA1) ta' AT32F407VGT7, rispettivament.
Innota li AT32F407VGT7 huwa konness mal-PHY bil-pin tal-konfigurazzjoni tal-immappjar mill-ġdid 1.
Biex tissimplifika d-disinn tal-PCB, il-PHY m'għandux memorja Flash esterna biex talloka l-indirizz PHY [3:0] meta tixgħel, u l-indirizz PHY [3:0] huwa ssettjat għal 0x0 b'mod awtomatiku. Wara li jinxtegħel, is-softwer jista 'jerġa' jassenja l-indirizz PHY permezz tal-konnettur SMI ta 'PHY.
Għal informazzjoni kompleta dwar Ethernet MAC u DM9162NP tal-AT32F407VGT7, jekk jogħġbok irreferi għall-manwal tekniku u l-folja tad-dejta rispettivi tagħhom.
Jekk l-utent ma jużax id-DM9162NP fuq il-bord iżda agħżel il-konnetturi ta 'estensjoni ta' LQFP100 I/O J1 u J2 biex jgħaqqdu ma 'bordijiet ta' applikazzjoni Ethernet oħra, jekk jogħġbok irreferi għat-Tabella 3 biex skonnettja AT32F407VGT7 minn DM9162NP.
3.11 0 Ω resistors
Tabella 3. Issettjar tar-reżistenza 0 Ω
| Reżisturi | Stat(1) | Deskrizzjoni |
| R13 (kejl tal-konsum tal-enerġija tal-mikrokontrollur) | ON | Meta JP3 huwa OFF, 3.3V huwa konness mal-mikrokontrollur biex jipprovdi provvista ta 'enerġija |
| OFF | Meta JP3 ikun MITFI, 3.3V jippermetti li jitqabbad ammeter biex ikejjel il-konsum tal-enerġija tal-mikrokontrollur (jekk ma jkunx hemm ammeter, il-mikrokontrollur ma jistax jitħaddem) | |
| R4 (provvista ta' enerġija VBAT) | ON | VBAT għandu jkun imqabbad ma' VDD |
| OFF | VBAT jista' jitħaddem bil-pin_6 VBAT ta' J2 | |
| R5, R6, R7, R8 (LSE) | OFF, ON, ON, OFF | Is-sors tal-arloġġ LSE juża kristall Y1 fuq il-bord |
| ON, OFF, OFF, ON | Is-sors tal-arloġġ LSE huwa minn PC14 jew PC14 estern u PC15 jintużaw bħala GPIO | |
| R17 (VREF+) | ON | VREF+ huwa konness ma' VDD |
| OFF | VREF+ huwa konness mal-J2 pin_21 jew Arduino™ konnettur J3 AREF | |
| R19, R21 (buttuna tal-utent B2) | ON, MITFI | Il-buttuna tal-utent B2 hija konnessa ma' PA0 |
| OFF, ON | Il-buttuna tal-utent B2 hija konnessa ma' PC13 | |
| R29, R30 (PA11, PA12) | MITFI, MITFI | Meta PA11 u PA12 jintużaw bħala USB, mhumiex konnessi mal-pin-20 u l-pin_21 ta 'J1 |
| FUQ, FUQ | Meta PA11 u PA12 ma jintużawx bħala USB, huma konnessi ma 'pin_20 u pin_21 ta' J1 | |
| R62 ~ R64, R71 ~ R86 (USB PHY DM9162) | Ara n-noti fir-rokna t'isfel tax-xellug ta' Figura 8 |
Ethernet MAC ta 'AT32F407VGT huwa konness ma' DM9162 permezz tal-modalità RMII (R66 u R70 huma 4.7 kΩ) |
| Ara n-noti fir-rokna t'isfel tax-xellug ta' Figura 8 | Ethernet MAC ta 'AT32F407VGT huwa konness ma' DM9162 permezz tal-mod MII | |
| Kollha OFF ħlief R66 u R70 | Ethernet MAC ta 'AT32F407VGT7 huwa skonnettjat minn DM9162 (f'dan il-każ, il-bord AT-START-F403A huwa għażla aħjar) | |
| R31, R32, R33, R34 (ArduinoTM A4, A5) | OFF, ON, OFF, ON | ArduinoTM A4 u A5 huma konnessi ma 'ADC_IN11 u ADC_IN10 |
| ON, OFF, ON, OFF | ArduinoTM A4 u A5 huma konnessi ma 'I2C1_SDA u I2C1_SCL | |
| R35, R36 (ArduinoTM D10) | OFF, ON | ArduinoTM D10 huwa konness ma 'SPI1_SS |
| ON, MITFI | ArduinoTM D10 huwa konness ma' PWM (TMR4_CH1) | |
| R9 (USART1_RX) | ON | USART1_RX ta' AT32F407VGT7 huwa konness ma' VCP TX ta' AT-Link-EZ |
| OFF | USART1_RX ta' AT32F407VGT7 huwa skonnettjat minn VCP TX ta' AT-Link-EZ | |
| R10 (USART1_TX) | ON | USART1_TX ta' AT32F407VGT7 huwa konness ma' VCP RX ta' AT-Link-EZ |
| OFF | USART1_TX ta' AT32F407VGT7 huwa skonnettjat minn VCP RX ta' AT-Link-EZ |
3.12 Konnetturi ta 'estensjoni
3.12.1 Konnettur ta' estensjoni Arduino™ Uno R3
Plug femminili J3 ~ J6 u maskili J7 jappoġġjaw konnettur standard Arduino™ Uno R3. Ħafna mill-bordijiet bint iddisinjati madwar Arduino™ Uno R3 huma adattati għal AT-START-F407.
Nota 1: Il-portijiet I/O ta 'AT32F407VGT7 huma 3.3 V kompatibbli ma' ArduinoTM Uno R3, iżda 5V inkompatibbli.
Nota 2: Issettja R17 OFF jekk ikun meħtieġ biex tforni l-enerġija permezz tal-J3 pin_8 AREF ta 'AT-START-F407 lill-VREF+ ta' AT32F407VGT7 permezz tal-bord bint Arduino™ Uno R3.
Tabella 4. Definizzjoni tal-pin tal-konnettur tal-estensjoni Arduino™ Uno R3
| Konnettur | Pin numru | Arduino isem tal-pin | AT32F407 Isem tal-pin | Funzjonijiet |
| J4 (Provvista tal-enerġija) | 1 | NC | – | – |
| 2 | IOREF | – | 3.3V referenza | |
| 3 | RESET | NRST | Reset estern | |
| 4 | 3.3V | – | 3.3V input/output | |
| 5 | 5V | – | 5V input/output | |
| 6 | GND | – | Art | |
| 7 | GND | – | Art | |
| 8 | VIN | – | 7 ~ 12V input/output | |
| J6 (Input analogu) | 1 | A0 | PA0 | ADC123_IN0 |
| 2 | A1 | PA1 | ADC123_IN1 | |
| 3 | A2 | PA4 | ADC12_IN4 | |
| 4 | A3 | PB0 | ADC12_IN8 | |
| 5 | A4 | PC1 jew PB9(1) | ADC123_IN11 jew I2C1_SDA | |
| 6 | A5 | PC0 jew PB8(1) | ADC123_IN10 jew I2C1_SCL | |
| J5 (byte baxx ta' input/output loġiku) | 1 | D0 | PA3 | USART2_RX |
| 2 | D1 | PA2 | USART2_TX | |
| 3 | D2 | PA10 | – | |
| 4 | D3 | PB3 | TMR2_CH2 | |
| 5 | D4 | PB5 | – | |
| 6 | D5 | PB4 | TMR3_CH1 | |
| 7 | D6 | PB10 | TMR2_CH3 | |
| 8 | D7 | PA8(2) | – | |
| J3 (byte għoli ta' input/output loġiku) | 1 | D8 | PA9 | – |
| 2 | D9 | PC7 | TMR3_CH2 | |
| 3 | D10 | PA15 jew PB6(1)(2) | SPI1_NSS jew TMR4_CH1 | |
| 4 | D11 | PA7 | TMR3_CH2 jew SPI1_MOSI | |
| 5 | D12 | PA6 | SPI1_MISO | |
| 6 | D13 | PA5 | SPI1_SCK | |
| 7 | GND | – | Art | |
| 8 | AREF | – | VREF+ input/output | |
| 9 | SDA | PB9 | I2C1_SDA | |
| 10 | SCL | PB8 | I2C1_SCL |
| Konnettur | Pin numru | Arduino isem tal-pin | AT32F407 Isem tal-pin | Funzjonijiet |
| J7 (Oħrajn) | 1 | MISO | PB14 | SPI2_MISO |
| 2 | 5V | – | 5V input/output | |
| 3 | SCK | PB13 | SPI2_SCK | |
| 4 | MOSI | PB15 | SPI2_MOSI | |
| 5 | RESET | NRST | Reset estern | |
| 6 | GND | – | Art | |
| 7 | NSS | PB12 | SPI2_NSS | |
| 8 | PB11 | PB11 | – |
- L-issettjar tar-reżistenza ta '0 Ω huwa muri fit-Tabella 3.
- SPIM għandu jkun diżattivat u jumper ta 'biċċa waħda JP8 għandu jagħżel I/O, inkella PA8 u PB6 ma jistgħux jintużaw.
3.12.2 Konnettur ta 'estensjoni I/O LQFP100
Il-konnetturi ta 'estensjoni J1 u J2 jistgħu jgħaqqdu l-AT-START-F407 ma' bord ta 'prototip estern / ippakkjar. Il-portijiet I/O ta 'AT32F407VGT7 huma disponibbli fuq dawn il-konnetturi ta' estensjoni. J1 u J2 jistgħu wkoll jitkejlu bis-sonda tal-oxxilloskopju, analizzatur loġiku jew voltmetru.
Nota 1: Issettja R17 OFF jekk ikun meħtieġ li tforni l-enerġija permezz tal-J2 pin_21 VREF+ ta 'AT-START-F407 minn u provvista ta' enerġija esterna,
Skematika
 |
 |
 |
 |
 |
Storja tar-reviżjoni
Tabella 5. Storja tar-reviżjoni tad-dokument
| Data | Reviżjoni | Bidliet |
| 2020.2.14 | 1.0 | Rilaxx inizjali |
| 2020.5.12 | 1.1 | 1. LED3 modifikat għal isfar 2. Imqabbad it-TXEN ta 'DM916 ma' PB11_E, mhux marbut direttament ma' AT32F407 3. Immodifika r-reżistenza tal-wajer ta '51 Ω bejn AT32F407 u DM9162 għal 0 Ω pont sabiex AT32F40 jista' jiġi skonnettjat kompletament minn DM9162. |
| 2020.9.23 | 1.11 | 1. Bidla l-kodiċi ta 'reviżjoni ta' dan id-dokument għal 3 ċifri, bl-ewwel tnejn għall-verżjoni tal-ħardwer AT-START, u l-aħħar waħda għall-verżjoni tad-dokument. 2. Miżjud Taqsima 3.9. |
| 2020.11.20 | 1.20 | 1. Aġġorna l-verżjoni ta 'AT-Link-EZ għal 1.2, u aġġusta żewġ ringieli ta' sinjali CN7, u mmodifika s-silkscreen. 2. Immodifika l-silkcreen CN2 skont l-għodod tal-iżvilupp tal-Arterry. 3. Miżjud ċirku tal-pin tat-test GND biex jiffaċilita l-kejl. 4. Tqassim tal-enerġija ottimizzat u żied ir-reżistenza pull-down tal-pin DM9162 XT1 biex telimina t-tfixkil mill-arloġġ TXCLK. 5. Neħħa r-reżistenza 0 Ω bejn il-brilli u l-mikrokontrolluri mhux użati meta DM9051 jitħaddem fil-modalità RMII. |
AVVIŻ IMPORTANTI - JEKK JOGĦĠBOK AQRA B'attenzjoni
Ix-xerrejja jifhmu u jaqblu li x-xerrejja huma unikament responsabbli għall-għażla u l-użu tal-prodotti u s-servizzi ta’ Artery.
Il-prodotti u s-servizzi ta’ Artery huma pprovduti “KIF INHI” u Artery ma tipprovdi l-ebda garanzija espressa, impliċita jew statutorja, inkluż, mingħajr limitazzjoni, kwalunkwe garanzija impliċita ta’ kummerċjabilità, kwalità sodisfaċenti, nuqqas ta’ ksur, jew idoneità għal skop partikolari fir-rigward tal-Artery's. prodotti u servizzi.
Minkejja kull ħaġa kuntrarja, ix-xerrejja ma jakkwistaw l-ebda dritt, titolu jew interess fi kwalunkwe prodotti u servizzi ta' Artery jew kwalunkwe drittijiet ta' proprjetà intellettwali inkorporati fihom. Fl-ebda każ il-prodotti u s-servizzi ta' Artery pprovduti m'għandhom jiġu interpretati bħala (a) li jagħtu lix-xerrejja, espressament jew b'implikazzjoni, preklużjoni jew mod ieħor, liċenzja biex jużaw prodotti u servizzi ta' parti terza; jew (b) il-liċenzjar tad-drittijiet tal-proprjetà intellettwali ta' partijiet terzi; jew (c) tiggarantixxi l-prodotti u s-servizzi tal-parti terza u d-drittijiet tal-proprjetà intellettwali tagħha.
Ix-xerrejja b'dan jaqblu li l-prodotti ta' Artery mhumiex awtorizzati għall-użu bħala, u x-xerrejja m'għandhomx jintegraw, jippromwovu, ibigħu jew jittrasferixxu b'xi mod ieħor xi prodott ta' Artery lil kwalunkwe klijent jew utent finali għall-użu bħala komponenti kritiċi fi (a) kwalunkwe mediċi, salvataġġ jew ħajja. apparat jew sistema ta' appoġġ, jew (b) kwalunkwe apparat jew sistema ta' sikurezza fi kwalunkwe applikazzjoni u mekkaniżmu tal-karozzi (inklużi iżda mhux limitati għal sistemi ta' brejkijiet jew airbag tal-karozzi), jew (c) kwalunkwe faċilitajiet nukleari, jew (d) kwalunkwe apparat għall-kontroll tat-traffiku tal-ajru , applikazzjoni jew sistema, jew (e) kwalunkwe apparat, applikazzjoni jew sistema tal-armi, jew (f) kwalunkwe apparat, applikazzjoni jew sistema oħra fejn ikun raġonevolment prevedibbli li l-falliment tal-prodotti tal-Arterja kif użati f’tali apparat, applikazzjoni jew sistema jwassal għall-mewt, korriment jew ħsara katastrofika lill-proprjetà.
© 2020 ARTERY Technology Corporation – Id-drittijiet kollha riżervati
2020.11.20
Rev 1.20
Dokumenti / Riżorsi
 |
ARTERYTEK AT32F407VGT7 Mikrokontrollur ta '32 Bit ta' Prestazzjoni Għolja [pdfGwida għall-Utent AT32F407VGT7, AT32F407VGT7 Mikrokontrollur ta' 32 Bit ta' Prestazzjoni Għolja, Mikrokontrollur ta' 32 Bit ta' Prestazzjoni Għolja, Mikrokontrollur ta' Prestazzjoni 32 Bit, Mikrokontrollur ta' 32 Bit, Mikrokontrollur |