MICROCHIP dsPIC33 Dalawahang Watchdog Timer

PANIMULA

Ang dsPIC33/PIC24 Dual Watchdog Timer (WDT) ay inilalarawan sa seksyong ito. Sumangguni sa Figure 1-
1 para sa isang block diagram ng WDT.
Ang WDT, kapag pinagana, ay gumagana mula sa panloob na Low-Power RC (LPRC) Oscillator clock source o piliin ang source ng orasan sa Run mode. Maaaring gamitin ang WDT upang makita ang mga malfunction ng software ng system sa pamamagitan ng pag-reset ng device kung ang WDT ay hindi na-clear sa pana-panahon sa software. Maaaring i-configure ang WDT sa Window mode o Non-Window mode. Maaaring mapili ang iba't ibang panahon ng time-out ng WDT gamit ang WDT post scaler. Ang WDT ay maaari ding gamitin upang gisingin ang device mula sa Sleep o Idle mode (Power Save mode).
Ang mga sumusunod ay ilan sa mga pangunahing tampok ng WDT modules:

• Kinokontrol ang configuration o software
• Paghiwalayin ang mga time-out na nako-configure ng user para sa Run at Sleep/Idle mode
• Maaaring gisingin ang device mula sa Sleep o Idle mode
• Pinagmulan ng orasan na maaaring piliin ng user sa Run mode
• Gumagana mula sa LPRC sa Sleep/Idle mode

Watchdog Timer Block Diagram

Tandaan

1. Ang gawi ng WDT Reset kasunod ng isang partikular na kaganapan sa paglipat ng orasan ay nakadepende sa device. Mangyaring sumangguni sa seksyong "Watchdog Timer" sa partikular na data sheet ng device para sa isang paglalarawan ng mga kaganapan sa paglipat ng orasan na kumukuha ng WDT.
2. Ang mga available na mapagkukunan ng orasan ay nakadepende sa device.
   

WATCHDOG TIMER CONTROL REGISTERS

Ang WDT modules ay binubuo ng mga sumusunod na Special Function Registers (SFRs):

• WDTCONL: Watchdog Timer Control Register
  Ang rehistrong ito ay ginagamit upang paganahin o huwag paganahin ang Watchdog Timer at paganahin o hindi paganahin ang naka-window na operasyon.
• WDTCONH: Watchdog Timer Key Register
  Ang rehistrong ito ay ginagamit upang i-clear ang WDT upang maiwasan ang isang time-out.
• RCON: I-reset ang Control Register(2)
  Ang rehistrong ito ay nagpapahiwatig ng sanhi ng isang I-reset.

Magrehistro ng Mapa

Ang talahanayan 2-1 ay nagbibigay ng maikling buod ng mga kaugnay na WDT module registers. Ang kaukulang mga rehistro ay lilitaw pagkatapos ng buod, na sinusundan ng isang detalyadong paglalarawan ng bawat rehistro.

Talahanayan 2-1: Watchdog Timers Register Map

Pangalan	Saklaw ng Bit	Bits
		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDTCONL	15:0	ON(3)	—	—	RUNDIV[4:0](2)					CLKSEL[1:0](2)		SLPDIV[4:0](2)					WDTWINEN(3)
WDTCONH	15:0	WDTCLRKEY[15:0]
RCON(4, 5)	15:0	TRAPR(1)	IOPUWR(1)	—	—	—	—	CM(1)	VREGS(1)	NAPAKA(1)	SWR(1)	—	WDTO	TULOG	IDLE(1)	BOR(1)	POR(1)

Alamat: — = hindi naipatupad, basahin bilang '0'

Tandaan

1. Ang mga bit na ito ay hindi nauugnay sa WDT module.
2. Ang mga bit na ito ay read-only at ipinapakita ang halaga ng mga Configuration bit.
3. Ang mga bit na ito ay nagpapakita ng katayuan para sa Configuration bit kung nakatakda. Kung ang bit ay malinaw, ang halaga ay kinokontrol ng software.
4. Kung ang WDTEN[1:0] Configuration bits ay '11' (unprogrammed), ang WDT ay palaging pinagana, anuman ang ON (WDTCONL[15]) bit setting.
5. Ang lahat ng mga bit ng status ng I-reset ay maaaring itakda o i-clear sa software. Ang pagtatakda ng isa sa mga bit na ito sa software ay hindi nagiging sanhi ng pag-reset ng device.

Register 2-1: WDTCONL: Watchdog Timer Control Register

R/W-0	U-0	U-0	Ry	Ry	Ry	Ry	Ry
ON( 1 ,2 )	—	—	RUNDIV[4:0](3)
bit 15			bit 8

Ry	Ry	Ry	Ry	Ry	Ry	Ry	R/W/HS-0
CLKSEL[1:0](3, 4)		SLPDIV[4:0](3)					WDTWINEN(1)
bit 7							bit 0

• bit 15 ON: Watchdog Timer Paganahin bit(1,2)
  1 = Pinapagana ang Watchdog Timer kung hindi ito pinagana ng configuration ng device
  0 = Hindi pinapagana ang Watchdog Timer kung ito ay pinagana sa software
• bit 14-13 Hindi Naipatupad: Basahin bilang '0'
• bit 12-8 RUNDIV[4:0]: WDT Run Mode Postscaler Status bits(3)
• bit 7-6 CLKSEL[1:0]: WDT Run Mode Clock Pumili ng Status bits(3,4)
  11 = LPRC Oscillator
  10 = FRC Oscillator
  01 = Nakalaan
  00 = SYSCLK
• bit 5-1 SLPDIV[4:0]: Sleep at Idle Mode WDT Postscaler Status bits(3)
• bit 0 WDTWINEN: Watchdog Timer Window Paganahin bit(1)
  1 = Pinapagana ang Window mode
  0 = Hindi pinapagana ang Window mode

Tandaan

1. Ang mga bit na ito ay sumasalamin sa katayuan ng Configuration bit kung ang bit ay nakatakda. Kung ang bit ay na-clear, ang halaga ay kinokontrol ng software.
2. Hindi dapat basahin o isulat ng software ng user ang mga SFR ng peripheral sa cycle ng SYSCLK kaagad kasunod ng pagtuturo na nag-clear sa ON bit ng module.
3. Ang mga bit na ito ay read-only at ipinapakita ang halaga ng mga Configuration bit.
4. Ang mga available na mapagkukunan ng orasan ay nakadepende sa device. Mangyaring sumangguni sa kabanata ng "Watchdog Timer" sa partikular na data sheet ng device para sa availability.

Register 2-2: WDTCONH: Watchdog Timer Key Register

W-0 W-0 W-0 W-0 W-0 W-0 W-0 W-0

WDTCLRKEY[15:8]

bit 15 bit 8

W-0 W-0 W-0 W-0 W-0 W-0 W-0 W-0

WDTCLRKEY[7:0]

bit 7 bit 0

Alamat

R = Nababasa na bit W = Nasusulat na bit U = Hindi naipapatupad na bit, basahin bilang '0'
-n = Halaga sa POR '1' = Bit ay nakatakda '0' = Bit ay na-clear x = Bit ay hindi kilala

• bit 15-0 WDTCLRKEY[15:0]: Watchdog Timer Clear Key bits
  Upang i-clear ang Watchdog Timer upang maiwasan ang isang time-out, dapat isulat ng software ang halaga, 0x5743, sa lokasyong ito gamit ang isang solong 16-bit na pagsulat.

Register 2-3: RCON: Reset Control Register(2)

R/W-0	R/W-0	U-0	U-0	R/W-0	U-0	R/W-0	R/W-0
TRAPR(1)	IOPUWR(1)	—	—	VREGSF(1)	—	CM(1)	VREGS(1)
bit 15							bit 8

R/W-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-1
NAPAKA(1)	SWR(1)	—	WDTO	TULOG	IDLE(1)	BOR(1)	POR(1)
bit 7							bit 0

Alamat

R = Nababasa na bit W = Nasusulat na bit U = Hindi naipapatupad na bit, basahin bilang '0'
-n = Halaga sa POR '1' = Bit ay nakatakda '0' = Bit ay na-clear x = Bit ay hindi kilala

• bit 15 TRAPR: Trap Reset Flag bit(1)
  1 = Isang Trap Conflict Reset ang naganap
  0 = Hindi naganap ang Trap Conflict Reset
• bit 14 IOPUWR: Ilegal na Opcode o Uninitialized W Register Access I-reset ang Flag bit(1)
  1 = Ang isang ilegal na pagtukoy ng opcode, isang ilegal na mode ng address o Uninitialized W na rehistro na ginamit bilang isang Address Pointer ay nagdulot ng isang Reset
  0 = Ang isang ilegal na opcode o Uninitialized W register Reset ay hindi naganap
• bit 13-12 Hindi Naipatupad: Basahin bilang '0'
• bit 11 VREGSF: Flash Voltage Regulator Standby Habang Natutulog bit(1)
  1 = Flash voltage regulator ay aktibo sa panahon ng Sleep
  0 = Flash voltage regulator ay pumupunta sa Standby mode habang Sleep
• bit 10 Hindi Naipatupad: Basahin bilang '0'
• bit 9 CM: Configuration Mismatch Flag bit(1)
  1 = May naganap na Configuration Mismatch Reset
  0 = Hindi naganap ang Configuration Mismatch Reset
• bit 8 VREGS: Voltage Regulator Standby Habang Natutulog bit(1)
  1 = Voltage regulator ay aktibo sa panahon ng Sleep
  0 = Voltage regulator ay pumupunta sa Standby mode habang Sleep
• bit 7 EXTR: External Reset (MCLR) Pin bit(1)
  1 = Isang Master Clear (pin) Reset ang naganap
  0 = Hindi naganap ang Master Clear (pin) Reset
• bit 6 SWR: Software RESET (Instruction) Flag bit(1)
  1 = Ang pagtuturo ng RESET ay naisakatuparan
  0 = Ang pagtuturo ng RESET ay hindi pa naisakatuparan
• bit 5 Hindi Naipatupad: Basahin bilang '0'
• bit 4 WDTO: Watchdog Timer Time-out Flag bit
  1 = WDT time-out ay naganap
  0 = WDT time-out ay hindi naganap
• bit 3 SLEEP: Wake-up mula sa Sleep Flag bit
  1 = Ang device ay nasa Sleep mode
  0 = Wala sa Sleep mode ang device

Tandaan

1. Ang mga bit na ito ay hindi nauugnay sa WDT module.
2. Ang lahat ng mga bit ng status ng I-reset ay maaaring itakda o i-clear sa software. Ang pagtatakda ng isa sa mga bit na ito sa software ay hindi nagiging sanhi ng pag-reset ng device.

Register 2-3: RCON: Reset Control Register(2)

• bit 2 IDLE: Wake-up mula sa Idle Flag bit(1)
  1 = Ang device ay nasa Idle mode
  0 = Ang device ay wala sa Idle mode
• bit 1 BOR: Brown-out Reset Flag bit(1)
  1 = Isang Brown-out Reset ang naganap
  0 = Hindi naganap ang Brown-out Reset
• bit 0 POR: Power-on Reset Flag bit(1)
  1 = Isang Power-on Reset ang naganap
  0 = Hindi nangyari ang Power-on Reset

Tandaan

1. Ang mga bit na ito ay hindi nauugnay sa WDT module.
2. Ang lahat ng mga bit ng status ng I-reset ay maaaring itakda o i-clear sa software. Ang pagtatakda ng isa sa mga bit na ito sa software ay hindi nagiging sanhi ng pag-reset ng device.

OPERASYON NG TIMER NG WATCHDOG

Ang pangunahing function ng Watchdog Timer (WDT) ay i-reset ang processor kung sakaling magkaroon ng malfunction ng software, o i-wake-up ang processor kung sakaling magkaroon ng time-out habang nasa Sleep o Idle.
Ang WDT ay binubuo ng dalawang independiyenteng timer, isa para sa operasyon sa Run mode at isa para sa operasyon sa Power Save mode. Ang pinagmulan ng orasan para sa Run mode na WDT ay maaaring piliin ng user.
Ang bawat timer ay may independiyenteng, user-programmable na postscaler. Ang parehong mga timer ay kinokontrol sa pamamagitan ng isang ON bit; hindi sila maaaring patakbuhin nang nakapag-iisa.
Kung ang WDT ay pinagana, ang naaangkop na WDT counter ay tataas hanggang sa ito ay umapaw o "mag-time out".
Ang isang WDT time-out sa Run mode ay bubuo ng isang Reset ng device. Upang maiwasan ang isang WDT Time-out Reset sa Run mode, dapat na pana-panahong serbisyo ng user application ang WDT. Ang isang time-out sa isang Power Save mode ay magigising sa device.

Tandaan: Ang LPRC Oscillator ay awtomatikong pinagana sa tuwing ito ay ginagamit bilang isang WDT clock source at ang WDT ay pinagana.

Mga Mode ng Operasyon

Ang WDT ay may dalawang mode ng pagpapatakbo: Non-Window mode at Programmable Window mode. Sa Non-Window mode, dapat pana-panahong i-clear ng software ang WDT anumang oras na mas mababa kaysa sa panahon ng WDT upang maiwasan ang isang WDT Reset (Figure 3-1). Pinipili ang Non-Window mode sa pamamagitan ng pag-clear sa Watchdog Timer Window Enable (WDTWINEN) bit (WDTCONL[0]).
Sa Programmable Window mode, maaaring i-clear ng software ang WDT kapag nasa huling window nito ang counter bago mangyari ang time-out. Ang pag-clear sa WDT sa labas ng window na ito ay magdudulot ng pag-reset ng device (Figure 3-2). Mayroong apat na pagpipilian sa laki ng window: 25%, 37.5%, 50% at 75% ng kabuuang panahon ng WDT. Ang laki ng window ay nakatakda sa configuration ng device. Ang Programmable Window mode ay hindi naaangkop kapag nasa Power Save mode.
Figure 3-1: Non-Window WDT Mode

Figure 3-2: Programmable Window WDT Mode

Watchdog Timer Programmable Window

Ang laki ng window ay tinutukoy ng Configuration bits, WDTWIN[1:0] at RWDTPS[4:0]. Sa Programmable Window mode (WDTWINEN = 1), ang WDT ay dapat i-clear batay sa setting ng Window Size Configuration bits, WDTWIN[1:0] (tingnan ang Figure 3-2). Ang mga bit na setting na ito ay:

• 11 = WDT window ay 25% ng WDT period
• 10 = WDT window ay 37.5% ng WDT period
• 01 = WDT window ay 50% ng WDT period
• 00 = WDT window ay 75% ng WDT period

Kung ang WDT ay na-clear bago ang pinapayagang window, o kung ang WDT ay pinapayagang mag-time-out, ang isang device Reset ay magaganap. Ang Window mode ay kapaki-pakinabang para sa pag-reset ng device sa panahon ng hindi inaasahang mabilis o mabagal na pagpapatupad ng isang kritikal na bahagi ng code. Ang pagpapatakbo ng window ay nalalapat lamang sa WDT Run mode. Ang WDT Sleep mode ay palaging gumagana sa Non-Window mode.

Paganahin at Pag-disable sa WDT

Ang WDT ay pinagana o hindi pinagana ng configuration ng device, o kinokontrol sa pamamagitan ng software sa pamamagitan ng pagsusulat ng '1' sa ON bit (WDTCONL[15]). Tingnan ang Register 2-1 para sa higit pang mga detalye.

KONTROL ANG CONFIGURATION NG DEVICE WDT

Kung ang FWDTEN Configuration bit ay nakatakda, ang WDT ay palaging pinapagana. Ipapakita ito ng ON control bit (WDTCONL[15]) sa pamamagitan ng pagbabasa ng '1'. Sa mode na ito, hindi ma-clear ang ON bit sa software. Ang FWDTEN Configuration bit ay hindi iki-clear ng anumang anyo ng Reset. Upang hindi paganahin ang WDT, ang configuration ay dapat na muling isulat sa device. Ang window mode ay pinagana sa pamamagitan ng pag-clear sa WINDIS Configuration bit.

Tandaan: Ang WDT ay pinagana bilang default sa isang hindi naka-program na device.

SOFTWARE CONTROLLED WDT

Kung ang FWDTEN Configuration bit ay '0', ang WDT module ay maaaring paganahin o i-disable (ang default na kondisyon) sa pamamagitan ng software. Sa mode na ito, ang ON bit (WDTCONL[15]) ay sumasalamin sa katayuan ng WDT sa ilalim ng kontrol ng software; Ang '1' ay nagpapahiwatig na ang WDT module ay pinagana at ang '0' ay nagpapahiwatig na ito ay hindi pinagana.

WDT Postscaler

Ang WDT ay may dalawang user-programmable postscaler: isa para sa Run mode at isa para sa Power Save mode. Itinatakda ng RWDTPS[4:0] configuration bits ang Run mode postscaler at ang SWDTPS[4:0] Configuration bits ay nagtatakda ng Power Save mode postscaler.

Tandaan: Maaaring mag-iba ang Configuration bit name para sa postscaler value. Sumangguni sa partikular na data sheet ng device para sa mga detalye.

CONTROLED WINDOW MODE ANG CONFIGURATION NG DEVICE

Maaaring paganahin ang window mode sa pamamagitan ng pag-clear sa Configuration bit, WINDIS. Kapag ang WDT Window mode ay pinagana ng configuration ng device, ang WDTWINEN bit (WDTCONL[0]) ay itatakda at hindi ma-clear ng software.

SOFTWARE CONTROLLED WINDOW MODE

Kung ang WINDIS Configuration bit ay '1', ang WDT Programmable Window mode ay maaaring paganahin o i-disable ng WDTWINEN bit (WDTCONL[0]). Ang '1' ay nagpapahiwatig na ang Programmable Window mode ay pinagana at ang isang '0' ay nagpapahiwatig na ang Programmable Window mode ay hindi pinagana.

WDT Postscaler at Pagpili ng Panahon

Ang WDT ay may dalawang independiyenteng 5-bit na postscaler, ang isa para sa Run mode at ang isa para sa Power Save mode, upang lumikha ng maraming uri ng time-out period. Ang mga postscaler ay nagbibigay ng 1:1 hanggang 1:2,147,483,647 divider ratios (tingnan ang Talahanayan 3-1). Pinipili ang mga setting ng postscaler gamit ang configuration ng device. Ang WDT time-out period ay pinili sa pamamagitan ng kumbinasyon ng WDT clock source at ang postscaler. Sumangguni sa Equation 3-1 para sa pagkalkula ng panahon ng WDT

Equation 3-1: Pagkalkula ng Panahon ng Time-out ng WDT

WDT Time-out Period = (WDT Clock Period) • 2Postscaler

Sa Sleep mode, ang WDT clock source ay LPRC at ang time-out period ay tinutukoy ng SLPDIV[4:0] bits na setting. Ang LPRC, na may nominal na frequency na 32 kHz, ay lumilikha ng nominal na panahon ng time-out para sa WDT na 1 millisecond kapag ang postscaler ay nasa pinakamababang halaga.
Sa Run mode, ang WDT clock source ay maaaring piliin. Ang panahon ng time-out ay tinutukoy ng WDT clock source frequency at ang RUNDIV[4:0] bits na setting.

Tandaan: Ang WDT module time-out period ay direktang nauugnay sa dalas ng WDT clock source. Ang nominal na dalas ng pinagmulan ng orasan ay nakadepende sa device. Ang dalas ay maaaring mag-iba bilang isang function ng aparato na gumagana voltage at temperatura. Mangyaring sumangguni sa partikular na sheet ng data ng device para sa mga detalye ng dalas ng orasan. Ang mga available na mapagkukunan ng orasan para sa Run mode ay nakadepende sa device. Mangyaring sumangguni sa kabanata ng "Watchdog Timer" sa partikular na data sheet ng device para sa mga available na source.

Operasyon ng WDT sa Run Mode

Kapag ang WDT ay nag-expire o na-clear sa labas ng window sa Window mode, isang device Reset ay nabuo kapag ang NMI counter ay nag-expire.

Mga Pinagmumulan ng WDT Clock

Ang WDT Run mode clock source ay maaaring piliin ng user. Ang pinagmulan ng orasan ay pinili ng RCLKSEL[1:0] (FWDT[6:5]) na mga bit ng device. Ginagamit ng WDT Power Save mode ang LPRC bilang pinagmulan ng orasan.

Nire-reset ang WDT(1)

Ang Run mode WDT counter ay na-clear ng alinman sa mga sumusunod:

• Anumang Pag-reset ng Device
• Pagpapatupad ng isang DEBUG Command
• Pagtukoy ng Tamang Halaga ng Pagsusulat (0x5743) sa WDTCLRKEYx bits (WDTCONH[15:0]) (sumangguni sa Exampsa 3-1)
• Isang Clock Switch:(2)
• Pinasimulan ng firmware ang switch ng orasan
• Dalawang-Bilis na Start-up
• Fail-Safe Clock Monitor (FSCM) na kaganapan
• Ang switch ng orasan pagkatapos ng paggising mula sa Sleep kapag may awtomatikong switch ng orasan dahil sa configuration ng oscillator at ang Two-Speed ​​Start-up ay pinagana ng configuration ng device
  Ang Sleep mode WDT counter ay ni-reset sa pagpasok sa Sleep.

Tandaan

1. Ang Run mode na WDT ay hindi na-reset kapag ang device ay pumasok sa isang Power-Saving mode.
2. Ang pag-uugali ng WDT Reset kasunod ng isang partikular na kaganapan sa paglipat ng orasan ay nakadepende sa device. Mangyaring sumangguni sa seksyong "Watchdog Timer" sa partikular na data sheet ng device para sa isang paglalarawan ng mga kaganapan sa paglipat ng orasan na kumukuha ng WDT.

Example 3-1: Sample Code para I-clear ang WDT

Talahanayan 3-1: Mga Setting ng WDT Time-out na Panahon

Mga Halaga ng Postscaler	Time-out na Panahon Batay sa WDT Clock
	32 kHz	8 MHz	25 MHz
00000	1 ms	4 µs	1.28 µs
00001	2 ms	8 µs	2.56 µs
00010	4 ms	16 µs	5.12 µs
00011	8 ms	32 µs	10.24 µs
00100	16 ms	64 µs	20.48 µs
00101	32 ms	128 µs	40.96 µs
00110	64 ms	256 µs	81.92 µs
00111	128 ms	512 µs	163.84 µs
01000	256 ms	1.024 ms	327.68 µs
01001	512 ms	2.048 ms	655.36 µs
01010	1.024s	4.096 ms	1.31072 ms
01011	2.048s	8.192 ms	2.62144 ms
01100	4.096s	16.384 ms	5.24288 ms
01101	8.192s	32.768 ms	10.48576 ms
01110	16.384s	65.536 ms	20.97152 ms
01111	32.768s	131.072 ms	41.94304 ms
10000	0:01:06 hms	262.144 ms	83.88608 ms
10001	0:02:11 hms	524.288 ms	167.77216 ms
10010	0:04:22 hms	1.048576s	335.54432 ms
10011	0:08:44 hms	2.097152s	671.08864 ms
10100	0:17:29 hms	4.194304s	1.34217728s
10101	0:34:57 hms	8.388608s	2.68435456s
10110	1:09:54 hms	16.777216s	5.36870912s
10111	2:19:49 hms	33.554432s	10.73741824s
11000	4:39:37 hms	0:01:07 hms	21.47483648s
11001	9:19:14 hms	0:02:14 hms	42.94967296s
11010	18:38:29 hms	0:04:28 hms	0:01:26 hms
11011	1 araw 13:16:58 hms	0:08:57 hms	0:02:52 hms
11100	3 araw 2:33:55 hms	0:17:54 hms	0:05:44 hms
11101	6 araw 5:07:51 hms	0:35:47 hms	0:11:27 hms
11110	12 araw 10:15:42 hms	1:11:35 hms	0:22:54 hms
11111	24 araw 20:31:24 hms	2:23:10 hms	0:45:49 hms

MGA INTERRUP AT I-RESET ANG GENERATION

WDT Time-out sa Run Mode

Kapag nag-time out ang WDT sa Run mode, mabubuo ang isang Reset ng device.
Matutukoy ng firmware kung ang sanhi ng Pag-reset ay ang WDT time-out sa Run mode sa pamamagitan ng pagsubok sa WDTO bit (RCON[4]).

Tandaan: Sumangguni sa mga kabanata ng "Mga Pag-reset" at "Interrupt Controller" sa partikular na sheet ng data ng device. Gayundin, sumangguni sa mga seksyong “I-reset” (DS39712) at “Mga Interrupts” (DS70000600) sa “Manwal ng Reference ng Pamilya ng dsPIC33/PIC24” para sa mga detalye.

WDT Time-out sa Power Save Mode

Kapag nag-time out ang WDT module sa Power Save mode, ginigising nito ang device at ang WDT Run mode ay magpapatuloy sa pagbibilang.
Upang matukoy ang isang WDT wake-up, ang WDTO bit (RCON[4]), SLEEP bit (RCON[3]) at IDLE bit (RCON[2]) ay maaaring subukan. Kung ang WDTO bit ay '1', ang kaganapan ay dahil sa isang WDT time-out sa isang Power Save mode. Ang SLEEP at IDLE bits ay maaaring masuri upang matukoy kung ang WDT na kaganapan ay naganap habang ang device ay gising o kung ito ay nasa Sleep o Idle mode.

Tandaan: Sumangguni sa mga kabanata ng "Mga Pag-reset" at "Interrupt Controller" sa partikular na sheet ng data ng device. Gayundin, sumangguni sa mga seksyong “I-reset” (DS39712) at “Mga Interrupts” (DS70000600) sa “Manwal ng Reference ng Pamilya ng dsPIC33/PIC24” para sa mga detalye.

Gumising mula sa Power Save Mode sa pamamagitan ng Non-WDT Event

Kapag nagising ang device mula sa Power Save mode sa pamamagitan ng non-WDT NMI interrupt, ang Power Save mode na WDT ay gaganapin sa Reset at ang WDT Run mode ay magpapatuloy sa pagbibilang mula sa pre-power save count value.

I-RESET ANG SANHI AT EPEKTO

Pagtukoy sa Dahilan ng Pag-reset

Upang matukoy kung ang isang WDT Reset ay naganap, ang WDTO bit (RCON[4]) ay maaaring masuri. Kung ang WDTO bit ay '1', ang Reset ay dahil sa isang WDT time-out sa Run mode. Dapat i-clear ng software ang WDTO bit upang payagan ang tamang pagtukoy ng pinagmulan ng isang kasunod na Reset.

Mga Epekto ng Iba't ibang Pag-reset

Ang anumang anyo ng Pag-reset ng device ay iki-clear ang WDT. Ibabalik ng Reset ang mga rehistro ng WDTCONH/L sa default na halaga at ang WDT ay idi-disable maliban kung ito ay pinagana ng configuration ng device.

Tandaan: Pagkatapos ng pag-reset ng device, ipapakita ng WDT ON bit (WDTCONL[15]) ang estado ng FWDTEN bit (FWDT[15]).

OPERASYON SA DEBUG AT POWER-SAVING MODES

Operasyon ng WDT sa Power-Saving Mode

Ang WDT, kung naka-enable, ay magpapatuloy sa pagpapatakbo sa Sleep mode o Idle mode at maaaring gamitin upang i-wake-up ang device. Nagbibigay-daan ito sa device na manatili sa Sleep o Idle mode hanggang sa mag-expire ang WDT o magising ng isa pang interrupt ang device. Kung ang device ay hindi muling pumasok sa Sleep o Idle mode kasunod ng isang wake-up, ang WDT ay dapat na hindi pinagana o pana-panahong serbisyo upang maiwasan ang isang WDT Run mode NMI.

WDT OPERATION SA SLEEP MODE

Ang WDT module ay maaaring gamitin upang gisingin ang device mula sa Sleep mode. Kapag pumapasok sa Sleep mode, ang WDT Run mode counter ay hihinto sa pagbibilang at ang Power Save mode na WDT ay magsisimulang magbilang mula sa Reset state, hanggang sa mag-time out, o ang device ay nagising sa pamamagitan ng isang interrupt. Kapag nag-time out ang WDT sa Sleep mode, magigising ang device at ipagpapatuloy ang pagpapatupad ng code, itatakda ang WDTO bit (RCON[4]) at ipagpapatuloy ang Run mode na WDT.

WDT OPERATION SA IDLE MODE

Maaaring gamitin ang WDT module upang i-wake ang device mula sa Idle mode. Kapag pumapasok sa Idle mode, ang WDT Run mode counter ay hihinto sa pagbibilang at ang Power Save mode na WDT ay magsisimulang magbilang mula sa Reset state, hanggang sa mag-time out, o ang device ay nagising sa pamamagitan ng isang interrupt. Gumising ang device at ipinagpatuloy ang pagpapatupad ng code, itinatakda ang WDTO bit (RCON[4]) at ipagpatuloy ang Run mode na WDT.

Mga Pagkaantala ng Oras sa Paggising

Magkakaroon ng time delay sa pagitan ng WDT event sa Sleep at simula ng code execution. Ang tagal ng pagkaantala na ito ay binubuo ng oras ng pagsisimula para sa oscillator na ginagamit. Hindi tulad ng isang wake-up mula sa Sleep mode, walang mga pagkaantala sa oras na nauugnay sa wake-up mula sa Idle mode. Ang orasan ng system ay tumatakbo sa panahon ng Idle mode; samakatuwid, walang mga pagkaantala sa pagsisimula ay kinakailangan sa wake-up.

Mga Pinagmumulan ng WDT Clock sa Power Save Mode

Ang WDT clock source para sa Power Save mode ay hindi mapipili ng user. Ang pinagmulan ng orasan ay LPRC.

Operasyon ng WDT sa Debug Mode

Ang WDT ay dapat na hindi pinagana sa Debug mode upang maiwasan ang isang time-out.

KAUGNAY NA MGA TALA NG APPLICATION

Inililista ng seksyong ito ang mga tala ng aplikasyon na nauugnay sa seksyong ito ng manwal. Maaaring hindi partikular na isinulat ang mga tala ng application na ito para sa pamilya ng device na dsPIC33/PIC24, ngunit ang mga konsepto ay may kinalaman at maaaring gamitin nang may pagbabago at posibleng mga limitasyon. Ang kasalukuyang mga tala ng aplikasyon na nauugnay sa module ng Dual Watchdog Timer ay:

Tandaan: Bisitahin ang Microchip weblugar (www.microchip.com) para sa karagdagang mga tala ng aplikasyon at code halamples para sa dsPIC33/PIC24 na pamilya ng mga device.

KASAYSAYAN NG REBISYON

Rebisyon A (Marso 2016)
Ito ang unang bersyon ng dokumentong ito.
Rebisyon B (Hunyo 2018)
Ginagawang dsPIC33/PIC24 ang pangalan ng pamilya ng device.
Inaalis ang watermark ng Advance Information mula sa mga footer ng page.
Rebisyon C (Pebrero 2022)
Mga Update Talahanayan 2-1 at Talahanayan 3-1.
Mga Update Register 2-1.
Mga Update Seksyon 3.1 "Mga Mode ng Operasyon", Seksyon 3.2 "Watchdog Timer Programmable Window", Seksyon 3.3 "Pagpapagana at Pag-disable sa WDT", Seksyon 3.4.1 "Device
Configuration Controlled Window Mode", Seksyon 3.4.2 "Software Controlled Window Mode", Seksyon 3.7 "WDT Clock Sources" at Seksyon 6.1.2 "WDT Operation in Idle Mode".
Ang pamantayan ng Watchdog Timer ay gumagamit ng terminolohiya na "Master" at "Slave." Ang katumbas na terminolohiya ng Microchip na ginamit sa dokumentong ito ay "Pangunahin" at "Pangalawang", ayon sa pagkakabanggit

Tandaan ang mga sumusunod na detalye ng tampok na proteksyon ng code sa mga produkto ng Microchip:

• Ang mga produktong Microchip ay nakakatugon sa mga pagtutukoy na nakapaloob sa kanilang partikular na Microchip Data Sheet.
• Naniniwala ang Microchip na ang pamilya ng mga produkto nito ay ligtas kapag ginamit sa inilaan na paraan, sa loob ng mga pagtutukoy sa pagpapatakbo, at sa ilalim ng normal na mga kondisyon.
• Pinahahalagahan ng Microchip at agresibong pinoprotektahan ang mga karapatan sa intelektwal na pag-aari nito. Mahigpit na ipinagbabawal ang mga pagtatangkang labagin ang mga tampok na proteksyon ng code ng produkto ng Microchip at maaaring lumabag sa Digital Millennium Copyright Act.
• Ni ang Microchip o anumang iba pang tagagawa ng semiconductor ay hindi magagarantiyahan ang seguridad ng code nito. Ang proteksyon ng code ay hindi nangangahulugan na ginagarantiya namin na ang produkto ay "hindi nababasag". Ang proteksyon ng code ay patuloy na umuunlad. Ang Microchip ay nakatuon sa patuloy na pagpapabuti ng mga tampok sa proteksyon ng code ng aming mga produkto.

Ang publikasyong ito at ang impormasyon dito ay maaari lamang gamitin sa mga produkto ng Microchip, kabilang ang pagdidisenyo, pagsubok, at pagsasama ng mga produktong Microchip sa iyong aplikasyon. Ang paggamit ng impormasyong ito sa anumang iba pang paraan ay lumalabag sa mga tuntuning ito. Ang impormasyon tungkol sa mga application ng device ay ibinibigay lamang para sa iyong kaginhawahan at maaaring mapalitan ng mga update. Responsibilidad mong tiyakin na ang iyong aplikasyon ay nakakatugon sa iyong mga detalye. Makipag-ugnayan sa iyong lokal na opisina ng pagbebenta ng Microchip para sa karagdagang suporta o, kumuha ng karagdagang suporta sa
https://www.microchip.com/en-us/support/design-help/client-supportservices.
ANG IMPORMASYON NA ITO AY IBINIGAY NG MICROCHIP "AS IS". Ang MICROCHIP ay WALANG GINAGAWA NG MGA REPRESENTASYON O WARRANTY NG ANUMANG URI MAHALAGA MAN O IPINAHIWATIG, NAKASULAT O BALIG, STATUTORY O IBA PA, NA KAUGNAY SA IMPORMASYON KASAMA NGUNIT HINDI LIMITADO SA ANUMANG IPINAHIWATIG NA WARRANTI NG HINDI PAGKAKATAO, AT PAGKAKATAO, MGA WARRANTY NA KAUGNAY SA KUNDISYON, KALIDAD, O PAGGANAP NITO.

HINDI MANANAGOT ANG MICROCHIP SA ANUMANG INDIRECT, SPECIAL, PUNITIVE, INCIDENTAL, O CONSEQUENTIAL LOSS, PANCER, COST, O EXPENS OF ANUMANG URI NA KAUGNAY SA IMPORMASYON O SA PAGGAMIT NITO, GAANO MAN ANG SANHI, KAHIT NA MAY NAMIN POSIBILIDAD O ANG MGA PINSALA AY MAKIKITA. HANGGANG SA BUONG SAKOT NA PINAHAYAGAN NG BATAS, ANG KABUUANG PANANAGUTAN NG MICROCHIP SA LAHAT NG MGA CLAIMS SA ANUMANG PARAAN NA KAUGNAY SA IMPORMASYON O ANG PAGGAMIT NITO AY HINDI HIGIT SA HALAGA NG MGA BAYAD, KUNG MERON, NA DIREKTA NINYONG BINAYARAN SA MICROCHIP PARA SA IMPORMASYON.
Ang paggamit ng mga aparatong Microchip sa suporta sa buhay at/o mga aplikasyong pangkaligtasan ay ganap na nasa panganib ng mamimili, at sumasang-ayon ang bumibili na ipagtanggol, bayaran at hawakan ang Microchip na hindi nakakapinsala sa anuman at lahat ng pinsala, paghahabol, paghahabla, o gastos na nagreresulta mula sa naturang paggamit. Walang mga lisensya ang ipinadala, nang tahasan o kung hindi man, sa ilalim ng anumang mga karapatan sa intelektwal na ari-arian ng Microchip maliban kung iba ang nakasaad.

Mga trademark

Ang pangalan at logo ng Microchip, logo ng Microchip, Adaptec, AnyRate, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, at XMEGA ay mga rehistradong trademark ng Microchip Technology Incorporated sa USA at iba pang mga bansa. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, QuietWire, SmartFusion, Ang SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, at ZL ay mga rehistradong trademark ng Microchip Technology Incorporated sa USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, IN-Circuit IC Serial Intelligent Parallel, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified na logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewAng Span, WiperLock, XpressConnect, at ZENA ay mga trademark ng Microchip Technology Incorporated sa USA at iba pang mga bansa.

Ang SQTP ay isang marka ng serbisyo ng Microchip Technology Incorporated sa USA
Ang logo ng Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom, at Trusted Time ay mga rehistradong trademark ng Microchip Technology Inc. sa ibang mga bansa. Ang GestIC ay isang rehistradong trademark ng Microchip Technology Germany II GmbH & Co. KG, isang subsidiary ng Microchip Technology Inc., sa ibang mga bansa.
Ang lahat ng iba pang trademark na binanggit dito ay pag-aari ng kani-kanilang kumpanya.
© 2016-2022, Microchip Technology Incorporated at nito
mga subsidiary.
Lahat ng Karapatan ay Nakalaan.
ISBN: 978-1-5224-9893-3

Pandaigdigang Benta at Serbisyo

AMERIKA
Tanggapan ng Kumpanya
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 480-792-7200
Fax: 480-792-7277
Teknikal na Suporta:
http://www.microchip.com/support
Web Address: www.microchip.com

Mga Dokumento / Mga Mapagkukunan

MICROCHIP dsPIC33 Dalawahang Watchdog Timer [pdf] Gabay sa Gumagamit dsPIC33 Dual Watchdog Timer, dsPIC33, Dual Watchdog Timer, Watchdog Timer

Mga sanggunian

• User Manual