MICROCHIP dsPIC33 Temporizador dual Watchdog

INTRODUCIÓN

Nesta sección descríbese o temporizador dual Watchdog (WDT) dsPIC33/PIC24. Consulte a figura 1-
1 para un diagrama de bloques do WDT.
O WDT, cando está activado, funciona desde a fonte de reloxo do oscilador de baixa potencia RC (LPRC) interna ou a fonte de reloxo seleccionable no modo Run. O WDT pódese utilizar para detectar fallos de funcionamento do software do sistema restablecendo o dispositivo se o WDT non se borra periodicamente no software. O WDT pódese configurar no modo de xanela ou no modo de xanela. Pódense seleccionar varios períodos de tempo de espera WDT usando o escalador posterior WDT. O WDT tamén se pode usar para activar o dispositivo do modo de suspensión ou inactividade (modo de aforro de enerxía).
As seguintes son algunhas das principais características dos módulos WDT:

• Configuración ou software controlado
• Períodos de tempo de espera configurables polo usuario separados para os modos Run e Sleep/Idle
• Pode activar o dispositivo do modo de suspensión ou inactividade
• Fonte de reloxo seleccionable polo usuario no modo Run
• Funciona desde LPRC no modo de suspensión/inactividade

Diagrama de bloques do temporizador Watchdog

Nota

1. O comportamento de reinicio de WDT despois dun evento específico de cambio de reloxo depende do dispositivo. Consulte a sección "Watchdog Timer" na folla de datos específica do dispositivo para obter unha descrición dos eventos de cambio de reloxo que borran o WDT.
2. As fontes de reloxo dispoñibles dependen do dispositivo.
   

REGISTROS DE CONTROL DO TEMPORIZADOR DE WATCHDOG

Os módulos WDT consisten nos seguintes rexistros de funcións especiais (SFR):

• WDTCONL: Rexistro de control do temporizador Watchdog
  Este rexistro utilízase para activar ou desactivar o temporizador Watchdog e activa ou desactiva a operación en ventá.
• WDTCONH: Rexistro de chaves do temporizador de vigilancia
  Este rexistro úsase para borrar o WDT e evitar un tempo de espera.
• RCON: Restablecer rexistro de control(2)
  Este rexistro indica a causa dun reinicio.

Mapa de rexistro

A táboa 2-1 ofrece un breve resumo dos rexistros de módulos WDT relacionados. Os rexistros correspondentes aparecen despois do resumo, seguido dunha descrición detallada de cada rexistro.

Táboa 2-1: Mapa de rexistro de temporizadores de watchdog

Nome	Rango de bits	Bits
		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDTCONL	15:0	ON(3)	—	—	RUNDIV[4:0](2)					CLKSEL[1:0](2)		SLPDIV[4:0](2)					WDTWINEN(3)
WDTCONH	15:0	WDTCLRKEY[15:0]
RCON(4, 5)	15:0	TRAPR(1)	IOPUWR(1)	—	—	—	—	CM(1)	VREGS(1)	EXTR(1)	SWR(1)	—	WDTO	DURMIR	INACTIVO(1)	BOR(1)	POR(1)

Lenda: — = non implementado, lese como '0'

Nota

1. Estes bits non están asociados co módulo WDT.
2. Estes bits son de só lectura e reflicten o valor dos bits de configuración.
3. Estes bits reflicten o estado do bit de configuración se se establece. Se o bit está claro, o valor é controlado por software.
4. Se os bits de configuración WDTEN[1:0] son ​​'11' (sen programar), o WDT sempre está activado, independentemente da configuración do bit ON (WDTCONL[15]).
5. Todos os bits de estado de restablecemento pódense configurar ou borrar no software. Establecer un destes bits no software non provoca un restablecemento do dispositivo.

Rexistro 2-1: WDTCONL: Rexistro de control do temporizador Watchdog

R/W-0	U-0	U-0	Ry	Ry	Ry	Ry	Ry
ON( 1 ,2 )	—	—	RUNDIV[4:0](3)
bit 15			bit 8

Ry	Ry	Ry	Ry	Ry	Ry	Ry	R/W/HS-0
CLKSEL[1:0](3, 4)		SLPDIV[4:0](3)					WDTWINEN(1)
bit 7							bit 0

• bit 15 ON: Bit de activación do temporizador de watchdog (1,2)
  1 = Activa o temporizador Watchdog se non está habilitado pola configuración do dispositivo
  0 = Desactiva o temporizador Watchdog se estivo activado no software
• bit 14-13 non implementado: ler como '0'
• bit 12-8 RUNDIV[4:0]: bits de estado posterior ao escalador do modo de execución WDT (3)
• bit 7-6 CLKSEL[1:0]: bits de estado de selección de reloxo do modo de execución WDT (3,4)
  11 = Oscilador LPRC
  10 = Oscilador FRC
  01 = Reservado
  00 = SYSCLK
• bit 5-1 SLPDIV[4:0]: bits de estado do posescalador WDT do modo de suspensión e inactividade (3)
• bit 0 WDTWINEN: Bit de activación da xanela do temporizador de vigilancia (1)
  1 = Activa o modo Fiestra
  0 = Desactiva o modo Fiestra

Nota

1. Estes bits reflicten o estado do bit de configuración se o bit está configurado. Se se borra o bit, o valor é controlado por software.
2. O software do usuario non debe ler nin escribir os SFR do periférico no ciclo SYSCLK inmediatamente despois da instrución que borra o bit ON do módulo.
3. Estes bits son de só lectura e reflicten o valor dos bits de configuración.
4. As fontes de reloxo dispoñibles dependen do dispositivo. Consulte o capítulo "Watchdog Timer" na folla de datos específica do dispositivo para coñecer a dispoñibilidade.

Rexistro 2-2: WDTCONH: Rexistro de chaves do temporizador de Watchdog

W-0 W-0 W-0 W-0 W-0 W-0 W-0 W-0

WDTCLRKEY[15:8]

bit 15 bit 8

W-0 W-0 W-0 W-0 W-0 W-0 W-0 W-0

WDTCLRKEY[7:0]

bit 7 bit 0

Lenda

R = Bit lexible W = Bit escribible U = Bit non implementado, lido como '0'
-n = Valor en POR '1' = O bit está definido '0' = O bit está borrado x = O bit é descoñecido

• bit 15-0 WDTCLRKEY[15:0]: Bits de borrado do temporizador do watchdog
  Para borrar o temporizador Watchdog e evitar un tempo de espera, o software debe escribir o valor, 0x5743, nesta localización mediante unha única escritura de 16 bits.

Rexistro 2-3: RCON: Restablecer rexistro de control(2)

R/W-0	R/W-0	U-0	U-0	R/W-0	U-0	R/W-0	R/W-0
TRAPR(1)	IOPUWR(1)	—	—	VREGSF(1)	—	CM(1)	VREGS(1)
bit 15							bit 8

R/W-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-1
EXTR(1)	SWR(1)	—	WDTO	DURMIR	INACTIVO(1)	BOR(1)	POR(1)
bit 7							bit 0

Lenda

R = Bit lexible W = Bit escribible U = Bit non implementado, lido como '0'
-n = Valor en POR '1' = O bit está definido '0' = O bit está borrado x = O bit é descoñecido

• bit 15 TRAPR: Trap Reset Flag Bit(1)
  1 = Produciuse un restablecemento de conflito de trampa
  0 = Non se produciu un restablecemento de conflito de trampas
• bit 14 IOPUWR: Opcode ilegal ou W non inicializado Acceso ao rexistro Reset Flag bit(1)
  1 = Unha detección de código de operación ilegal, un modo de enderezo ilegal ou un rexistro W non inicializado usado como punteiro de enderezo provocou un restablecemento
  0 = Non se produciu un código de operación ilegal ou un rexistro W non inicializado
• bit 13-12 non implementado: ler como '0'
• bit 11 VREGSF: Flash Voltage Regulador Standby Durante Sleep Bit(1)
  1 = Flash voltagO regulador está activo durante o sono
  0 = Flash voltagO regulador pasa ao modo de espera durante a suspensión
• bit 10 non implementado: ler como '0'
• bit 9 CM: Bit(1) do indicador de falta de coincidencia da configuración
  1 = Ocorreu un restablecemento de non coincidencia de configuración
  0 = Non se produciu un restablecemento de non coincidencia de configuración
• bit 8 VREGS: Voltage Regulador Standby Durante Sleep Bit(1)
  1 = VoltagO regulador está activo durante o sono
  0 = VoltagO regulador pasa ao modo de espera durante a suspensión
• bit 7 EXTR: Reinicio externo (MCLR) Pin bit(1)
  1 = Ocorreu un reinicio de borrado mestre (pin).
  0 = Non se produciu un restablecemento Master Clear (pin).
• bit 6 SWR: RESET de software (instrucción) Bit de marca (1)
  1 = executouse unha instrución RESET
  0 = Non se executou unha instrución RESET
• bit 5 non implementado: ler como '0'
• bit 4 WDTO: Bit de sinal de tempo de espera do temporizador de vixilancia
  1 = Ocorreu o tempo de espera WDT
  0 = Non se produciu o tempo de espera do WDT
• bit 3 SLEEP: Despertar da bandeira de sono
  1 = O dispositivo estivo en modo de suspensión
  0 = O dispositivo non estivo en modo de suspensión

Nota

1. Estes bits non están asociados co módulo WDT.
2. Todos os bits de estado de restablecemento pódense configurar ou borrar no software. Establecer un destes bits no software non provoca un restablecemento do dispositivo.

Rexistro 2-3: RCON: Restablecer rexistro de control(2)

• bit 2 IDLE: activación do indicador de inactividade bit (1)
  1 = O dispositivo estivo en modo inactivo
  0 = O dispositivo non estivo en modo inactivo
• bit 1 BOR: bit de marca de restablecemento desactivado (1)
  1 = Produciuse un restablecemento por extinción
  0 = Non se produciu un restablecemento por extinción
• bit 0 POR: bit de marca de reinicio de encendido (1)
  1 = Produciuse un reinicio ao encendido
  0 = Non se produciu un reinicio ao encendido

Nota

1. Estes bits non están asociados co módulo WDT.
2. Todos os bits de estado de restablecemento pódense configurar ou borrar no software. Establecer un destes bits no software non provoca un restablecemento do dispositivo.

FUNCIONAMENTO DO TEMPORIZADOR DE WATCHDOG

A función principal do temporizador Watchdog (WDT) é restablecer o procesador en caso de que se produza un mal funcionamento do software, ou activar o procesador no caso de que se agote o tempo de espera mentres está en suspensión ou inactividade.
O WDT consta de dous temporizadores independentes, un para o funcionamento no modo Run e outro para o funcionamento no modo de aforro de enerxía. A fonte de reloxo para o modo Run WDT é seleccionable polo usuario.
Cada temporizador ten un postescalador independente e programable polo usuario. Ambos temporizadores son controlados mediante un único bit ON; non poden ser operados de forma independente.
Se o WDT está activado, o contador WDT apropiado aumentará ata que se desborde ou "esgote".
Un tempo de espera do WDT no modo Run xerará un restablecemento do dispositivo. Para evitar un restablecemento do tempo de espera do WDT no modo Execución, a aplicación do usuario debe reparar periodicamente o WDT. Un tempo de espera nun modo de aforro de enerxía activará o dispositivo.

Nota: O oscilador LPRC actívase automaticamente sempre que se usa como fonte de reloxo WDT e o WDT está habilitado.

Modos de funcionamento

O WDT ten dous modos de funcionamento: modo sen xanela e modo xanela programable. No modo sen xanela, o software debe borrar periodicamente o WDT en calquera momento inferior ao do período WDT para evitar un reinicio do WDT (Figura 3-1). O modo que non sexa de xanela selecciónase borrando o bit de activación da xanela do temporizador de vigilancia (WDTWINEN) (WDTCONL[0]).
No modo de xanela programable, o software pode borrar o WDT só cando o contador estea na súa xanela final antes de que se produza un tempo de espera. Limpar o WDT fóra desta xanela provocará un restablecemento do dispositivo (Figura 3-2). Hai catro opcións de tamaño de ventá: 25 %, 37.5 %, 50 % e 75 % do período total de WDT. O tamaño da xanela establécese na configuración do dispositivo. O modo de ventá programable non é aplicable no modo de aforro de enerxía.
Figura 3-1: Modo WDT sen fiestra

Figura 3-2: Modo WDT de ventá programable

Ventá programable do temporizador Watchdog

O tamaño da xanela está determinado polos bits de configuración, WDTWIN[1:0] e RWDTPS[4:0]. No modo de ventá programable (WDTWINEN = 1), o WDT debería borrarse en función da configuración dos bits de configuración do tamaño da ventá, WDTWIN[1:0] (consulte a Figura 3-2). Estas configuracións de bits son:

• 11 = A ventá WDT é o 25 % do período WDT
• 10 = A ventá WDT é o 37.5 % do período WDT
• 01 = A ventá WDT é o 50 % do período WDT
• 00 = A ventá WDT é o 75 % do período WDT

Se o WDT se borra antes da xanela permitida, ou se se permite o tempo de espera do WDT, prodúcese un restablecemento do dispositivo. O modo Xanela é útil para restablecer o dispositivo durante a execución inesperada rápida ou lenta dunha parte crítica do código. O funcionamento da fiestra só se aplica ao modo Run WDT. O modo de suspensión WDT sempre funciona no modo sen xanela.

Activación e desactivación do WDT

O WDT está habilitado ou desactivado pola configuración do dispositivo, ou controlado a través do software escribindo un '1' no bit ON (WDTCONL[15]). Consulte Rexistro 2-1 para obter máis detalles.

CONFIGURACIÓN DO DISPOSITIVO CONTROLADO WDT

Se o bit de configuración FWDTEN está configurado, o WDT sempre está activado. O bit de control ON (WDTCONL[15]) reflectirá isto lendo un '1'. Neste modo, o bit ON non se pode borrar no software. O bit de configuración FWDTEN non se borrará mediante ningún tipo de restablecemento. Para desactivar o WDT, a configuración debe reescribirse no dispositivo. O modo xanela habilitarase ao borrar o bit de configuración de WINDIS.

Nota: O WDT está activado por defecto nun dispositivo non programado.

WDT CONTROLADO POR SOFTWARE

Se o bit de configuración FWDTEN é "0", o módulo WDT pódese activar ou desactivar (a condición predeterminada) mediante o software. Neste modo, o bit ON (WDTCONL[15]) reflicte o estado do WDT baixo control de software; '1' indica que o módulo WDT está activado e '0' indica que está desactivado.

WDT Postscaler

O WDT ten dous pos-escaladores programables polo usuario: un para o modo Run e outro para o modo de aforro de enerxía. Os bits de configuración RWDTPS[4:0] establecen o posescalador do modo Run e os bits de configuración SWDTPS[4:0] configuran o posescalador do modo de aforro de enerxía.

Nota: Os nomes dos bits de configuración para o valor do escalador posterior poden variar. Consulte a folla de datos específica do dispositivo para obter máis detalles.

CONFIGURACIÓN DO DISPOSITIVO MODO XANÁ CONTROLADA

Pódese activar o modo xanela borrando o bit de configuración, WINDIS. Cando a configuración do dispositivo habilita o modo Xanela WDT, establecerase o bit WDTWINEN (WDTCONL[0]) e non se pode borrar polo software.

MODO XANÁ CONTROLADO POR SOFTWARE

Se o bit de configuración de WINDIS é "1", o modo de ventá programable WDT pódese activar ou desactivar mediante o bit WDTWINEN (WDTCONL[0]). Un '1' indica que o modo de xanela programable está activado e un '0' indica que o modo de xanela programable está desactivado.

Postescalador e selección de períodos WDT

O WDT ten dous posescaladores independentes de 5 bits, un para o modo Run e outro para o modo de aforro de enerxía, para crear unha gran variedade de períodos de tempo morto. Os pos-escaladores proporcionan relacións divisorias de 1:1 a 1:2,147,483,647 (consulta a táboa 3-1). A configuración do post-escalador selecciónase mediante a configuración do dispositivo. O período de tempo de espera WDT selecciónase mediante a combinación da fonte do reloxo WDT e o postescalador. Consulte a ecuación 3-1 para o cálculo do período WDT

Ecuación 3-1: Cálculo do período de tempo de espera WDT

WDT Time-out Period = (WDT Clock Period) • 2Postscaler

No modo de suspensión, a fonte do reloxo WDT é LPRC e o período de tempo de espera está determinado pola configuración de bits SLPDIV[4:0]. O LPRC, cunha frecuencia nominal de 32 kHz, crea un período de tempo de espera nominal para o WDT de 1 milisegundo cando o post-escalador está no valor mínimo.
No modo Run, a fonte do reloxo WDT pódese seleccionar. O período de tempo de espera está determinado pola frecuencia da fonte do reloxo WDT e pola configuración de bits RUNDIV[4:0].

Nota: O período de tempo de espera do módulo WDT está directamente relacionado coa frecuencia da fonte do reloxo WDT. A frecuencia nominal da fonte do reloxo depende do dispositivo. A frecuencia pode variar en función do volume operativo do dispositivotage e temperatura. Consulte a folla de datos específica do dispositivo para coñecer as especificacións da frecuencia do reloxo. As fontes de reloxo dispoñibles para o modo Execución dependen do dispositivo. Consulte o capítulo "Watchdog Timer" na folla de datos específica do dispositivo para coñecer as fontes dispoñibles.

Operación WDT en modo Run

Cando o WDT caduca ou se borra fóra da xanela no modo Ventá, xérase un restablecemento do dispositivo cando caduca o contador NMI.

Fontes do reloxo WDT

A fonte do reloxo do modo Run WDT pódese seleccionar polo usuario. A fonte do reloxo é seleccionada polos bits do dispositivo RCLKSEL[1:0] (FWDT[6:5]). O modo de aforro de enerxía WDT usa LPRC como fonte de reloxo.

Restablecer o WDT(1)

O contador WDT do modo Run é borrado por calquera das seguintes opcións:

• Reinicio de calquera dispositivo
• Execución dun comando DEBUG
• Detección dun valor de escritura correcto (0x5743) para os bits WDTCLRKEYx (WDTCONH[15:0]) (consulte Ex.ample 3-1)
• Un interruptor de reloxo: (2)
• Interruptor de reloxo iniciado polo firmware
• Arranque de dúas velocidades
• Evento do monitor de reloxo seguro (FSCM).
• Cambio de reloxo despois da activación do modo de suspensión cando se produce un cambio de reloxo automático debido á configuración do oscilador e a configuración do dispositivo habilita o inicio de dúas velocidades
  O contador WDT do modo de suspensión restablece ao entrar no modo de suspensión.

Nota

1. O modo Run WDT non se restablece cando o dispositivo entra nun modo de aforro de enerxía.
2. O comportamento de reinicio de WDT despois dun evento específico de cambio de reloxo depende do dispositivo. Consulte a sección "Watchdog Timer" na folla de datos específica do dispositivo para obter unha descrición dos eventos de cambio de reloxo que borran o WDT.

Examp3-1: Sample Código para borrar o WDT

Táboa 3-1: Configuración do período de tempo de espera do WDT

Valores de Postescalador	Período de espera baseado no reloxo WDT
	32 kHz	8 MHz	25 MHz
00000	1 ms	4 µs	1.28 µs
00001	2 ms	8 µs	2.56 µs
00010	4 ms	16 µs	5.12 µs
00011	8 ms	32 µs	10.24 µs
00100	16 ms	64 µs	20.48 µs
00101	32 ms	128 µs	40.96 µs
00110	64 ms	256 µs	81.92 µs
00111	128 ms	512 µs	163.84 µs
01000	256 ms	1.024 ms	327.68 µs
01001	512 ms	2.048 ms	655.36 µs
01010	anos 1.024	4.096 ms	1.31072 ms
01011	anos 2.048	8.192 ms	2.62144 ms
01100	anos 4.096	16.384 ms	5.24288 ms
01101	anos 8.192	32.768 ms	10.48576 ms
01110	anos 16.384	65.536 ms	20.97152 ms
01111	anos 32.768	131.072 ms	41.94304 ms
10000	0:01:06 horas	262.144 ms	83.88608 ms
10001	0:02:11 horas	524.288 ms	167.77216 ms
10010	0:04:22 horas	anos 1.048576	335.54432 ms
10011	0:08:44 horas	anos 2.097152	671.08864 ms
10100	0:17:29 horas	anos 4.194304	anos 1.34217728
10101	0:34:57 horas	anos 8.388608	anos 2.68435456
10110	1:09:54 horas	anos 16.777216	anos 5.36870912
10111	2:19:49 horas	anos 33.554432	anos 10.73741824
11000	4:39:37 horas	0:01:07 horas	anos 21.47483648
11001	9:19:14 horas	0:02:14 horas	anos 42.94967296
11010	18:38:29 horas	0:04:28 horas	0:01:26 horas
11011	1 día 13:16:58 hms	0:08:57 horas	0:02:52 horas
11100	3 días 2:33:55 hms	0:17:54 horas	0:05:44 horas
11101	6 días 5:07:51 hms	0:35:47 horas	0:11:27 horas
11110	12 días 10:15:42 hms	1:11:35 horas	0:22:54 horas
11111	24 días 20:31:24 hms	2:23:10 horas	0:45:49 horas

XERACIÓN DE INTERRUPCIÓNS E RESET

Tempo de espera WDT no modo de execución

Cando se agota o tempo de espera do WDT no modo Run, xérase un reinicio do dispositivo.
O firmware pode determinar se a causa do restablecemento foi o tempo de espera do WDT no modo Run probando o bit WDTO (RCON[4]).

Nota: Consulte os capítulos "Restablecementos" e "Interrupción do controlador" na folla de datos específica do dispositivo. Ademais, consulte as seccións "Restablecer" (DS39712) e "Interrupcións" (DS70000600) no "Manual de referencia da familia dsPIC33/PIC24" para obter máis información.

Tempo de espera WDT no modo de aforro de enerxía

Cando o módulo WDT esgota o tempo de espera no modo de aforro de enerxía, activa o dispositivo e o modo de execución WDT retoma a conta.
Para detectar unha activación WDT, pódense probar o bit WDTO (RCON[4]), o bit SLEEP (RCON[3]) e o bit IDLE (RCON[2]). Se o bit WDTO é "1", o evento debeuse a un tempo de espera WDT nun modo de aforro de enerxía. Despois pódense probar os bits SLEEP e IDLE para determinar se o evento WDT ocorreu mentres o dispositivo estaba esperto ou se estaba no modo de suspensión ou inactivo.

Nota: Consulte os capítulos "Restablecementos" e "Interrupción do controlador" na folla de datos específica do dispositivo. Ademais, consulte as seccións "Restablecer" (DS39712) e "Interrupcións" (DS70000600) no "Manual de referencia da familia dsPIC33/PIC24" para obter máis información.

Despertar do modo de aforro de enerxía mediante un evento que non sexa WDT

Cando o dispositivo se esperta dun modo de aforro de enerxía mediante unha interrupción do NMI non WDT, o modo de aforro de enerxía WDT mantense en Restablecer e o modo de execución WDT segue contando desde o valor de conta de aforro previo.

RESTABLECE CAUSA E EFECTO

Determinación da causa dun reset

Para determinar se se produciu un reinicio WDT, pódese probar o bit WDTO (RCON[4]). Se o bit WDTO é '1', o restablecemento debeuse a un tempo de espera do WDT no modo de execución. O software debe borrar o bit WDTO para permitir a correcta determinación da orixe dun restablecemento posterior.

Efectos de varios reinicios

Calquera forma de restablecemento do dispositivo borrará o WDT. O reinicio devolverá os rexistros WDTCONH/L ao valor predeterminado e o WDT desactivarase a non ser que estea habilitado pola configuración do dispositivo.

Nota: Despois dun restablecemento do dispositivo, o bit WDT ON (WDTCONL[15]) reflectirá o estado do bit FWDTEN (FWDT[15]).

FUNCIONAMENTO EN MODOS DE DEPURACIÓN E AFORRO DE ENERXÍA

Funcionamento do WDT en modos de aforro de enerxía

O WDT, se está activado, continuará funcionando no modo de suspensión ou no modo de inactividade e pódese usar para activar o dispositivo. Isto permite que o dispositivo permaneza en modo de suspensión ou inactividade ata que caduque o WDT ou outra interrupción esperte o dispositivo. Se o dispositivo non entra de novo no modo de suspensión ou inactividade despois dun espertador, o WDT debe ser desactivado ou reparado periodicamente para evitar un NMI do modo de execución do WDT.

FUNCIONAMENTO WDT EN MODO SUSPENSIÓN

O módulo WDT pódese usar para activar o dispositivo do modo de suspensión. Ao entrar no modo de suspensión, o contador do modo de execución do WDT deixa de contar e o WDT do modo de aforro de enerxía comeza a contar desde o estado de reinicio, ata que se esgota o tempo ou o dispositivo é espertado por unha interrupción. Cando o WDT se esgota no modo de suspensión, o dispositivo esperta e retoma a execución do código, establece o bit WDTO (RCON[4]) e retoma o WDT do modo Run.

FUNCIONAMENTO WDT EN MODO INACTIVO

O módulo WDT pódese usar para activar o dispositivo do modo inactivo. Ao entrar no modo inactivo, o contador do modo de execución do WDT deixa de contar e o WDT do modo de aforro de enerxía comeza a contar desde o estado de reinicio, ata que se esgota ou o dispositivo é espertado por unha interrupción. O dispositivo esperta e retoma a execución do código, establece o bit WDTO (RCON[4]) e retoma o modo Run WDT.

Retrasos de tempo durante o espertar

Haberá un atraso entre o evento WDT en suspensión e o inicio da execución do código. A duración deste atraso consiste no tempo de arranque do oscilador en uso. A diferenza do espertar desde o modo de suspensión, non hai ningún atraso de tempo asociado ao espertar desde o modo inactivo. O reloxo do sistema está a funcionar durante o modo inactivo; polo tanto, non se requiren atrasos de arranque ao espertar.

Fontes de reloxo WDT no modo de aforro de enerxía

A fonte de reloxo WDT para o modo de aforro de enerxía non se pode seleccionar polo usuario. A fonte do reloxo é LPRC.

Operación WDT en modo depuración

O WDT debería estar desactivado no modo Depuración para evitar un tempo de espera.

NOTAS DE APLICACIÓN RELACIONADAS

Esta sección enumera as notas de aplicación relacionadas con esta sección do manual. É posible que estas notas de aplicación non estean escritas especificamente para a familia de dispositivos dsPIC33/PIC24, pero os conceptos son pertinentes e pódense usar con modificacións e posibles limitacións. As notas actuais da aplicación relacionadas co módulo Dual Watchdog Timer son:

Nota: Visita o Microchip websitio (www.microchip.com) para notas de aplicación adicionais e código exampficheiros para a familia de dispositivos dsPIC33/PIC24.

HISTORIA DE REVISIÓNS

Revisión A (marzo de 2016)
Esta é a versión inicial deste documento.
Revisión B (xuño de 2018)
Cambia o nome da familia do dispositivo a dsPIC33/PIC24.
Elimina a marca de auga de información avanzada dos pés de páxina.
Revisión C (febreiro de 2022)
Actualiza a táboa 2-1 e a táboa 3-1.
Rexistro de actualizacións 2-1.
Actualizacións Sección 3.1 "Modos de operación", Sección 3.2 "Xanela programable do temporizador Watchdog", Sección 3.3 "Activación e desactivación do WDT", Sección 3.4.1 "Dispositivo
Modo de xanela controlada de configuración”, Sección 3.4.2 “Modo de xanela controlada por software”, Sección 3.7 “Fontes de reloxo WDT” e Sección 6.1.2 “Funcionamento do WDT en modo inactivo”.
O estándar Watchdog Timer usa a terminoloxía "Mestre" e "Escravo". A terminoloxía equivalente de Microchip utilizada neste documento é "Principal" e "Secundaria", respectivamente

Teña en conta os seguintes detalles da función de protección de código nos produtos Microchip:

• Os produtos de microchip cumpren as especificacións contidas na súa ficha de datos de microchip.
• Microchip considera que a súa familia de produtos é segura cando se usa da forma prevista, dentro das especificacións de funcionamento e en condicións normais.
• Microchip valora e protexe agresivamente os seus dereitos de propiedade intelectual. Os intentos de incumprir as funcións de protección do código do produto Microchip están estrictamente prohibidos e poden infrinxir a Digital Millennium Copyright Act.
• Nin Microchip nin ningún outro fabricante de semicondutores poden garantir a seguridade do seu código. A protección do código non significa que esteamos garantindo que o produto sexa "irrompible". A protección do código está en constante evolución. Microchip comprométese a mellorar continuamente as funcións de protección do código dos nosos produtos.

Esta publicación e a información que aparece aquí só poden usarse con produtos Microchip, incluso para deseñar, probar e integrar produtos Microchip coa súa aplicación. O uso desta información de calquera outra forma viola estes termos. A información relativa ás aplicacións do dispositivo ofrécese só para a súa comodidade e pode ser substituída por actualizacións. É a súa responsabilidade asegurarse de que a súa aplicación cumpre coas súas especificacións. Póñase en contacto coa súa oficina local de vendas de Microchip para obter asistencia adicional ou obtén soporte adicional en
https://www.microchip.com/en-us/support/design-help/client-supportservices.
ESTA INFORMACIÓN ESTÁ PROPORCIONADA POR MICROCHIP "TAL CUAL". MICROCHIP NON OFRECE REPRESENTACIÓNS OU GARANTÍAS DE NINGÚN TIPO, XA EXPRESA OU IMPLÍCITA, ESCRITA OU ORAL, LEGAL OU DE OUTRO MODO, RELACIONADA COA INFORMACIÓN, INCLUÍENDO PERO NON LIMITADO A NINGÚN TIPO DE GARANTÍAS IMPLÍCITAS DE NON INFRACCIÓN, COMERCIABILIDADE E GARANTÍA DE COMERCIABILIDADE, GARANTÍA DE COMERCIABILIDADE E GARANTÍA DE COMERCIABILIDADE COMIDA A O SEU ESTADO, CALIDADE OU RENDEMENTO.

EN NINGÚN CASO MICROCHIP SERÁ RESPONSABLE DE NINGÚN TIPO DE PERDA, DANO, CUSTO OU GASTO INDIRECTO, ESPECIAL, PUNITIVO, INCIDENTAL OU CONSECUENCIAL DE NINGÚN TIPO RELACIONADO COA INFORMACIÓN OU ​​O SEU USO, AÍNDA QUE SE SEXA O CAUSADO QUE SEXA O SEU ADVERTENCIA. POSIBILIDADE OU OS DANOS SON PREVISIBLES. NA MÁXIMA MEDIDA PERMITIDA POLA LEI, A RESPONSABILIDADE TOTAL DE MICROCHIP SOBRE TODAS LAS RECLAMACIONS DE CALQUERA FORMA RELACIONADAS COA INFORMACIÓN OU ​​O SEU USO NON SUPERARÁ O IMPORTE DAS TAXAS, SE HOXE, QUE TIÑAS PAGADA DIRECTAMENTE A MICROCHIP POLA INFORMACIÓN.
O uso de dispositivos Microchip en aplicacións de soporte vital e/ou de seguridade corre totalmente a risco do comprador, e o comprador comprométese a defender, indemnizar e eximir a Microchip de calquera e todos os danos, reclamacións, demandas ou gastos derivados de tal uso. Non se transmite ningunha licenza, implícita ou doutra forma, baixo ningún dereito de propiedade intelectual de Microchip a menos que se indique o contrario.

Marcas comerciais

O nome e o logotipo do Microchip, o logotipo do Microchip, Adaptec, AnyRate, AVR, o logotipo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheckSty, LinkMDs, maXlu maXTouch, MediaLB, megaAVR, Microsemi, logotipo de Microsemi, MOST, MOST logotipo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron e XMEGA son marcas rexistradas de Microchip Technology Incorporated nos EUA e noutros países. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, QuietWire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath e ZL son marcas rexistradas de Microchip Technology Incorporated in the USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Conmutación aumentada, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Programming, INICcuit, In-Programming Paralelamento intelixente, conectividade entre chips, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REALICE , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect e ZENA son marcas comerciais de Microchip Technology Incorporated nos EUA e noutros países.

SQTP é unha marca de servizo de Microchip Technology Incorporated nos EUA
O logotipo de Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom e Trusted Time son marcas rexistradas de Microchip Technology Inc. noutros países. GestIC é unha marca rexistrada de Microchip Technology Germany II GmbH & Co. KG, unha subsidiaria de Microchip Technology Inc., noutros países.
Todas as outras marcas rexistradas aquí mencionadas son propiedade das súas respectivas compañías.
© 2016-2022, Microchip Technology Incorporated e os seus
subsidiarios.
Todos os dereitos reservados.
ISBN: 978-1-5224-9893-3

Vendas e servizo no mundo

AMÉRICAS
Oficina Corporativa
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 480-792-7200
Fax: 480-792-7277
Soporte técnico:
http://www.microchip.com/support
Web Enderezo: www.microchip.com

Documentos/Recursos

MICROCHIP dsPIC33 Temporizador dual Watchdog [pdfGuía do usuario dsPIC33 Temporizador dual Watchdog, dsPIC33, Temporizador dual Watchdog, Temporizador Watchdog

Referencias

• Manual de usuario