MICROCHIP dsPIC33 Doppio timer watchdog

INTRODUZIONE

Il Dual Watchdog Timer (WDT) dsPIC33/PIC24 è descritto in questa sezione. Fare riferimento alla Figura 1-
1 per uno schema a blocchi del WDT.
Il WDT, quando abilitato, funziona dalla sorgente di clock interna dell'oscillatore Low-Power RC (LPRC) o dalla sorgente di clock selezionabile in modalità Run. Il WDT può essere utilizzato per rilevare malfunzionamenti del software di sistema reimpostando il dispositivo se il WDT non viene cancellato periodicamente nel software. Il WDT può essere configurato in modalità Finestra o Non Finestra. È possibile selezionare vari periodi di timeout del WDT utilizzando il post-scaler WDT. Il WDT può essere utilizzato anche per riattivare il dispositivo dalla modalità Sospensione o Inattività (modalità di risparmio energetico).
Di seguito sono riportate alcune delle caratteristiche principali dei moduli WDT:

• Configurazione o controllo via software
• Periodi di timeout separati configurabili dall'utente per le modalità Run e Sleep/Inattivo
• Può riattivare il dispositivo dalla modalità Sospensione o Inattività
• Sorgente di clock selezionabile dall'utente in modalità Run
• Funziona da LPRC in modalità Sospensione/Inattività

Diagramma a blocchi del timer watchdog

Nota

1. Il comportamento di ripristino del WDT in seguito a uno specifico evento di cambio dell'orologio dipende dal dispositivo. Fare riferimento alla sezione "Timer watchdog" nella scheda tecnica specifica del dispositivo per una descrizione degli eventi di cambio dell'orologio che cancellano il WDT.
2. Le sorgenti di clock disponibili dipendono dal dispositivo.
   

REGISTRI DI CONTROLLO DEL TIMER WATCHDOG

I moduli WDT sono costituiti dai seguenti registri di funzioni speciali (SFR):

• WDTCONL: registro di controllo del timer watchdog
  Questo registro viene utilizzato per abilitare o disabilitare il timer watchdog e abilita o disabilita il funzionamento a finestra.
• WDTCONH: registro chiave timer watchdog
  Questo registro viene utilizzato per cancellare il WDT per evitare un timeout.
• RCON: ripristino registro di controllo(2)
  Questo registro indica la causa di un Reset.

Registrati Mappa

La Tabella 2-1 fornisce un breve riepilogo dei relativi registri del modulo WDT. I registri corrispondenti compaiono dopo il riepilogo, seguiti da una descrizione dettagliata di ciascun registro.

Tabella 2-1: Mappa del registro dei timer watchdog

Nome	Gamma di bit	Pezzi
		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDTCONL	15:0	ON(3)	—	—	RUNDIV[4:0](2)					SELCLKS[1:0](2)		SLPDIV[4:0](2)					WDTWINEN(3)
WDTCONH	15:0	TASTO WDTCLR[15:0]
RCON(4, 5)	15:0	TRAPR(1)	IOPUWR(1)	—	—	—	—	CM(1)	VREGS(1)	EXTRA(1)	SWR(1)	—	WDTO	SONNO	OZIARE(1)	BOR(1)	PERO(1)

Legenda: — = non implementato, letto come '0'

Nota

1. Questi bit non sono associati al modulo WDT.
2. Questi bit sono di sola lettura e riflettono il valore dei bit di configurazione.
3. Questi bit riflettono lo stato del bit di configurazione, se impostato. Se il bit è chiaro, il valore è controllato dal software.
4. Se i bit di configurazione WDTEN[1:0] sono '11' (non programmati), il WDT è sempre abilitato, indipendentemente dall'impostazione del bit ON (WDTCONL[15]).
5. Tutti i bit di stato di ripristino possono essere impostati o cancellati nel software. L'impostazione di uno di questi bit nel software non provoca il ripristino del dispositivo.

Registro 2-1: WDTCONL: registro di controllo del timer watchdog

R/W-0	U-0	U-0	Ry	Ry	Ry	Ry	Ry
ON( 1 ,2 )	—	—	RUNDIV[4:0](3)
bit 15			bit 8

Ry	Ry	Ry	Ry	Ry	Ry	Ry	R/W/HS-0
SELCLKS[1:0](3, 4)		SLPDIV[4:0](3)					WDTWINEN(1)
bit 7							bit 0

• bit 15 ON: bit di abilitazione timer watchdog (1,2)
  1 = Abilita il Watchdog Timer se non è abilitato dalla configurazione del dispositivo
  0 = Disabilita il timer watchdog se era abilitato nel software
• bit 14-13 Non implementato: letto come '0'
• bit 12-8 RUNDIV[4:0]: bit di stato Postscaler modalità esecuzione WDT(3)
• bit 7-6 CLKSEL[1:0]: bit di stato selezione orologio modalità esecuzione WDT (3,4)
  11 = Oscillatore LPRC
  10 = Oscillatore FRC
  01 = Riservato
  00 = SYSCLK
• bit 5-1 SLPDIV[4:0]: modalità di sospensione e inattività Bit di stato WDT Postscaler(3)
• bit 0 WDTWINEN: bit di abilitazione finestra timer watchdog(1)
  1 = Abilita la modalità Finestra
  0 = Disabilita la modalità Finestra

Nota

1. Questi bit riflettono lo stato del bit di configurazione se il bit è impostato. Se il bit viene cancellato, il valore è controllato dal software.
2. Il software dell'utente non deve leggere o scrivere gli SFR della periferica nel ciclo SYSCLK immediatamente successivo all'istruzione che azzera il bit ON del modulo.
3. Questi bit sono di sola lettura e riflettono il valore dei bit di configurazione.
4. Le sorgenti di clock disponibili dipendono dal dispositivo. Per informazioni sulla disponibilità, fare riferimento al capitolo "Timer Watchdog" nella scheda tecnica specifica del dispositivo.

Registro 2-2: WDTCONH: registro chiave timer watchdog

W-0 W-0 W-0 W-0 W-0 W-0 W-0 W-0

TASTO WDTCLR[15:8]

po' 15 po' 8

W-0 W-0 W-0 W-0 W-0 W-0 W-0 W-0

TASTO WDTCLR[7:0]

po' 7 po' 0

Leggenda

R = Bit leggibile W = Bit scrivibile U = Bit non implementato, letto come '0'
-n = Valore su POR '1' = Il bit è impostato '0' = Il bit è cancellato x = Il bit è sconosciuto

• bit 15-0 WDTCLRKEY[15:0]: bit della chiave di cancellazione del timer watchdog
  Per cancellare il Watchdog Timer ed evitare un timeout, il software deve scrivere il valore, 0x5743, in questa posizione utilizzando una singola scrittura a 16 bit.

Registro 2-3: RCON: Reset registro di controllo(2)

R/W-0	R/W-0	U-0	U-0	R/W-0	U-0	R/W-0	R/W-0
TRAPR(1)	IOPUWR(1)	—	—	VREGSF(1)	—	CM(1)	VREGS(1)
bit 15							bit 8

R/W-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-1
EXTRA(1)	SWR(1)	—	WDTO	SONNO	OZIARE(1)	BOR(1)	PERO(1)
bit 7							bit 0

Leggenda

R = Bit leggibile W = Bit scrivibile U = Bit non implementato, letto come '0'
-n = Valore su POR '1' = Il bit è impostato '0' = Il bit è cancellato x = Il bit è sconosciuto

• bit 15 TRAPR: bit flag di ripristino trap(1)
  1 = Si è verificato un ripristino del conflitto trap
  0 = non si è verificato un ripristino del conflitto trap
• bit 14 IOPUWR: codice operativo illegale o flag di ripristino dell'accesso al registro W non inizializzato bit(1)
  1 = Il rilevamento di un codice operativo illegale, una modalità di indirizzo illegale o un registro W non inizializzato utilizzato come puntatore di indirizzo hanno causato un ripristino
  0 = non si è verificato un codice operativo illegale o un ripristino del registro W non inizializzato
• bit 13-12 Non implementato: letto come '0'
• bit 11 VREGSF: Flash Voltage Regolatore Standby durante il bit di sospensione (1)
  1 = volume flashtagIl regolatore è attivo durante il sonno
  0 = volume flashtagIl regolatore entra in modalità Standby durante la modalità Sleep
• bit 10 Non implementato: letto come '0'
• bit 9 CM: Flag di mancata corrispondenza della configurazione bit(1)
  1 = Si è verificato un ripristino della configurazione non corrispondente
  0 = non si è verificato un ripristino della mancata corrispondenza della configurazione
• bit 8 VREGS: voltage Regolatore Standby durante il bit di sospensione (1)
  1 = voltagIl regolatore è attivo durante il sonno
  0 = voltagIl regolatore entra in modalità Standby durante la modalità Sleep
• bit 7 EXTR: bit pin reset esterno (MCLR)(1)
  1 = Si è verificato un reset Master Clear (pin)
  0 = non si è verificato un ripristino Master Clear (pin).
• bit 6 SWR: RESET software (istruzione) Bit flag (1)
  1 = è stata eseguita un'istruzione RESET
  0 = non è stata eseguita un'istruzione RESET
• bit 5 Non implementato: letto come '0'
• bit 4 WDTO: bit del flag di timeout del timer watchdog
  1 = si è verificato il timeout del WDT
  0 = il timeout del WDT non si è verificato
• bit 3 SLEEP: bit Flag di riattivazione dalla modalità di sospensione
  1 = Il dispositivo è stato in modalità Sospensione
  0 = il dispositivo non è stato in modalità sospensione

Nota

1. Questi bit non sono associati al modulo WDT.
2. Tutti i bit di stato di ripristino possono essere impostati o cancellati nel software. L'impostazione di uno di questi bit nel software non provoca il ripristino del dispositivo.

Registro 2-3: RCON: Reset registro di controllo(2)

• bit 2 IDLE: Riattivazione da inattività Flag bit(1)
  1 = Il dispositivo è in modalità inattiva
  0 = il dispositivo non è stato in modalità inattiva
• bit 1 BOR: bit flag di ripristino cali di tensione(1)
  1 = Si è verificato un ripristino del brown-out
  0 = non si è verificato un ripristino del brown-out
• bit 0 POR: bit flag di ripristino all'accensione(1)
  1 = si è verificato un ripristino all'accensione
  0 = non si è verificato un ripristino all'accensione

Nota

1. Questi bit non sono associati al modulo WDT.
2. Tutti i bit di stato di ripristino possono essere impostati o cancellati nel software. L'impostazione di uno di questi bit nel software non provoca il ripristino del dispositivo.

FUNZIONAMENTO DEL TIMER WATCHDOG

La funzione principale del Watchdog Timer (WDT) è ripristinare il processore in caso di malfunzionamento del software o riattivare il processore in caso di timeout mentre è in modalità sospensione o inattività.
Il WDT è costituito da due timer indipendenti, uno per il funzionamento in modalità Run e l'altro per il funzionamento in modalità Power Save. La sorgente dell'orologio per il WDT in modalità Run è selezionabile dall'utente.
Ogni timer dispone di un postscaler indipendente e programmabile dall'utente. Entrambi i timer sono controllati tramite un singolo bit ON; non possono essere gestiti in modo indipendente.
Se il WDT è abilitato, il contatore WDT appropriato aumenterà fino a quando non sarà in overflow o “timeout”.
Un timeout del WDT in modalità Run genererà un reset del dispositivo. Per evitare il ripristino del timeout del WDT in modalità Run, l'applicazione utente deve eseguire periodicamente la manutenzione del WDT. Un timeout in modalità di risparmio energetico riattiverà il dispositivo.

Nota: L'oscillatore LPRC viene abilitato automaticamente ogni volta che viene utilizzato come sorgente di clock WDT e il WDT è abilitato.

Modalità di funzionamento

Il WDT ha due modalità di funzionamento: modalità Non-Window e modalità Programmable Window. In modalità Non-Window, il software deve cancellare periodicamente il WDT in qualsiasi momento inferiore a quello del periodo WDT per impedire un reset WDT (Figura 3-1). La modalità Non-Window viene selezionata cancellando il bit Watchdog Timer Window Enable (WDTWINEN) (WDTCONL[0]).
Nella modalità Finestra programmabile, il software può cancellare il WDT solo quando il contatore si trova nella sua finestra finale prima che si verifichi un timeout. La cancellazione del WDT al di fuori di questa finestra causerà il ripristino del dispositivo (Figura 3-2). Sono disponibili quattro opzioni per la dimensione della finestra: 25%, 37.5%, 50% e 75% del periodo totale del WDT. La dimensione della finestra viene impostata nella configurazione del dispositivo. La modalità Finestra programmabile non è applicabile in modalità Risparmio energetico.
Figura 3-1: Modalità WDT non finestra

Figura 3-2: Modalità WDT finestra programmabile

Finestra programmabile del timer watchdog

La dimensione della finestra è determinata dai bit di configurazione, WDTWIN[1:0] e RWDTPS[4:0]. Nella modalità Finestra programmabile (WDTWINEN = 1), il WDT deve essere cancellato in base all'impostazione dei bit di configurazione della dimensione della finestra, WDTWIN[1:0] (vedere Figura 3-2). Queste impostazioni dei bit sono:

• 11 = la finestra WDT è il 25% del periodo WDT
• 10 = la finestra WDT è il 37.5% del periodo WDT
• 01 = la finestra WDT è il 50% del periodo WDT
• 00 = la finestra WDT è il 75% del periodo WDT

Se il WDT viene cancellato prima della finestra consentita o se si consente al WDT di scadere, si verifica un ripristino del dispositivo. La modalità Finestra è utile per reimpostare il dispositivo durante l'esecuzione rapida o lenta inaspettata di una parte critica del codice. Il funzionamento a finestra si applica solo alla modalità Run WDT. La modalità Sospensione WDT funziona sempre in modalità Non Finestra.

Abilitazione e disabilitazione del WDT

Il WDT viene abilitato o disabilitato dalla configurazione del dispositivo o controllato tramite software scrivendo un '1' sul bit ON (WDTCONL[15]). Per ulteriori dettagli vedere Registro 2-1.

CONFIGURAZIONE DISPOSITIVO WDT CONTROLLATO

Se il bit di configurazione FWDTEN è impostato, il WDT è sempre abilitato. Il bit di controllo ON (WDTCONL[15]) rifletterà questo leggendo un '1'. In questa modalità, il bit ON non può essere cancellato nel software. Il bit di configurazione FWDTEN non verrà cancellato da alcuna forma di ripristino. Per disabilitare il WDT è necessario riscrivere la configurazione sul dispositivo. La modalità finestra viene abilitata cancellando il bit di configurazione WINDIS.

Nota: Su un dispositivo non programmato, il WDT è abilitato di default.

WDT CONTROLLATO DA SOFTWARE

Se il bit di configurazione FWDTEN è '0', il modulo WDT può essere abilitato o disabilitato (condizione predefinita) tramite software. In questa modalità, il bit ON (WDTCONL[15]) riflette lo stato del WDT sotto controllo software; '1' indica che il modulo WDT è abilitato e '0' indica che è disabilitato.

Postscaler WDT

Il WDT dispone di due postscaler programmabili dall'utente: uno per la modalità Run e l'altro per la modalità Power Save. I bit di configurazione RWDTPS[4:0] impostano il postscaler della modalità di esecuzione e i bit di configurazione SWDTPS[4:0] impostano il postscaler della modalità di risparmio energetico.

Nota: I nomi dei bit di configurazione per il valore postscaler possono variare. Per i dettagli fare riferimento alla scheda tecnica specifica del dispositivo.

MODALITÀ FINESTRA CONTROLLATA DALLA CONFIGURAZIONE DEL DISPOSITIVO

La modalità finestra può essere abilitata cancellando il bit di configurazione, WINDIS. Quando la modalità Finestra WDT è abilitata dalla configurazione del dispositivo, il bit WDTWINEN (WDTCONL[0]) verrà impostato e non potrà essere cancellato dal software.

MODALITÀ FINESTRA CONTROLLATA DA SOFTWARE

Se il bit di configurazione WINDIS è '1', la modalità Finestra programmabile WDT può essere abilitata o disabilitata dal bit WDTWINEN (WDTCONL[0]). Un '1' indica che la modalità Finestra programmabile è abilitata e uno '0' indica che la modalità Finestra programmabile è disabilitata.

Postscaler WDT e selezione del periodo

Il WDT dispone di due postscaler a 5 bit indipendenti, uno per la modalità Run e l'altro per la modalità Power Save, per creare un'ampia varietà di periodi di timeout. I postscaler forniscono rapporti di divisione da 1:1 a 1:2,147,483,647 (vedere Tabella 3-1). Le impostazioni del postscaler vengono selezionate utilizzando la configurazione del dispositivo. Il periodo di timeout del WDT viene selezionato dalla combinazione della sorgente di clock WDT e del postscaler. Fare riferimento all'Equazione 3-1 per il calcolo del periodo WDT

Equazione 3-1: Calcolo del periodo di timeout WDT

WDT Time-out Period = (WDT Clock Period) • 2Postscaler

In modalità Sleep, la sorgente dell'orologio WDT è LPRC e il periodo di timeout è determinato dall'impostazione dei bit SLPDIV[4:0]. L'LPRC, con una frequenza nominale di 32 kHz, crea un periodo di timeout nominale per il WDT di 1 millisecondo quando il postscaler è al valore minimo.
In modalità Run, la sorgente dell'orologio WDT è selezionabile. Il periodo di timeout è determinato dalla frequenza della sorgente clock WDT e dall'impostazione dei bit RUNDIV[4:0].

Nota: Il periodo di timeout del modulo WDT è direttamente correlato alla frequenza della sorgente di clock WDT. La frequenza nominale della sorgente di clock dipende dal dispositivo. La frequenza può variare in funzione del volume operativo del dispositivo.tagee temperatura. Fare riferimento alla scheda tecnica specifica del dispositivo per le specifiche della frequenza di clock. Le sorgenti di clock disponibili per la modalità Run dipendono dal dispositivo. Fare riferimento al capitolo "Timer Watchdog" nella scheda tecnica specifica del dispositivo per le fonti disponibili.

Funzionamento del WDT in modalità Run

Quando il WDT scade o viene cancellato fuori dalla finestra in modalità Finestra, viene generato un Reset del dispositivo quando scade il contatore NMI.

Sorgenti dell'orologio WDT

La sorgente dell'orologio della modalità Run WDT è selezionabile dall'utente. La sorgente del clock viene selezionata dai bit del dispositivo RCLKSEL[1:0] (FWDT[6:5]). La modalità di risparmio energetico WDT utilizza LPRC come sorgente dell'orologio.

Reimpostazione del WDT(1)

Il contatore WDT in modalità Run viene azzerato in uno dei seguenti casi:

• Qualsiasi ripristino del dispositivo
• Esecuzione di un comando DEBUG
• Rilevamento di un valore di scrittura corretto (0x5743) sui bit WDTCLRKEYx (WDTCONH[15:0]) (fare riferimento a Exampcapitolo 3-1)
• Un interruttore dell'orologio:(2)
• Interruttore dell'orologio avviato dal firmware
• Avviamento a due velocità
• Evento Fail-Safe Clock Monitor (FSCM)
• Commutazione dell'orologio dopo la riattivazione dalla modalità di sospensione quando si verifica una commutazione automatica dell'orologio a causa della configurazione dell'oscillatore e l'avvio a due velocità è abilitato dalla configurazione del dispositivo
  Il contatore WDT della modalità Sleep viene azzerato quando si entra in modalità Sleep.

Nota

1. Il WDT della modalità di esecuzione non viene ripristinato quando il dispositivo entra in modalità di risparmio energetico.
2. Il comportamento di ripristino del WDT in seguito a uno specifico evento di cambio dell'orologio dipende dal dispositivo. Fare riferimento alla sezione "Timer watchdog" nella scheda tecnica specifica del dispositivo per una descrizione degli eventi di cambio dell'orologio che cancellano il WDT.

Exampil 3-1: Sampil codice per cancellare il WDT

Tabella 3-1: Impostazioni del periodo di timeout WDT

Valori postscaler	Periodo di timeout basato sull'orologio WDT
	32 kHz	8 MHz	25 MHz
00000	1 millisecondi	4 µs	1.28 µs
00001	2 millisecondi	8 µs	2.56 µs
00010	4 millisecondi	16 µs	5.12 µs
00011	8 millisecondi	32 µs	10.24 µs
00100	16 millisecondi	64 µs	20.48 µs
00101	32 millisecondi	128 µs	40.96 µs
00110	64 millisecondi	256 µs	81.92 µs
00111	128 millisecondi	512 µs	163.84 µs
01000	256 millisecondi	1.024 millisecondi	327.68 µs
01001	512 millisecondi	2.048 millisecondi	655.36 µs
01010	Anni 1.024	4.096 millisecondi	1.31072 millisecondi
01011	Anni 2.048	8.192 millisecondi	2.62144 millisecondi
01100	Anni 4.096	16.384 millisecondi	5.24288 millisecondi
01101	Anni 8.192	32.768 millisecondi	10.48576 millisecondi
01110	Anni 16.384	65.536 millisecondi	20.97152 millisecondi
01111	Anni 32.768	131.072 millisecondi	41.94304 millisecondi
10000	0:01:06 h	262.144 millisecondi	83.88608 millisecondi
10001	0:02:11 h	524.288 millisecondi	167.77216 millisecondi
10010	0:04:22 h	Anni 1.048576	335.54432 millisecondi
10011	0:08:44 h	Anni 2.097152	671.08864 millisecondi
10100	0:17:29 h	Anni 4.194304	Anni 1.34217728
10101	0:34:57 h	Anni 8.388608	Anni 2.68435456
10110	1:09:54 h	Anni 16.777216	Anni 5.36870912
10111	2:19:49 h	Anni 33.554432	Anni 10.73741824
11000	4:39:37 h	0:01:07 h	Anni 21.47483648
11001	9:19:14 h	0:02:14 h	Anni 42.94967296
11010	18:38:29 h	0:04:28 h	0:01:26 h
11011	1 giorno 13:16:58	0:08:57 h	0:02:52 h
11100	3 giorni 2:33:55 h	0:17:54 h	0:05:44 h
11101	6 giorni 5:07:51 h	0:35:47 h	0:11:27 h
11110	12 giorni 10:15:42 h	1:11:35 h	0:22:54 h
11111	24 giorni 20:31:24 h	2:23:10 h	0:45:49 h

GENERAZIONE DI INTERRUZIONI E RESET

Timeout WDT in modalità Run

Quando il WDT scade in modalità Run, viene generato un reset del dispositivo.
Il firmware può determinare se la causa del ripristino è stato il timeout del WDT in modalità Run testando il bit WDTO (RCON[4]).

Nota: Fare riferimento ai capitoli “Ripristini” e “Interruzione controller” nella scheda tecnica specifica del dispositivo. Per ulteriori dettagli, fare riferimento anche alle sezioni "Reset" (DS39712) e "Interrupt" (DS70000600) nel "Manuale di riferimento della famiglia dsPIC33/PIC24".

Timeout WDT in modalità di risparmio energetico

Quando il modulo WDT va in timeout in modalità di risparmio energetico, riattiva il dispositivo e la modalità di esecuzione WDT riprende il conteggio.
Per rilevare un wake-up WDT, è possibile testare il bit WDTO (RCON[4]), il bit SLEEP (RCON[3]) e il bit IDLE (RCON[2]). Se il bit WDTO è '1', l'evento è dovuto a un timeout WDT in modalità di risparmio energetico. I bit SLEEP e IDLE possono quindi essere testati per determinare se l'evento WDT si è verificato mentre il dispositivo era sveglio o se era in modalità Sleep o Idle.

Nota: Fare riferimento ai capitoli “Ripristini” e “Interruzione controller” nella scheda tecnica specifica del dispositivo. Per ulteriori dettagli, fare riferimento anche alle sezioni "Reset" (DS39712) e "Interrupt" (DS70000600) nel "Manuale di riferimento della famiglia dsPIC33/PIC24".

Riattivazione dalla modalità di risparmio energetico da un evento non WDT

Quando il dispositivo viene risvegliato da una modalità di risparmio energetico da un'interruzione NMI non WDT, il WDT della modalità di risparmio energetico viene mantenuto in Reset e la modalità di esecuzione WDT continua a contare dal valore di conteggio pre-risparmio energetico.

RESETTA CAUSA ED EFFETTO

Determinare la causa di un ripristino

Per determinare se si è verificato un ripristino WDT, è possibile testare il bit WDTO (RCON[4]). Se il bit WDTO è '1', il ripristino è dovuto a un timeout del WDT in modalità Run. Il software dovrebbe cancellare il bit WDTO per consentire la corretta determinazione dell'origine di un successivo ripristino.

Effetti di vari ripristini

Qualsiasi forma di ripristino del dispositivo cancellerà il WDT. Il Reset riporterà i registri WDTCONH/L al valore predefinito e il WDT sarà disabilitato a meno che non sia abilitato dalla configurazione del dispositivo.

Nota: Dopo il ripristino del dispositivo, il bit WDT ON (WDTCONL[15]) rifletterà lo stato del bit FWDTEN (FWDT[15]).

FUNZIONAMENTO IN MODALITÀ DEBUG E RISPARMIO ENERGETICO

Funzionamento del WDT in modalità di risparmio energetico

Il WDT, se abilitato, continuerà a funzionare in modalità Sospensione o Inattività e può essere utilizzato per riattivare il dispositivo. Ciò consente al dispositivo di rimanere in modalità Sospensione o Inattività finché il WDT non scade o un'altra interruzione riattiva il dispositivo. Se il dispositivo non rientra nella modalità Sospensione o Inattività dopo un riavvio, il WDT deve essere disabilitato o sottoposto a manutenzione periodica per impedire un NMI in modalità Esecuzione WDT.

FUNZIONAMENTO DEL WDT IN MODALITÀ SLEEP

Il modulo WDT può essere utilizzato per riattivare il dispositivo dalla modalità Sleep. Quando si accede alla modalità di sospensione, il contatore della modalità di esecuzione WDT interrompe il conteggio e il WDT della modalità di risparmio energetico inizia a contare dallo stato di ripristino fino allo scadere del tempo o finché il dispositivo non viene riattivato da un'interruzione. Quando il WDT scade in modalità Sleep, il dispositivo si riattiva e riprende l'esecuzione del codice, imposta il bit WDTO (RCON[4]) e riprende il WDT in modalità Run.

FUNZIONAMENTO DEL WDT IN MODALITÀ IDLE

Il modulo WDT può essere utilizzato per riattivare il dispositivo dalla modalità inattiva. Quando si accede alla modalità Inattività, il contatore della modalità Esecuzione WDT interrompe il conteggio e il WDT della modalità Risparmio energetico inizia a contare dallo stato di Ripristino, fino allo scadere del tempo o finché il dispositivo non viene riattivato da un'interruzione. Il dispositivo si riattiva e riprende l'esecuzione del codice, imposta il bit WDTO (RCON[4]) e riprende la modalità Run WDT.

Ritardo temporale durante il risveglio

Ci sarà un ritardo tra l'evento WDT in modalità Sleep e l'inizio dell'esecuzione del codice. La durata di questo ritardo è costituita dal tempo di avvio dell'oscillatore in uso. A differenza del risveglio dalla modalità Sospensione, non ci sono ritardi associati al risveglio dalla modalità Inattività. L'orologio del sistema è in funzione durante la modalità inattiva; pertanto non sono richiesti ritardi di avviamento al risveglio.

Sorgenti di clock WDT in modalità di risparmio energetico

La sorgente dell'orologio WDT per la modalità di risparmio energetico non è selezionabile dall'utente. La sorgente dell'orologio è LPRC.

Funzionamento WDT in modalità debug

Il WDT dovrebbe essere disabilitato in modalità Debug per evitare un timeout.

NOTE APPLICATIVE RELATIVE

Questa sezione elenca le note applicative correlate a questa sezione del manuale. Queste note applicative potrebbero non essere scritte specificamente per la famiglia di dispositivi dsPIC33/PIC24, ma i concetti sono pertinenti e potrebbero essere utilizzati con modifiche e possibili limitazioni. Le note applicative attuali relative al modulo Dual Watchdog Timer sono:

Nota: Visita il Microchip webposto (www.microchip.com) per ulteriori note applicative e codice esample per la famiglia di dispositivi dsPIC33/PIC24.

CRONOLOGIA DELLE REVISIONI

Revisione A (marzo 2016)
Questa è la versione iniziale di questo documento.
Revisione B (giugno 2018)
Modifica il nome della famiglia del dispositivo in dsPIC33/PIC24.
Rimuove la filigrana delle informazioni avanzate dai piè di pagina.
Revisione C (febbraio 2022)
Aggiornamenti Tabella 2-1 e Tabella 3-1.
Registro aggiornamenti 2-1.
Aggiornamenti Sezione 3.1 “Modalità di funzionamento”, Sezione 3.2 “Finestra programmabile del timer watchdog”, Sezione 3.3 “Abilitazione e disabilitazione del WDT”, Sezione 3.4.1 “Dispositivo
Modalità finestra controllata dalla configurazione”, Sezione 3.4.2 “Modalità finestra controllata dal software”, Sezione 3.7 “Sorgenti di clock WDT” e Sezione 6.1.2 “Funzionamento WDT in modalità inattiva”.
Lo standard Watchdog Timer utilizza la terminologia “Master” e “Slave”. La terminologia Microchip equivalente utilizzata in questo documento è rispettivamente “Principale” e “Secondario”.

Si noti quanto segue in merito alla funzionalità di protezione del codice sui prodotti Microchip:

• I prodotti Microchip soddisfano le specifiche contenute nella rispettiva scheda tecnica Microchip.
• Microchip ritiene che la sua famiglia di prodotti sia sicura se utilizzata nel modo previsto, nel rispetto delle specifiche operative e in condizioni normali.
• Microchip apprezza e protegge in modo aggressivo i suoi diritti di proprietà intellettuale. I tentativi di violare le funzionalità di protezione del codice del prodotto Microchip sono severamente vietati e possono violare il Digital Millennium Copyright Act.
• Né Microchip né alcun altro produttore di semiconduttori può garantire la sicurezza del suo codice. La protezione del codice non significa che stiamo garantendo che il prodotto sia "indistruttibile". La protezione del codice è in continua evoluzione. Microchip si impegna a migliorare costantemente le funzionalità di protezione del codice dei nostri prodotti.

Questa pubblicazione e le informazioni ivi contenute possono essere utilizzate solo con i prodotti Microchip, anche per progettare, testare e integrare i prodotti Microchip con l'applicazione. L'uso di queste informazioni in qualsiasi altro modo viola questi termini. Le informazioni relative alle applicazioni del dispositivo sono fornite solo per comodità dell'utente e possono essere sostituite da aggiornamenti. È tua responsabilità assicurarti che la tua applicazione soddisfi le tue specifiche. Contattare l'ufficio vendite Microchip locale per ulteriore supporto o ottenere ulteriore supporto all'indirizzo
https://www.microchip.com/en-us/support/design-help/client-supportservices.
QUESTE INFORMAZIONI SONO FORNITE DA MICROCHIP “COSÌ COME SONO”. MICROCHIP NON FORNISCE ALCUNA DICHIARAZIONE O GARANZIA DI ALCUN TIPO, ESPRESSA O IMPLICITA, SCRITTA O ORALE, LEGALE O ALTRO, IN RELAZIONE ALLE INFORMAZIONI INCLUSE MA NON LIMITATE A GARANZIE IMPLICITE DI NON VIOLAZIONE, COMMERCIABILITÀ E IDONEITÀ PER UNO SCOPO PARTICOLARE O GARANZIE RELATIVE A LA SUA CONDIZIONE, QUALITÀ O PRESTAZIONI.

IN NESSUN CASO MICROCHIP SARÀ RITENUTA RESPONSABILE PER QUALSIASI PERDITA, DANNO, COSTO O SPESA INDIRETTA, SPECIALE, PUNITIVA, ACCIDENTALE O CONSEGUENTE DI QUALSIASI TIPO CORRELATA ALLE INFORMAZIONI O AL SUO UTILIZZO, COMUNQUE CAUSATA, ANCHE SE MICROCHIP È STATA INFORMATA DELLA POSSIBILITÀ O SE I DANNI SONO PREVEDIBILI. NELLA MISURA MASSIMA CONSENTITA DALLA LEGGE, LA RESPONSABILITÀ TOTALE DI MICROCHIP PER TUTTI I RECLAMI IN QUALSIASI MODO CORRELATI ALLE INFORMAZIONI O AL SUO UTILIZZO NON SUPERERÀ L'IMPORTO DELLE COMMISSIONI, SE PRESENTI, CHE AVETE PAGATO DIRETTAMENTE A MICROCHIP PER LE INFORMAZIONI.
L'uso dei dispositivi Microchip in applicazioni di supporto vitale e/o di sicurezza è interamente a rischio dell'acquirente, il quale accetta di difendere, indennizzare e tenere indenne Microchip da qualsiasi danno, reclamo, causa o spesa risultante da tale uso. Nessuna licenza viene trasferita, implicitamente o in altro modo, in base ai diritti di proprietà intellettuale di Microchip, salvo diversamente specificato.

Marchi

Il nome e il logo Microchip, il logo Microchip, Adaptec, AnyRate, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron e XMEGA sono marchi registrati di Microchip Technology Incorporated negli Stati Uniti e in altri paesi. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, QuietWire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath e ZL sono marchi registrati di Microchip Technology Incorporated negli Stati Uniti Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Commutazione aumentata, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Corrispondenza media dinamica, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, Programmazione seriale in-circuit, ICSP, INICnet, Parallelismo intelligente, connettività tra chip, JitterBlocker, manopola sul display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, logo certificato MPLAB, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, generazione di codice onnisciente, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect e ZENA sono marchi registrati di Microchip Technology Incorporated negli Stati Uniti e in altri paesi.

SQTP è un marchio di servizio di Microchip Technology Incorporated negli USA
Il logo Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom e Trusted Time sono marchi registrati di Microchip Technology Inc. in altri paesi. GestIC è un marchio registrato di Microchip Technology Germany II GmbH & Co. KG, una filiale di Microchip Technology Inc., in altri paesi.
Tutti gli altri marchi qui menzionati sono di proprietà delle rispettive aziende.
© 2016-2022, Microchip Technology Incorporated e suoi
filiali.
Tutti i diritti riservati.
ISBN: 978-1-5224-9893-3

Vendite e assistenza in tutto il mondo

AMERICHE
Sede aziendale
2355 West Chandler Boulevard.
Chandler, AZ 85224-6199
Tel: Numero di telefono: 480-792-7200
Fax: Numero di telefono: 480-792-7277
Supporto tecnico:
http://www.microchip.com/support
Web Indirizzo: www.microchip.com

Documenti / Risorse

MICROCHIP dsPIC33 Doppio timer watchdog [pdf] Guida utente dsPIC33 Doppio timer watchdog, dsPIC33, Doppio timer watchdog, Temporizzatore watchdog

Riferimenti

• Manuale d'uso