ESPRESSIF ESP32 Chip Revision v3.0
Pagbabago ng Disenyo sa Chip Revision v3.0
Naglabas si Espressif ng isang pagbabago sa antas ng wafer sa ESP32 Series ng mga produkto (chip revision v3.0). Inilalarawan ng dokumentong ito ang mga pagkakaiba sa pagitan ng chip revision v3.0 at nakaraang ESP32 chip revision. Nasa ibaba ang mga pangunahing pagbabago sa disenyo sa chip revision v3.0:
- Pag-aayos ng Bug ng Cache ng PSRAM: Naayos "Kapag na-access ng CPU ang panlabas na SRAM sa isang tiyak na pagkakasunud-sunod, maaaring mangyari ang mga error sa pagbasa at pagsulat." Ang mga detalye ng isyu ay makikita sa item 3.9 sa ESP32 Series SoC Errata.
- Naayos "Kapag ang bawat CPU ay nagbasa ng ilang magkakaibang mga puwang ng address nang sabay-sabay, maaaring magkaroon ng error sa pagbabasa." Ang mga detalye ng isyu ay makikita sa item 3.10 sa ESP32 Series SoC Errata.
- Na-optimize na 32.768 KHz crystal oscillator stability, ang isyu ay iniulat ng kliyente na may mababang posibilidad na sa ilalim ng chip revision v1.0 hardware, ang 32.768 KHz crystal oscillator ay hindi makapagsimula nang maayos.
- Ang mga naayos na isyu sa pag-iniksyon ng Fault tungkol sa secure na boot at flash encryption ay naayos. Sanggunian: Security Advisory tungkol sa fault injection at mga proteksyon ng eFuse
(CVE-2019-17391) at Espressif Security Advisory Tungkol sa Fault Injection at Secure Boot (CVE-2019-15894) - Pagpapahusay: Binago ang minimum na baud rate na sinusuportahan ng TWAI module mula 25 kHz hanggang 12.5 kHz.
- Pinapayagan ang Download Boot mode na permanenteng hindi pinagana sa pamamagitan ng pagprograma ng bagong eFuse bit na UART_DOWNLOAD_DIS. Kapag ang bit na ito ay na-program sa 1, ang Download Boot mode ay hindi magagamit at ang booting ay mabibigo kung ang strapping pins ay nakatakda para sa mode na ito. Programa ng software ang bit na ito sa pamamagitan ng pagsulat sa bit 27 ng EFUSE_BLK0_WDATA0_REG, at basahin ang bit na ito sa pamamagitan ng pagbabasa ng bit 27 ng EFUSE_BLK0_RDATA0_REG. Ang write disable para sa bit na ito ay ibinabahagi sa write disable para sa lash_crypt_cnt eFuse field.
Epekto sa Mga Proyekto ng Customer
Nilalayon ng seksyong ito na tulungan ang aming mga customer na maunawaan ang epekto ng paggamit ng chip revision v3.0 sa isang bagong disenyo o pagpapalit ng mas lumang bersyon ng SoC ng chip revision v3.0 sa kasalukuyang disenyo.
Gamitin ang Case 1: Hardware at Software Upgrade
Ito ang use-case kung saan ang bagong proyekto ay sinisimulan o mag-upgrade para sa hardware at software sa isang kasalukuyang proyekto ay isang posibleng opsyon. Sa ganoong kaso, ang proyekto ay maaaring makinabang mula sa proteksyon laban sa pag-atake ng fault injection at maaari ring kumuha ng advantage ng mas bagong secure na boot mechanism at PSRAM cache bug fix na may bahagyang pinahusay na performance ng PSRAM.
- Mga Pagbabago sa Disenyo ng Hardware:
Mangyaring sundin ang pinakabagong Espressif Hardware Design Guideline. Para sa 32.768 KHz crystal oscillator stability issue optimization, mangyaring sumangguni sa Section Crystal Oscillator para sa higit pang impormasyon. - Mga Pagbabago sa Disenyo ng Software:
1) Piliin ang Minimum na configuration sa Rev3: Pumunta sa menuconfig > Conponent config > ESP32-specific, at itakda ang Minimum Supported ESP32 Revision na opsyon sa “Rev 3”.
2) Bersyon ng software: Irekomendang gumamit ng secure na boot na nakabatay sa RSA mula sa ESP-IDF v4.1 at mas bago. Ang ESP-IDF v3.X Release na bersyon ay maaari ding gumana sa application na may orihinal na secure na boot V1.
Gamitin ang Case 2: Hardware Upgrade Lang
Ito ang use-case kung saan ang mga customer ay may umiiral na proyekto na maaaring magbigay-daan sa pag-upgrade ng hardware ngunit kailangang manatiling pareho ang software sa mga rebisyon ng hardware. Sa kasong ito, ang proyekto ay makakakuha ng pakinabang ng seguridad sa mga pag-atake ng pag-iniksyon ng kasalanan, pag-aayos ng bug sa cache ng PSRAM at 32.768KHz crystal oscillator stability na isyu. Ang pagganap ng PSRAM ay patuloy na nananatiling pareho.
- Mga Pagbabago sa Disenyo ng Hardware:
Mangyaring sundin ang pinakabagong Espressif Hardware Design Guideline. - Mga Pagbabago sa Disenyo ng Software:
Maaaring patuloy na gamitin ng kliyente ang parehong software at binary para sa mga naka-deploy na produkto. Ang parehong binary ng application ay gagana sa parehong chip revision v1.0 at chip revision v3.0.
Pagtutukoy ng Label
Ang label ng ESP32-D0WD-V3 ay ipinapakita sa ibaba:
Ang label ng ESP32-D0WDQ6-V3 ay ipinapakita sa ibaba:
Impormasyon sa Pag-order
Para sa pag-order ng produkto, mangyaring sumangguni sa: ESP Product Selector.
Disclaimer at Paunawa sa Copyright
Ang impormasyon sa dokumentong ito, kasama ang URL mga sanggunian, ay maaaring magbago nang walang abiso.
ANG DOKUMENTONG ITO AY IBINIGAY NA WALANG WARRANTY ANUMANG ANO MAN, KASAMA ANG ANUMANG WARRANTY NG KAKAYKAL, HINDI PAGLABAG, KAANGKUPAN PARA SA ANUMANG PARTIKULAR NA LAYUNIN, O ANUMANG WARRANTY NA MAGMUMULA SA ANUMANG PROPOSAL, ESPESYO.AMPLE.
Ang lahat ng pananagutan, kabilang ang pananagutan para sa paglabag sa anumang mga karapatan sa pagmamay-ari, na may kaugnayan sa paggamit ng impormasyon sa dokumentong ito ay tinatanggihan. Walang mga lisensyang ipinahayag o ipinahiwatig, sa pamamagitan ng estoppel o kung hindi man, sa anumang mga karapatan sa intelektwal na ari-arian ang ibinibigay dito. Ang logo ng Miyembro ng Wi-Fi Alliance ay isang trademark ng Wi-Fi Alliance. Ang Bluetooth logo ay isang rehistradong trademark ng Bluetooth SIG.
Ang lahat ng mga trade name, trademark at rehistradong trademark na binanggit sa dokumentong ito ay pag-aari ng kani-kanilang mga may-ari, at sa pamamagitan nito ay kinikilala.
Copyright © 2022 Espressif Inc. Lahat ng karapatan ay nakalaan.
Koponan ng Espressif IoT www.espressif.com
Mga Dokumento / Mga Mapagkukunan
 |
ESPRESSIF ESP32 Chip Revision v3.0 [pdf] Gabay sa Gumagamit ESP32 Chip Revision v3.0, ESP32, Chip Revision v3.0, ESP32 Chip |
