ESPRESSIF ESP32-Chip-Revision v3.0

Designänderung in Chip-Revision v3.0

Espressif hat eine Änderung auf Waferebene für Produkte der ESP32-Serie veröffentlicht (Chip-Revision v3.0). Dieses Dokument beschreibt die Unterschiede zwischen der Chip-Revision v3.0 und früheren ESP32-Chip-Revisionen. Nachfolgend sind die wichtigsten Designänderungen in der Chip-Revision v3.0 aufgeführt:

1. PSRAM Cache Bug Fix: „Wenn die CPU in einer bestimmten Reihenfolge auf das externe SRAM zugreift, können Lese- und Schreibfehler auftreten.“ behoben. Einzelheiten zu diesem Problem finden Sie in Punkt 3.9 der SoC-Errata der ESP32-Serie.
2. Behoben „Wenn jede CPU bestimmte unterschiedliche Adressräume gleichzeitig liest, kann ein Lesefehler auftreten.“ Einzelheiten zu dem Problem finden Sie in Punkt 3.10 der SoC-Errata der ESP32-Serie.
3. Optimierte Stabilität des 32.768-kHz-Quarzoszillators, das Problem wurde vom Kunden gemeldet, dass es eine geringe Wahrscheinlichkeit gibt, dass der 1.0-kHz-Quarzoszillator unter Chip-Revision v32.768-Hardware nicht richtig starten konnte.
4. Behoben Fehlerinjektionsprobleme in Bezug auf sicheres Booten und Flash-Verschlüsselung wurden behoben. Referenz: Sicherheitshinweis zu Fehlerinjektion und eFuse-Schutz
   (CVE-2019-17391) & Espressif Security Advisory Concerning Fault Injection and Secure Boot (CVE-2019-15894)
5. Verbesserung: Die vom TWAI-Modul unterstützte minimale Baudrate wurde von 25 kHz auf 12.5 kHz geändert.
6. Erlaubte dauerhafte Deaktivierung des Download-Boot-Modus durch Programmierung des neuen eFuse-Bits UART_DOWNLOAD_DIS. Wenn dieses Bit auf 1 programmiert ist, kann der Download-Boot-Modus nicht verwendet werden und das Booten schlägt fehl, wenn die Strapping-Pins für diesen Modus eingestellt sind. Die Software programmiert dieses Bit durch Schreiben in Bit 27 von EFUSE_BLK0_WDATA0_REG und liest dieses Bit durch Lesen von Bit 27 von EFUSE_BLK0_RDATA0_REG. Die Schreibsperre für dieses Bit wird mit der Schreibsperre für das eFuse-Feld flash_crypt_cnt geteilt.

Auswirkungen auf Kundenprojekte

Dieser Abschnitt soll unseren Kunden helfen, die Auswirkungen der Verwendung der Chip-Revision v3.0 in einem neuen Design oder des Ersetzens einer älteren SoC-Version durch die Chip-Revision v3.0 in einem bestehenden Design zu verstehen.

Anwendungsfall 1: Hardware- und Software-Upgrade
Dies ist der Anwendungsfall, bei dem das neue Projekt initiiert wird oder ein Upgrade für Hardware und Software in einem bestehenden Projekt eine mögliche Option ist. In einem solchen Fall kann das Projekt vom Schutz vor Fehlerinjektionsangriffen profitieren und auch Vorteile ziehentage des neueren sicheren Startmechanismus und PSRAM-Cache-Fehlerbehebung mit leicht verbesserter PSRAM-Leistung.

1. Änderungen am Hardwaredesign:
   Bitte befolgen Sie die neueste Espressif Hardware Design Guideline. Weitere Informationen zur Optimierung des Stabilitätsproblems des 32.768-kHz-Quarzoszillators finden Sie im Abschnitt Quarzoszillator.
2. Änderungen am Softwaredesign:
   1) Wählen Sie Minimum configuration to Rev3: Gehen Sie zu menuconfig > Conponent config > ESP32-specific und setzen Sie die Option Minimum Supported ESP32 Revision auf „Rev 3“.
   2) Softwareversion: Es wird empfohlen, RSA-basierten sicheren Start von ESP-IDF v4.1 und höher zu verwenden. ESP-IDF v3.X Release-Version kann auch mit Anwendungen mit originalem Secure Boot V1 funktionieren.

Anwendungsfall 2: Nur Hardware-Upgrade
Dies ist der Anwendungsfall, bei dem Kunden ein bestehendes Projekt haben, das ein Hardware-Upgrade ermöglichen kann, die Software jedoch über Hardware-Revisionen hinweg gleich bleiben muss. In diesem Fall profitiert das Projekt von der Sicherheit bei Fehlerinjektionsangriffen, der Behebung von PSRAM-Cache-Fehlern und Stabilitätsproblemen mit dem 32.768-kHz-Quarzoszillator. Die PSRAM-Leistung bleibt jedoch weiterhin gleich.

1. Änderungen am Hardwaredesign:
   Bitte befolgen Sie die neueste Espressif Hardware Design Guideline.
2. Änderungen am Softwaredesign:
   Der Kunde kann weiterhin dieselbe Software und Binärdatei für die bereitgestellten Produkte verwenden. Dieselbe Anwendungsbinärdatei funktioniert sowohl auf Chip-Revision v1.0 als auch auf Chip-Revision v3.0.

Etikettenspezifikation

Das Etikett von ESP32-D0WD-V3 ist unten dargestellt:
Das Etikett von ESP32-D0WDQ6-V3 ist unten dargestellt:

Bestellinformationen

Informationen zur Produktbestellung finden Sie unter: ESP Product Selector.

Haftungsausschluss und Urheberrechtshinweis
Informationen in diesem Dokument, einschließlich URL Referenzen, können ohne vorherige Ankündigung geändert werden.
DIESES DOKUMENT WIRD OHNE JEGLICHE GEWÄHRLEISTUNG BEREITGESTELLT, EINSCHLIESSLICH JEGLICHER GEWÄHRLEISTUNG DER MARKTGÄNGIGKEIT, NICHTVERLETZUNG VON RECHTEN DRITTER, EIGNUNG FÜR EINEN BESTIMMTEN ZWECK ODER JEDER GEWÄHRLEISTUNG, DIE SICH AUS VORSCHLÄGEN, SPEZIFIKATIONEN ODER SAMPLE.

Jegliche Haftung, einschließlich der Haftung für die Verletzung von Eigentumsrechten, im Zusammenhang mit der Verwendung von Informationen in diesem Dokument wird ausgeschlossen. Hierin werden keine ausdrücklichen oder stillschweigenden Lizenzen, durch Rechtsverwirkung oder anderweitig, für geistige Eigentumsrechte gewährt. Das Mitgliedslogo der Wi-Fi Alliance ist eine Marke der Wi-Fi Alliance. Das Bluetooth-Logo ist ein eingetragenes Warenzeichen von Bluetooth SIG.
Alle in diesem Dokument erwähnten Handelsnamen, Warenzeichen und eingetragenen Warenzeichen sind Eigentum ihrer jeweiligen Inhaber und werden hiermit anerkannt.
Copyright © 2022 Espressif Inc. Alle Rechte vorbehalten.

Espressif IoT-Team www.espressif.com

Dokumente / Ressourcen

ESPRESSIF ESP32-Chip-Revision v3.0 [pdf] Benutzerhandbuch ESP32-Chip-Revision v3.0, ESP32, Chip-Revision v3.0, ESP32-Chip

Verweise

• Bedienungsanleitung