MICROCHIP CoreFPU මූලික පාවෙන ලක්ෂ්‍ය ඒකකය
හැඳින්වීම
- The Core Floating Point Unit (CoreFPU) is designed for floating-point arithmetic and conversion operations, for single and double precision floating-point numbers. CoreFPU supports fixed-point to floating-point and floating-point to fixed-point conversions and floating-point addition, subtraction, and multiplication operations. The IEEE® Standard for Floating-Point Arithmetic (IEEE 754) is a technical standard for floating-point computation.
- Important: CoreFPU supports calculations with normalized numbers only, and only the Verilog language is supported; VHDL is not supported.
සාරාංශය
පහත වගුවේ CoreFPU ලක්ෂණ පිළිබඳ සාරාංශයක් සපයයි.
වගුව 1. CoreFPU ලක්ෂණ
| මූලික අනුවාදය | මෙම ලේඛනය CoreFPU v3.0 සඳහා අදාළ වේ. |
| සහාය දක්වන උපාංග පවුල් |
|
| සහාය දක්වන මෙවලම් ප්රවාහය | Libero® SoC v12.6 හෝ පසුව නිකුත් කිරීම් අවශ්‍ය වේ. |
| බලපත්ර ලබා දීම | CoreFPU is not license locked. |
| ස්ථාපන උපදෙස් | CoreFPU must be installed to the IP Catalog of Libero SoC automatically through the IP Catalog update function. Alternatively, CoreFPU could be manually downloaded from the catalog. Once the IP core is
installed, it is configured, generated and instantiated within SmartDesign for inclusion in the project. |
| උපාංග භාවිතය සහ කාර්ය සාධනය | A summary of utilization and performance information for CoreFPU is listed in Device Resource Utilization and Performance. |
CoreFPU වෙනස් කිරීමේ ලොග් තොරතුරු
මෙම කොටස පුළුල් ආවරණයක් සපයයිview නවතම නිකුතුවෙන් ආරම්භ වන, අලුතින් ඇතුළත් කරන ලද විශේෂාංග. විසඳා ඇති ගැටළු පිළිබඳ වැඩිදුර තොරතුරු සඳහා, විසඳන ලද ගැටළු කොටස බලන්න.
| අනුවාදය | මොනවද අළුත් |
| v3.0 | Implemented additional output flags to enhance the accuracy of the IP |
| v2.1 | Added the double precision feature |
| v2.0 | Updated the timing waveforms |
| v1.0 | First production release of CoreFPU |
1. විශේෂාංග
CoreFPU හි පහත ප්‍රධාන ලක්ෂණ ඇත:
- Supports Single and Double Precision Floating Numbers as per IEEE-754 Standard
- Supports Conversions as listed:
- ස්ථාවර ලක්ෂ්‍යය සිට පාවෙන ලක්ෂ්‍යය දක්වා පරිවර්තනය
- Floating-point to Fixed-point conversion
- Supports Arithmetic Operations as listed:
- පාවෙන ලක්ෂ්‍ය එකතු කිරීම
- පාවෙන ලක්ෂ්‍ය අඩු කිරීම
- පාවෙන ලක්ෂ්‍ය ගුණ කිරීම
- Provides the Rounding Scheme (Round to nearest even) for the Arithmetic Operations only
- Provides Flags for Overflow, Underflow, Infinity (Positive Infinity, Negative Infinity), Quiet NaN (QNaN) and Signalling NaN (SNaN) for Floating-Point Numbers.
- Supports Fully pipelined implementation of Arithmetic Operations
- Provides Provision to configure the Core for Design Requirements
ක්රියාකාරී විස්තරය
- පාවෙන-ලක්ෂ්‍ය අංක ගණිතය සඳහා වන IEEE ප්‍රමිතිය (IEEE 754) යනු පාවෙන-ලක්ෂ්‍ය ගණනය කිරීම සඳහා වන තාක්ෂණික ප්‍රමිතියකි. පාවෙන-ලක්ෂ්‍යය යන පදය අංකයේ රේඩික්ස් ලක්ෂ්‍යයට (දශම ලක්ෂ්‍යය හෝ ද්විමය ලක්ෂ්‍යය) යොමු කරයි, එය අංකයේ සැලකිය යුතු ඉලක්කම්වලට සාපේක්ෂව ඕනෑම තැනක තබා ඇත.
පාවෙන ලක්ෂ්‍ය සංඛ්‍යාවක් සාමාන්‍යයෙන් විද්‍යාත්මක අංකනයෙහි ප්‍රකාශ කරනු ලබන්නේ, F × r^E ආකාරයෙන්, යම් රේඩික්ස් (r) හි භාගයක් (F) සහ ඝාතකයක් (E) සමඟිනි. දශම සංඛ්‍යා 10 (F × 10^E) හි රේඩික්ස් භාවිතා කරන අතර, ද්විමය සංඛ්‍යා 2 (F × 2^E) හි රේඩික්ස් භාවිතා කරයි. - පාවෙන ලක්ෂ්‍ය සංඛ්‍යාවේ නිරූපණය අද්විතීය නොවේ. උදාහරණයක් ලෙසample, අංකය 55.66 5.566 × 10^1, 0.5566 × 10^2, 0.05566 × 10^3, යනාදී ලෙස නිරූපණය කෙරේ. භාගික කොටස සාමාන්‍යකරණය කර ඇත. සාමාන්‍යකරණය කළ ආකාරයෙන්, රේඩික්ස් ලක්ෂ්‍යයට පෙර ඇත්තේ ශුන්ය නොවන තනි ඉලක්කමක් පමණි. උදාහරණයක් ලෙසample, දශම අංකය 123.4567 1.234567 × 10^2 ලෙස සාමාන්‍යකරණය කර ඇත; ද්විමය අංකය 1010.1011B 1.0101011B × 2^3 ලෙස සාමාන්‍යකරණය කර ඇත.
- ස්ථාවර බිටු සංඛ්‍යාවක් සමඟ නිරූපණය කළ විට පාවෙන ලක්ෂ්‍ය සංඛ්‍යා නිරවද්‍යතාවය නැති වන බව සැලකිල්ලට ගැනීම වැදගත්ය (උදා:ample, 32-bit or 64-bit). This is because there are an infinite number of real numbers (even within a small range from 0.0 to 0.1). On the other hand, an
n- bit binary pattern represents a finite 2^n distinct numbers. Hence, not all the real numbers are represented. The nearest approximation is used instead, which results in the loss of accuracy.
The single precision floating-point number is represented as follows:
- Sign bit: 1-bit
- Exponent width: 8 bits
- Significand precision: 24 bits (23 bits are explicitly stored)
රූපය 2-1. 32-බිට් රාමුව
The double precision floating-point number is represented as follows:
- Sign bit: 1-bit
- Exponent width: 11 bits
- Significand precision: 53 bits (52 bits are explicitly stored)
රූපය 2-2. 64-බිට් රාමුව 
CoreFPU යනු පරිවර්තන මොඩියුල දෙකෙහි (ස්ථාවර සිට පාවෙන ලක්ෂ්‍යය සහ පාවෙන සිට ස්ථාවර ලක්ෂ්‍යය) සහ අංක ගණිත මෙහෙයුම් තුනක (FP ADD, FP SUB, සහ FP MULT) ඉහළ මට්ටමේ ඒකාබද්ධතාවයයි. තෝරාගත් මෙහෙයුම සඳහා සම්පත් භාවිතා කරන පරිදි පරිශීලකයාට අවශ්‍යතාවය මත පදනම්ව ඕනෑම මෙහෙයුමක් වින්‍යාසගත කළ හැකිය.
පහත රූපයේ දැක්වෙන්නේ වරායන් සහිත ඉහළ මට්ටමේ CoreFPU බ්ලොක් රූප සටහනයි.
රූපය 2-3. CoreFPU ports බ්ලොක් රූප සටහන
The following table lists the width of the Input and Output ports. Table 2-1. Input and Output Port Width
| සංඥාව | තනි නිරවද්‍ය පළල | Double Precision Width |
| අයින් | [31:0] | [63:0] |
| බඳුන | [31:0] | [63:0] |
| ගැන | [31:0] | [63:0] |
| පුට් | [31:0] | [63:0] |
Fixed-Point to Floating-Point (Conversion)
ස්ථාවර සිට පාවෙන ලක්ෂ්‍යය දක්වා වින්‍යාස කර ඇති CoreFPU, ස්ථාවර ලක්ෂ්‍යයේ සිට පාවෙන ලක්ෂ්‍යය දක්වා පරිවර්තන මොඩියුලය අනුමාන කරයි. CoreFPU වෙත ආදානය (ain) යනු පූර්ණ සංඛ්‍යා සහ භාගික බිටු අඩංගු ඕනෑම ස්ථාවර ලක්ෂ්‍ය අංකයකි. CoreFPU වින්‍යාසකරුට ආදාන පූර්ණ සංඛ්‍යා සහ භාග පළල තෝරා ගැනීමට විකල්ප ඇත. ආදානය di_valid සංඥාව මත වලංගු වන අතර ප්රතිදානය do_valid මත වලංගු වේ. ස්ථාවර සිට පාවෙන මෙහෙයුමේ ප්රතිදානය (aout) තනි හෝ ද්විත්ව නිරවද්‍ය පාවෙන ලක්ෂ්‍ය ආකෘතියෙන් ඇත.
Exampස්ථාවර ලක්ෂ්‍යයේ සිට පාවෙන ලක්ෂ්‍ය දක්වා පරිවර්තන මෙහෙයුම සඳහා le පහත වගුවේ දක්වා ඇත.
වගුව 2-2. උදාampස්ථාවර ලක්ෂ්‍යයෙන් පාවෙන ලක්ෂ්‍යයට පරිවර්තනය සඳහා le
| ස්ථාවර ලක්ෂ්‍ය අංකය | පාවෙන ලක්ෂ්‍ය අංකය | |||||
| අයින් | නිඛිල | භාගය | ගැන | අත්සන් කරන්න | ඝාතකයා | මන්තිස්ස |
| 0x12153524 (32-bit) | 00010010000101010 | 011010100100100 | 0x4610a9a9 | 0 | 10001100 | 00100001010100110101001 |
| 0x0000000000008CCC
(බිට් 64) |
0000000000000000000000000000000000000000000000001 | 000110011001100 | 0x3FF199999999999A | 0 | 01111111111 | 0001100110011001100110011001100110011001100110011010 |
Floating-Point to Fixed-Point (Conversion)
පාවෙන සිට ස්ථාවර ලක්ෂ්‍යය දක්වා වින්‍යාස කර ඇති CoreFPU, පාවෙන ලක්ෂ්‍යයේ සිට ස්ථාවර ලක්ෂ්‍යය දක්වා පරිවර්තන මොඩියුලය අනුමාන කරයි. CoreFPU වෙත ආදානය (ain) යනු ඕනෑම තනි හෝ ද්විත්ව නිරවද්‍ය පාවෙන ලක්ෂ්‍ය අංකයක් වන අතර එය පූර්ණ සංඛ්‍යා සහ භාගික බිටු අඩංගු ස්ථාවර ලක්ෂ්‍ය ආකෘතියෙන් ප්‍රතිදානයක් (aout) නිපදවයි. ආදානය di_valid සංඥාව මත වලංගු වන අතර ප්රතිදානය do_valid මත වලංගු වේ. CoreFPU වින්‍යාසකරුට ප්‍රතිදාන පූර්ණ සංඛ්‍යා සහ භාග පළල තෝරා ගැනීමට විකල්ප ඇත.
Exampපාවෙන ලක්ෂ්‍යයෙන් ස්ථාවර ලක්ෂ්‍යයට පරිවර්තනය කිරීමේ ක්‍රියාවලිය සඳහා le පහත වගුවේ දක්වා ඇත.
වගුව 2-3. උදාampපාවෙන ලක්ෂ්‍යය සිට ස්ථාවර ලක්ෂ්‍යය දක්වා පරිවර්තනය සඳහා le
| පාවෙන ලක්ෂ්‍ය අංකය | ස්ථාවර ලක්ෂ්‍ය අංකය | |||||
| අයින් | අත්සන් කරන්න | ඝාතකයා | මන්තිස්ස | ගැන | නිඛිල | භාගය |
| 0x41bd6783 (32-bit) | 0 | 10000011 | 01111010110011110000011 | 0x000bd678 | 00000000000010111 | 101011001111000 |
| 0x4002094c447c30d3
(බිට් 64) |
0 | 10000000000 | 0010000010010100110001000100011111000011000011010011 | 0x0000000000012095 | 0000000000000000000000000000000000000000000000010 | 010000010010101 |
Floating-Point Addition (Arithmetic Operation)
CoreFPU configured as FP ADD infers the floating-point addition module. It adds the two floating-point numbers (ain and bin) and provides the output (pout) in floating-point format. The input and output are single or double precision floating-point numbers. The input is valid on di_valid signal and output is valid on do_valid. The core produce ovfl_fg (Overflow), qnan_fg (Quiet Not a Number), snan_fg (Signalling Not a Number), pinf_fg(Positive Infinity), and ninf_fg (Negative Infinity) flags based on the addition operation.
Exampපාවෙන ලක්ෂ්‍ය එකතු කිරීමේ ක්‍රියාවලිය සඳහා වන උපදෙස් පහත වගු වල ලැයිස්තුගත කර ඇත.
වගුව 2-4. උදාampපාවෙන-ලක්ෂ්‍ය එකතු කිරීමේ මෙහෙයුම සඳහා le (32-බිට්)
| පාවෙන ලක්ෂ්‍ය අගය | අත්සන් කරන්න | ඝාතකයා | මන්තිස්ස |
| පාවෙන ලක්ෂ්‍ය ආදානය 1 ain (0x4e989680) | 0 | 10011101 | 00110001001011010000000 |
| පාවෙන ලක්ෂ්‍ය ආදානය 2 බින් (0x4f191b40) | 0 | 10011110 | 00110010001101101000000 |
| පාවෙන ලක්ෂ්‍ය එකතු කිරීමේ ප්‍රතිදාන පවුට් (0x4f656680) | 0 | 10011110 | 11001010110011010000000 |
වගුව 2-5. උදාampපාවෙන-ලක්ෂ්‍ය එකතු කිරීමේ මෙහෙයුම සඳහා le (64-බිට්)
| පාවෙන ලක්ෂ්‍ය අගය | අත්සන් කරන්න | ඝාතකයා | මන්තිස්ස |
| Floating-point input 1
ain (0x3ff4106ee30caa32) |
0 | 01111111111 | 0100000100000110111011100011000011001010101000110010 |
| Floating-point input 2
bin (0x40020b2a78798e61) |
0 | 10000000000 | 0010000010110010101001111000011110011000111001100001 |
| Floating-point addition output pout (0x400c1361e9ffe37a) | 0 | 10000000000 | 1100000100110110000111101001111111111110001101111010 |
Floating-Point Subtraction (Arithmetic Operation)
FP SUB ලෙස වින්‍යාස කර ඇති CoreFPU, පාවෙන-ලක්ෂ්‍ය අඩු කිරීමේ මොඩියුලය අනුමාන කරයි. එය පාවෙන-ලක්ෂ්‍ය සංඛ්‍යා දෙක (ain සහ bin) අඩු කර ප්රතිදානය (pout) පාවෙන-ලක්ෂ්‍ය ආකෘතියෙන් සපයයි. ආදානය සහ ප්රතිදානය තනි හෝ ද්විත්ව නිරවද්‍ය පාවෙන-ලක්ෂ්‍ය සංඛ්‍යා වේ. ආදානය di_valid සංඥාව මත වලංගු වන අතර ප්රතිදානය do_valid මත වලංගු වේ. හරය අඩු කිරීමේ මෙහෙයුම මත පදනම්ව ovfl_fg (Overflow), unfl_fg (underflow), qnan_fg (Quiet Not A Number), snan_fg (Signalling Not A Number), pinf_fg (Positive Infinity) සහ ninf_fg (Negative Infinity) ධජ නිපදවයි.
Exampපාවෙන ලක්ෂ්‍ය අඩු කිරීමේ මෙහෙයුම සඳහා වන උපදෙස් පහත වගු වල ලැයිස්තුගත කර ඇත.
වගුව 2-6. උදාampපාවෙන-ලක්ෂ්‍ය අඩු කිරීමේ මෙහෙයුම සඳහා le (32-බිට්)
| පාවෙන ලක්ෂ්‍ය අගය | අත්සන් කරන්න | ඝාතකයා | මන්තිස්ස |
| පාවෙන ලක්ෂ්‍ය ආදානය 1 ain (0xac85465f) | 1 | 01011001 | 00001010100011001011111 |
| පාවෙන ලක්ෂ්‍ය ආදානය 2 බින් (0x2f516779) | 0 | 01011110 | 10100010110011101111001 |
| පාවෙන ලක්ෂ්‍ය අඩු කිරීමේ ප්‍රතිදාන පවුට් (0xaf5591ac) | 1 | 01011110 | 10101011001000110101011 |
| පාවෙන ලක්ෂ්‍ය අගය | අත්සන් කරන්න | ඝාතකයා | මන්තිස්ස |
| Floating-point input 1
ain (0x405569764adff823) |
0 | 10000000101 | 0101011010010111011001001010110111111111100000100011 |
| Floating-point input 2
bin (0x4057d04e78dee3fc) |
0 | 10000000101 | 0111110100000100111001111000110111101110001111111100 |
| Floating-point subtraction output pout (0xc02336c16ff75ec8) | 1 | 10000000010 | 0011001101101100000101101111111101110101111011001000 |
Floating-Point Multiplication (Arithmetic Operation)
FP MULT ලෙස වින්‍යාස කර ඇති CoreFPU, පාවෙන ලක්ෂ්‍ය ගුණ කිරීමේ මොඩියුලය අනුමාන කරයි. එය පාවෙන ලක්ෂ්‍ය සංඛ්‍යා දෙක (ain සහ bin) ගුණ කරන අතර ප්රතිදානය (pout) පාවෙන ලක්ෂ්‍ය ආකෘතියෙන් සපයයි. ආදානය සහ ප්රතිදානය තනි හෝ ද්විත්ව නිරවද්‍ය පාවෙන ලක්ෂ්‍ය සංඛ්‍යා වේ. ආදානය di_valid සංඥාව මත වලංගු වන අතර ප්රතිදානය do_valid මත වලංගු වේ. හරය ගුණ කිරීමේ ක්‍රියාවලිය මත පදනම්ව ovfl_fg (Overflow), unfl_fg (Underflow), qnan_fg (Quiet Not A Number), snan_fg (Signalling Not A Number), pinf_fg (Positive Infinity) සහ ninf_fg (Negative Infinity) ධජ නිපදවයි.
Exampපාවෙන ලක්ෂ්‍ය ගුණ කිරීමේ ක්‍රියාවලිය සඳහා වන උපදෙස් පහත වගු වල ලැයිස්තුගත කර ඇත.
වගුව 2-8. උදාampපාවෙන-ලක්ෂ්‍ය ගුණ කිරීමේ මෙහෙයුම සඳහා le (32-බිට්)
| පාවෙන ලක්ෂ්‍ය අගය | අත්සන් කරන්න | ඝාතකයා | මන්තිස්ස |
| පාවෙන ලක්ෂ්‍ය ආදානය 1 ain (0x1ec7a735) | 0 | 00111101 | 10001111010011100110101 |
| පාවෙන ලක්ෂ්‍ය ආදානය 2 බින් (0x6ecf15e8) | 0 | 11011101 | 10011110001010111101000 |
| පාවෙන ලක්ෂ්‍ය ගුණ කිරීමේ ප්‍රතිදාන පවුට් (0x4e21814a) | 0 | 10011100 | 01000011000000101001010 |
| පාවෙන ලක්ෂ්‍ය අගය | අත්සන් කරන්න | ඝාතකයා | මන්තිස්ස |
| Floating-point input 1
ain (0x40c1f5a9930be0df) |
0 | 10000001100 | 0001111101011010100110010011000010111110000011011111 |
| Floating-point input 2
bin (0x400a0866c962b501) |
0 | 10000000000 | 1010000010000110011011001001011000101011010100000001 |
| Floating-point multiplication output pout (0x40dd38a1c3e2cae9) | 0 | 10000001101 | 1101001110001010000111000011111000101100101011101001 |
Truth Table for Addition and Subtraction
The following truth tables list the values for addition and subtraction operation. Table 2-10. Truth Table for Addition
| දත්ත A | දත්ත බී | Sign Bit | ප්රතිඵලය | පිටාර ගැලීම | යටින් ගලා යාම | ස්නාන් | ක්වාන්එන් | PINF | NINF |
| QNaN/SNaN | x | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| x | QNaN/SNaN | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| ශුන්ය | ශුන්ය | 0 | පොසෙරෝ | 0 | 0 | 0 | 0 | 0 | 0 |
| ශුන්ය | සීමිත (y) | 0 | සීමිත (y) | 0 | 0 | 0 | 0 | 0 | 0 |
| ශුන්ය | අශුභ(y) | 1 | අශුභ(y) | 0 | 0 | 0 | 0 | 0 | 0 |
| ශුන්ය | අනන්තය | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| ශුන්ය | නෙගින්ෆිනයිට් | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| සීමිත (y) | ශුන්ය | 0 | සීමිත (y) | 0 | 0 | 0 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අනන්තය | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| මේසය 2-10. Truth Table for Addition (continued) | |||||||||
| දත්ත A | දත්ත බී | Sign Bit | ප්රතිඵලය | පිටාර ගැලීම | යටින් ගලා යාම | ස්නාන් | ක්වාන්එන් | PINF | NINF |
| පශ්චාත්-අවංක | නෙගින්ෆිනයිට් | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| අශුභ(y) | ශුන්ය | 1 | අශුභ(y) | 0 | 0 | 0 | 0 | 0 | 0 |
| අශුභ | අනන්තය | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අශුභ | නෙගින්ෆිනයිට් | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| අනන්තය | ශුන්ය | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අනන්තය | පශ්චාත්-අවංක | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අනන්තය | අශුභ | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අනන්තය | අනන්තය | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අනන්තය | නෙගින්ෆිනයිට් | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| නෙගින්ෆිනයිට් | ශුන්ය | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| නෙගින්ෆිනයිට් | පශ්චාත්-අවංක | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| නෙගින්ෆිනයිට් | අශුභ | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| නෙගින්ෆිනයිට් | අනන්තය | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| නෙගින්ෆිනයිට් | නෙගින්ෆිනයිට් | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0 | පශ්චාත්-අවංක | 0 | 0 | 0 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0/1 | ක්වාන්එන් | 0 | 0 | 0 | 1 | 0 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0/1 | ස්නාන් | 0 | 0 | 1 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0 | පොස්නාන් | 1 | 0 | 1 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 0 | පශ්චාත්-අවංක | 0 | 0 | 0 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 1 | අශුභ | 0 | 0 | 0 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 0 | පොස්නාන් | 0 | 1 | 1 | 0 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 0 | පශ්චාත්-අවංක | 0 | 0 | 0 | 0 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 1 | අශුභ | 0 | 0 | 0 | 0 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 0 | පොස්නාන් | 0 | 1 | 1 | 0 | 0 | 0 |
| අශුභ | අශුභ | 1 | අශුභ | 0 | 0 | 0 | 0 | 0 | 0 |
| අශුභ | අශුභ | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| අශුභ | අශුභ | 0/1 | ක්වාන්එන් | 0 | 0 | 0 | 1 | 0 | 0 |
| අශුභ | අශුභ | 0/1 | ස්නාන් | 0 | 0 | 1 | 0 | 0 | 0 |
| අශුභ | අශුභ | 0 | පොස්නාන් | 1 | 0 | 1 | 0 | 0 | 0 |
| දත්ත A | දත්ත බී | Sign Bit | ප්රතිඵලය | පිටාර ගැලීම | යටින් ගලා යාම | ස්නාන් | ක්වාන්එන් | PINF | NINF |
| QNaN/SNaN | x | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| x | QNaN/SNaN | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| ශුන්ය | ශුන්ය | 0 | පොසෙරෝ | 0 | 0 | 0 | 0 | 0 | 0 |
| ශුන්ය | සීමිත (y) | 1 | අශුභ(y) | 0 | 0 | 0 | 0 | 0 | 0 |
| ශුන්ය | අශුභ(y) | 0 | සීමිත (y) | 0 | 0 | 0 | 0 | 0 | 0 |
| ශුන්ය | අනන්තය | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| ශුන්ය | නෙගින්ෆිනයිට් | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| සීමිත (y) | ශුන්ය | 0 | සීමිත (y) | 0 | 0 | 0 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අනන්තය | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| පශ්චාත්-අවංක | නෙගින්ෆිනයිට් | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අශුභ(y) | ශුන්ය | 1 | අශුභ(y) | 0 | 0 | 0 | 0 | 0 | 0 |
| අශුභ | අනන්තය | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| මේසය 2-11. Truth Table for Subtraction (continued) | |||||||||
| දත්ත A | දත්ත බී | Sign Bit | ප්රතිඵලය | පිටාර ගැලීම | යටින් ගලා යාම | ස්නාන් | ක්වාන්එන් | PINF | NINF |
| අශුභ | නෙගින්ෆිනයිට් | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අනන්තය | ශුන්ය | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අනන්තය | පශ්චාත්-අවංක | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අනන්තය | අශුභ | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අනන්තය | අනන්තය | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| අනන්තය | නෙගින්ෆිනයිට් | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| නෙගින්ෆිනයිට් | ශුන්ය | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| නෙගින්ෆිනයිට් | පශ්චාත්-අවංක | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| නෙගින්ෆිනයිට් | අශුභ | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| නෙගින්ෆිනයිට් | අනන්තය | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| නෙගින්ෆිනයිට් | නෙගින්ෆිනයිට් | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0 | පශ්චාත්-අවංක | 0 | 0 | 0 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 1 | අශුභ | 0 | 0 | 0 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0 | පොස්නාන් | 0 | 1 | 1 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 0 | පශ්චාත්-අවංක | 0 | 0 | 0 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| පශ්චාත්-අවංක | අශුභ | 0/1 | ක්වාන්එන් | 0 | 0 | 0 | 1 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 0/1 | ස්නාන් | 0 | 0 | 1 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 0 | පොස්නාන් | 1 | 0 | 1 | 0 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 1 | අශුභ | 0 | 0 | 0 | 0 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| අශුභ | පශ්චාත්-අවංක | 0/1 | ක්වාන්එන් | 0 | 0 | 0 | 1 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 0/1 | ස්නාන් | 0 | 0 | 1 | 0 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 0 | පොස්නාන් | 1 | 0 | 1 | 0 | 0 | 0 |
| අශුභ | අශුභ | 0 | පශ්චාත්-අවංක | 0 | 0 | 0 | 0 | 0 | 0 |
| අශුභ | අශුභ | 1 | අශුභ | 0 | 0 | 0 | 0 | 0 | 0 |
| අශුභ | අශුභ | 0 | පොස්නාන් | 0 | 1 | 1 | 0 | 0 | 0 |
වැදගත්:
- They in the preceding tables denotes any number.
- The in the preceding tables denotes a don’t care condition.
Truth Table for Multiplication
පහත සත්‍යතා වගුව ගුණ කිරීමේ ක්‍රියාව සඳහා අගයන් ලැයිස්තුගත කරයි.
වගුව 2-12. ගුණ කිරීම සඳහා සත්‍යතා වගුව
| දත්ත A | දත්ත බී | Sign Bit | ප්රතිඵලය | පිටාර ගැලීම | යටින් ගලා යාම | ස්නාන් | ක්වාන්එන් | PINF | NINF |
| QNaN/SNaN | x | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| x | QNaN/SNaN | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| ශුන්ය | ශුන්ය | 0 | පොසෙරෝ | 0 | 0 | 0 | 0 | 0 | 0 |
| ශුන්ය | පශ්චාත්-අවංක | 0 | පොසෙරෝ | 0 | 0 | 0 | 0 | 0 | 0 |
| ශුන්ය | අශුභ | 0 | පොසෙරෝ | 0 | 0 | 0 | 0 | 0 | 0 |
| ශුන්ය | අනන්තය | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| ශුන්ය | නෙගින්ෆිනයිට් | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| මේසය 2-12. Truth Table for Multiplication (continued) | |||||||||
| දත්ත A | දත්ත බී | Sign Bit | ප්රතිඵලය | පිටාර ගැලීම | යටින් ගලා යාම | ස්නාන් | ක්වාන්එන් | PINF | NINF |
| පශ්චාත්-අවංක | ශුන්ය | 0 | පොසෙරෝ | 0 | 0 | 0 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අනන්තය | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| පශ්චාත්-අවංක | නෙගින්ෆිනයිට් | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| අශුභ | ශුන්ය | 0 | පොසෙරෝ | 0 | 0 | 0 | 0 | 0 | 0 |
| අශුභ | අනන්තය | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| අශුභ | නෙගින්ෆිනයිට් | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අනන්තය | ශුන්ය | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| අනන්තය | පශ්චාත්-අවංක | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අනන්තය | අශුභ | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| අනන්තය | අනන්තය | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අනන්තය | නෙගින්ෆිනයිට් | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| නෙගින්ෆිනයිට් | ශුන්ය | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| නෙගින්ෆිනයිට් | පශ්චාත්-අවංක | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| නෙගින්ෆිනයිට් | අශුභ | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| නෙගින්ෆිනයිට් | අනන්තය | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| නෙගින්ෆිනයිට් | නෙගින්ෆිනයිට් | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0 | පශ්චාත්-අවංක | 0 | 0 | 0 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0 | පොස්නාන් | 0 | 0 | 1 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0 | පොස්නාන් | 1 | 0 | 1 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | පශ්චාත්-අවංක | 0 | පොස්නාන් | 0 | 1 | 1 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 1 | අශුභ | 0 | 0 | 0 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| පශ්චාත්-අවංක | අශුභ | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 0 | පොස්නාන් | 0 | 0 | 1 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 0 | පොස්නාන් | 1 | 0 | 1 | 0 | 0 | 0 |
| පශ්චාත්-අවංක | අශුභ | 0 | පොස්නාන් | 0 | 1 | 1 | 0 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 1 | අශුභ | 0 | 0 | 0 | 0 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 1 | නෙගින්ෆිනයිට් | 0 | 0 | 0 | 0 | 0 | 1 |
| අශුභ | පශ්චාත්-අවංක | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 0 | පොස්නාන් | 0 | 0 | 1 | 0 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 0 | පොස්නාන් | 1 | 0 | 1 | 0 | 0 | 0 |
| අශුභ | පශ්චාත්-අවංක | 0 | පොස්නාන් | 0 | 1 | 1 | 0 | 0 | 0 |
| අශුභ | අශුභ | 0 | පශ්චාත්-අවංක | 0 | 0 | 0 | 0 | 0 | 0 |
| අශුභ | අශුභ | 0 | අනන්තය | 0 | 0 | 0 | 0 | 1 | 0 |
| අශුභ | අශුභ | 0 | පොස්ක්නාන් | 0 | 0 | 0 | 1 | 0 | 0 |
| අශුභ | අශුභ | 0 | පොස්ක්නාන් | 0 | 0 | 1 | 0 | 0 | 0 |
| අශුභ | අශුභ | 0 | පොස්ක්නාන් | 1 | 0 | 1 | 0 | 0 | 0 |
| අශුභ | අශුභ | 0 | පොස්ක්නාන් | 0 | 1 | 1 | 0 | 0 | 0 |
වැදගත්:
Sign Bit ‘0’ defines positive output and ‘1’ defines negative output.
The x in the preceding table denotes don’t care condition.
CoreFPU පරාමිතීන් සහ අතුරුමුහුණත් සංඥා
මෙම කොටසේ CoreFPU වින්‍යාසකාරක සැකසුම් සහ I/O සංඥා වල පරාමිතීන් සාකච්ඡා කෙරේ.
මානකරන GUI පරාමිති
පහත වගුවේ දැක්වෙන පරිදි FPU ඒකකයට අදාළ වන වින්‍යාසගත කළ හැකි විකල්ප ගණනාවක් තිබේ. පෙරනිමියෙන් වෙනස් වින්‍යාසයක් අවශ්‍ය නම්, වින්‍යාස කළ හැකි විකල්පය සඳහා සුදුසු අගයන් තෝරා ගැනීමට වින්‍යාස සංවාද කොටුව භාවිතා කරයි.
වගුව 3-1. CoreFPU වින්‍යාස GUI පරාමිතීන්
| පරාමිතිය නම | පෙරනිමිය | විස්තරය |
| නිරවද්යතාව | තනිකඩ | Select the operation as required:
Single Precision |
| පරිවර්තන වර්ගය | ස්ථාවර ලක්ෂ්‍යය සිට පාවෙන ලක්ෂ්‍යය දක්වා පරිවර්තනය | Select the operation as required:
|
| Input Fraction Width1 | 15 | Configures the fractional point in the Input ain and bin signals
Valid range is 31–1 |
| Output Fraction Width2 | 15 | Configures the fractional point in the Output aout signals
Valid range is 51–1 |
වැදගත්:
- This parameter is configurable only during fixed-point to floating-point conversion.
- This parameter is configurable only during floating-point to fixed-point conversion.
ආදාන සහ ප්‍රතිදාන සංඥා (ප්‍රශ්නයක් අසන්න)
පහත වගුවේ CoreFPU හි ආදාන සහ ප්‍රතිදාන තොට සංඥා ලැයිස්තුගත කර ඇත.
වගුව 3-2. වරාය විස්තරය
| සංඥා නම | පළල | ටයිප් කරන්න | විස්තරය |
| clk | 1 | ආදානය | Main system clock |
| rstn | 1 | ආදානය | Active-low asynchronous reset |
| වලංගු_දෙයක් | 1 | ආදානය | Active-high input valid
This signal indicates that the data present on ain[31:0], ain[63:0] and bin[31:0], bin[63:0] is valid. |
| අයින් | 32/64 | ආදානය | A Input Bus (It is used for all operations) |
| බඳුන1 | 32/64 | ආදානය | B Input Bus (It is used for arithmetic operations only) |
| ගැන2 | 32/64 | ප්රතිදානය | Output value when fixed to floating-point or floating to fixed-point conversion operations are selected. |
| පුට්1 | 32/64 | ප්රතිදානය | Output value when addition, subtraction, or multiplication operations are selected. |
| මේසය 3-2. Port Description (continued) | |||
| සංඥා නම | පළල | ටයිප් කරන්න | විස්තරය |
| do_valid_කරන්න | 1 | ප්රතිදානය | Active-high signal
මෙම සංඥාව මඟින් pout/aout දත්ත බස් රථයේ ඇති දත්ත වලංගු බව පෙන්නුම් කරයි. |
| ovfl_fg3 | 1 | ප්රතිදානය | Active-high signal
මෙම සංඥාව පාවෙන ලක්ෂ්‍ය මෙහෙයුම් වලදී පිටාර ගැලීම පෙන්නුම් කරයි. |
| unfl_fg විසින් තවත් | 1 | ප්රතිදානය | Active-high signal
This Signal indicates the underflow during floating point operations. |
| qnan_fg3 | 1 | ප්රතිදානය | Active-high signal
This signal indicates the Quiet Not a Number (QNaN) during floating-point operations. |
| ස්නැන්_එෆ්ජී | 1 | ප්රතිදානය | Active-high signal
මෙම සංඥාව පාවෙන ලක්ෂ්‍ය මෙහෙයුම් වලදී සංඥාකරණය නොවන අංකය (SNaN) දක්වයි. |
| pinf_fg3 | 1 | ප්රතිදානය | Active-high signal
මෙම සංඥාව පාවෙන ලක්ෂ්‍ය මෙහෙයුම් වලදී ධනාත්මක අනන්තය පෙන්නුම් කරයි. |
| නින්ෆ්_එෆ්ජී | 1 | ප්රතිදානය | Active-high signal
මෙම සංඥාව පාවෙන ලක්ෂ්‍ය මෙහෙයුම් වලදී සෘණ අනන්තය පෙන්නුම් කරයි. |
වැදගත්:
- This port is available only for floating-point addition, subtraction, or multiplication operations.
- This port is available only for fixed-point to floating-point and floating-point to fixed-point conversion operations.
- This port is available for floating-point to fixed-point, floating-point addition, floating-point subtraction, and floating-point multiplication.
ලිබෙරෝ නිර්මාණ කට්ටලයේ CoreFPU ක්රියාත්මක කිරීම
මෙම කොටසේ Libero Design Suite හි CoreFPU ක්රියාත්මක කිරීම විස්තර කෙරේ.
ස්මාර්ට් ඩිසයින්
CoreFPU ලිබෙරෝ IP නාමාවලියෙන් බාගත කිරීම සඳහා ලබා ගත හැකිය. web ගබඩාව. එය නාමාවලියෙහි ලැයිස්තුගත කළ පසු, SmartDesign ප්රවාහය භාවිතයෙන් හරය ක්ෂණිකව සකස් කරනු ලැබේ. මධ්‍යයන් වින්‍යාස කිරීමට, සම්බන්ධ කිරීමට සහ ජනනය කිරීමට SmartDesign භාවිතා කිරීම පිළිබඳ තොරතුරු සඳහා, Libero SoC මාර්ගගත උදව් බලන්න.
මූලික අවස්ථාව වින්‍යාස කර ජනනය කිරීමෙන් පසු, CoreFPU සමඟ සපයා ඇති පරීක්ෂණ බංකුව භාවිතයෙන් මූලික ක්‍රියාකාරිත්වය අනුකරණය කෙරේ. පරීක්ෂණ බංකු පරාමිතීන් ස්වයංක්‍රීයව CoreFPU වින්‍යාසයට ගැලපේ. CoreFPU විශාල සැලසුමක සංරචකයක් ලෙස ක්ෂණිකව සකසා ඇත.
රූපය 4-1. අංක ගණිත මෙහෙයුම් සඳහා SmartDesign CoreFPU උදාහරණය
රූපය 4-2. SmartDesign Core පරිවර්තන මෙහෙයුම සඳහා FPU අවස්ථාව 
Fixed-Point to Floating-Point Conversion
ස්ථාවර ලක්ෂ්‍යයෙන් පාවෙන ලක්ෂ්‍යයට පරිවර්තනය කිරීමේදී, ආදාන භාග පළල වින්‍යාසගත කළ හැකිය. ප්‍රතිදාන පළල පෙරනිමියෙන් තනි නිරවද්‍යතාවය සඳහා 32-බිට් සහ ද්විත්ව නිරවද්‍යතාවය පාවෙන ලක්ෂ්‍යය සඳහා 64-බිට් ලෙස සකසා ඇත.
ස්ථාවර ලක්ෂ්‍යයේ සිට පාවෙන ලක්ෂ්‍යයට පරිවර්තනය කිරීමට, පහත රූපයේ දැක්වෙන පරිදි, ස්ථාවර සිට පාවෙන ලක්ෂ්‍යයට පරිවර්තන වර්ගය තෝරන්න.
පාවෙන ලක්ෂ්‍යයෙන් ස්ථාවර ලක්ෂ්‍යයට
පාවෙන ලක්ෂ්‍යයෙන් ස්ථාවර ලක්ෂ්‍යයට පරිවර්තනය කිරීමේදී, ප්‍රතිදාන භාගික පළල වින්‍යාසගත කළ හැකි අතර, පෙරනිමියෙන් ආදාන පළල තනි නිරවද්‍යතාවය සඳහා 32-බිට් සහ ද්විත්ව නිරවද්‍යතාවය පාවෙන ලක්ෂ්‍යය සඳහා 64-බිට් ලෙස සකසා ඇත.
පාවෙන ලක්ෂ්‍යයේ සිට ස්ථාවර ලක්ෂ්‍යයට පරිවර්තනය කිරීමට, පහත රූපයේ දැක්වෙන පරිදි, පාවෙන ලක්ෂ්‍යය සිට ස්ථාවර පරිවර්තන වර්ගය තෝරන්න.
රූපය 4-4. පාවෙන ලක්ෂ්‍යය සිට ස්ථාවර දක්වා CoreFPU වින්‍යාසකාරකය 
Floating-Point Addition/Subtraction/Multiplication
During floating-point addition, subtraction, and multiplication operation, the Input Fraction Width and Output Fraction Width are not configurable as these are floating-point arithmetic operations, and the Input/Output Width is set to 32-bit single precision and 64-bit for double precision floating-point by default.
The following figure shows the CoreFPU configurator for floating point subtraction operation.
රූපය 4-5. පාවෙන ලක්ෂ්‍ය අඩු කිරීම සඳහා CoreFPU වින්‍යාසකාරකය
අනුකරණය (ප්‍රශ්නයක් අසන්න)
සමාකරණ ක්රියාත්මක කිරීම සඳහා, මූලික වින්‍යාස කවුළුව තුළ, පරිශීලක පරීක්ෂණ බංකුව තෝරන්න. CoreFPU ජනනය කිරීමෙන් පසු, පූර්ව සංස්ලේෂණ පරීක්ෂණ බංකුව දෘඪාංග විස්තර භාෂාව (HDL) fileලිබෙරෝ හි ස්ථාපනය කර ඇත.
සමාකරණ තරංග ආකාර (ප්‍රශ්නයක් අසන්න)
මෙම කොටස CoreFPU සඳහා සමාකරණ තරංග ආකාර සාකච්ඡා කරයි.
පහත රූප මගින් 32-bit සහ 64-bit යන දෙකෙහිම ස්ථාවර-ලක්ෂ්‍ය සිට පාවෙන-ලක්ෂ්‍ය පරිවර්තනයේ තරංග ආකාරය පෙන්වයි.
පද්ධති ඒකාබද්ධ කිරීම
පහත රූපයේ දැක්වෙන්නේ හිටපු අයෙකිampහරය භාවිතා කිරීමේ le. මෙම උදාහරණයේදීampඑසේ නම්, UART නිර්මාණය නිර්මාණය සහ සත්කාරක පරිගණකය අතර සන්නිවේදන නාලිකාවක් ලෙස භාවිතා කරයි. ain සහ bin සංඥා (එක් එක් 32-bit හෝ 64-bit පළල) UART වෙතින් නිර්මාණයට ආදාන වේ. CoreFPU හට di_valid සංඥාව ලැබුණු පසු, එය ප්රතිඵලය ගණනය කරයි. ප්රතිඵලය ගණනය කිරීමෙන් පසු, do_valid සංඥාව ඉහළට ගොස් ප්‍රතිදාන බෆරයේ ප්රතිඵලය (aout/pout දත්ත) ගබඩා කරයි. පරිවර්තන සහ අංක ගණිත මෙහෙයුම් සඳහා මෙම ක්‍රියා පටිපාටියම අදාළ වේ. පරිවර්තන මෙහෙයුම් සඳහා, ආදාන ain පමණක් ප්‍රමාණවත් වන අතර අංක ගණිත මෙහෙයුම් සඳහා, ain සහ bin ආදාන දෙකම අවශ්‍ය වේ. පරිවර්තන මෙහෙයුම් සඳහා ප්‍රතිදාන aout සක්‍රීය කර ඇති අතර අංක ගණිත මෙහෙයුම් සඳහා pout port සක්‍රීය කර ඇත.
රූපය 4-16. උදාampCoreFPU පද්ධතියේ le
- සංස්ලේෂණය (ප්‍රශ්නයක් අසන්න)
CoreFPU මත සංස්ලේෂණය ක්රියාත්මක කිරීමට, නිර්මාණ මූලය IP සංරචක අවස්ථාවට සකසා Libero නිර්මාණ ප්‍රවාහ කවුළුවෙන්, සංස්ලේෂණ මෙවලම ක්රියාත්මක කරන්න.
ස්ථානය සහ මාර්ගය (ප්‍රශ්නයක් අසන්න)
After the design is synthesized, run the Place-and-Route tool. CoreFPU requires no special placeand- route settings. - පරිශීලක පරීක්ෂණ බංකුව (ප්‍රශ්නයක් අසන්න)
CoreFPU IP නිකුතුව සමඟ පරිශීලක පරීක්ෂණ බංකුවක් සපයා ඇත. මෙම පරීක්ෂණ බංකුව භාවිතයෙන්, ඔබට CoreFPU හි ක්රියාකාරී හැසිරීම සත්‍යාපනය කළ හැකිය.
A simplified block diagram of the user testbench is shown in the following figure. The user testbench instantiates the Configured CoreFPU design (UUT), and includes behavioral test data generator, necessary clock, and reset signals.
රූපය 4-17. CoreFPU පරිශීලක පරීක්ෂණ බංකුව
Important: You have to monitor the output signals in ModelSim simulator, see Simulation section.
අමතර යොමු (ප්‍රශ්නයක් අසන්න)
මෙම කොටස අමතර තොරතුරු සඳහා ලැයිස්තුවක් සපයයි.
මෘදුකාංග, උපාංග සහ දෘඩාංග පිළිබඳ යාවත්කාලීන සහ අමතර තොරතුරු සඳහා, පිවිසෙන්න
Microchip FPGAs සහ PLDs මත බුද්ධිමය දේපල පිටු webඅඩවිය.
- Known Issues and Workarounds (Ask a Question)
CoreFPU v3.0 සඳහා දන්නා ගැටළු සහ විසඳුම් නොමැත. - Discontinued Features and Devices (Ask a Question)
මෙම IP නිකුතුව සමඟ අත්හිටුවන ලද විශේෂාංග සහ උපාංග නොමැත.
පදමාලාව
ලේඛනයේ භාවිතා කර ඇති නියමයන් සහ අර්ථ දැක්වීම් ලැයිස්තුව පහත දැක්වේ.
වගුව 6-1. නියමයන් සහ අර්ථ දැක්වීම්
| වාරය | අර්ථ දැක්වීම |
| FPU | පාවෙන ලක්ෂ්‍ය ඒකකය |
| FP ADD | පාවෙන ලක්ෂ්‍ය එකතු කිරීම |
| FP උප | පාවෙන ලක්ෂ්‍ය අඩු කිරීම |
| FP බහු | පාවෙන ලක්ෂ්‍ය ගුණ කිරීම |
විසඳන ලද ගැටළු
පහත වගුවේ විවිධ CoreFPU නිකුතු සඳහා විසඳා ඇති සියලුම ගැටළු ලැයිස්තුගත කර ඇත.
වගුව 7-1. විසඳන ලද ගැටළු
| නිදහස් කරන්න | විස්තරය |
| 3.0 | v3.0 නිකුතුවේ ඇති සියලුම විසඳන ලද ගැටළු ලැයිස්තුව පහත දැක්වේ:
Case Number: 01420387 and 01422128 Added the rounding scheme logic (round to the nearest even number). |
| 2.1 | v2.1 නිකුතුවේ ඇති සියලුම විසඳන ලද ගැටළු ලැයිස්තුව පහත දැක්වේ: The design encounters issues due to the presence of duplicate modules when multiple cores are instantiated. Renaming the CoreFPU IP instance results in an “Undefined module” error. |
| 1.0 | මුල් නිකුතුව |
උපාංග සම්පත් භාවිතය සහ කාර්ය සාධනය
පහත වගුවේ ලැයිස්තුගත කර ඇති පවුල් තුළ CoreFPU මැක්‍රෝ ක්රියාත්මක කෙරේ.
වගුව 8-1. 32-බිට් සඳහා FPU PolarFire ඒකක උපාංග භාවිතය
| FPGA සම්පත් | භාවිතා කිරීම | |||||||
| පවුල | 4LUT | DFF | මුළු | Math Block | උපාංගය | ප්රතිශතයtage | කාර්ය සාධනය | ප්රමාදය |
| ස්ථාවර ලක්ෂ්‍යයෙන් පාවෙන ලක්ෂ්‍යයට | ||||||||
| PolarFire® | 260 | 104 | 364 | 0 | MPF300T | 0.12 | 310 MHz | 3 |
| පාවෙන ලක්ෂ්‍යයෙන් ස්ථාවර ලක්ෂ්‍යයට | ||||||||
| PolarFire | 591 | 102 | 693 | 0 | MPF300T | 0.23 | 160 MHz | 3 |
| පාවෙන ලක්ෂ්‍ය එකතු කිරීම | ||||||||
| PolarFire | 1575 | 1551 | 3126 | 0 | MPF300T | 1.06 | 340 MHz | 16 |
| පාවෙන ලක්ෂ්‍ය අඩු කිරීම | ||||||||
| PolarFire | 1561 | 1549 | 3110 | 0 | MPF300T | 1.04 | 345 MHz | 16 |
| පාවෙන ලක්ෂ්‍ය ගුණ කිරීම | ||||||||
| PolarFire | 465 | 847 | 1312 | 4 | MPF300T | 0.44 | 385 MHz | 14 |
| FPGA සම්පත් | භාවිතා කිරීම | |||||||
| පවුල | 4LUT | DFF | මුළු | Math Block | උපාංගය | ප්රතිශතයtage | කාර්ය සාධනය | ප්රමාදය |
| ස්ථාවර ලක්ෂ්‍යයෙන් පාවෙන ලක්ෂ්‍යයට | ||||||||
| RTG4™ | 264 | 104 | 368 | 0 | RT4G150 | 0.24 | 160 MHz | 3 |
| පාවෙන ලක්ෂ්‍යයෙන් ස්ථාවර ලක්ෂ්‍යයට | ||||||||
| RTG4 | 439 | 112 | 551 | 0 | RT4G150 | 0.36 | 105 MHz | 3 |
| පාවෙන ලක්ෂ්‍ය එකතු කිරීම | ||||||||
| RTG4 | 1733 | 1551 | 3284 | 0 | RT4G150 | 1.16 | 195 MHz | 16 |
| පාවෙන ලක්ෂ්‍ය අඩු කිරීම | ||||||||
| RTG4 | 1729 | 1549 | 3258 | 0 | RT4G150 | 1.16 | 190 MHz | 16 |
| පාවෙන ලක්ෂ්‍ය ගුණ කිරීම | ||||||||
| RTG4 | 468 | 847 | 1315 | 4 | RT4G150 | 0.87 | 175 MHz | 14 |
| FPGA සම්පත් | භාවිතා කිරීම | |||||||
| පවුල | 4LUT | DFF | මුළු | Math Block | උපාංගය | ප්රතිශතයtage | කාර්ය සාධනය | ප්රමාදය |
| ස්ථාවර ලක්ෂ්‍යයෙන් පාවෙන ලක්ෂ්‍යයට | ||||||||
| PolarFire® | 638 | 201 | 849 | 0 | MPF300T | 0.28 | 305 MHz | 3 |
| පාවෙන ලක්ෂ්‍යයෙන් ස්ථාවර ලක්ෂ්‍යයට | ||||||||
| PolarFire | 2442 | 203 | 2645 | 0 | MPF300T | 0.89 | 110 MHz | 3 |
| පාවෙන ලක්ෂ්‍ය එකතු කිරීම | ||||||||
| PolarFire | 5144 | 4028 | 9172 | 0 | MPF300T | 3.06 | 240 MHz | 16 |
| පාවෙන ලක්ෂ්‍ය අඩු කිරීම | ||||||||
| PolarFire | 5153 | 4026 | 9179 | 0 | MPF300T | 3.06 | 250 MHz | 16 |
| පාවෙන ලක්ෂ්‍ය ගුණ කිරීම | ||||||||
| PolarFire | 1161 | 3818 | 4979 | 16 | MPF300T | 1.66 | 340 MHz | 27 |
| FPGA සම්පත් | භාවිතා කිරීම | |||||||
| පවුල | 4LUT | DFF | මුළු | Math Block | උපාංගය | ප්රතිශතයtage | කාර්ය සාධනය | ප්රමාදය |
| ස්ථාවර ලක්ෂ්‍යයෙන් පාවෙන ලක්ෂ්‍යයට | ||||||||
| RTG4™ | 621 | 201 | 822 | 0 | RT4G150 | 0.54 | 140 MHz | 3 |
| පාවෙන ලක්ෂ්‍යයෙන් ස්ථාවර ලක්ෂ්‍යයට | ||||||||
| RTG4 | 1114 | 203 | 1215 | 0 | RT4G150 | 0.86 | 75 MHz | 3 |
| පාවෙන ලක්ෂ්‍ය එකතු කිරීම | ||||||||
| RTG4 | 4941 | 4028 | 8969 | 0 | RT4G150 | 5.9 | 140 MHz | 16 |
| පාවෙන ලක්ෂ්‍ය අඩු කිරීම | ||||||||
| RTG4 | 5190 | 4026 | 9216 | 0 | RT4G150 | 6.07 | 130 MHz | 16 |
| පාවෙන ලක්ෂ්‍ය ගුණ කිරීම | ||||||||
| RTG4 | 1165 | 3818 | 4983 | 16 | RT4G150 | 3.28 | 170 MHz | 27 |
Important: To increase the frequency, select Enable retiming option in synthesis setting.
සංශෝධන ඉතිහාසය
සංශෝධන ඉතිහාසය ලේඛනයේ ක්රියාත්මක කරන ලද වෙනස්කම් විස්තර කරයි. වඩාත්ම වර්තමාන ප්‍රකාශනයෙන් ආරම්භ වන සංශෝධනය මගින් වෙනස්කම් ලැයිස්තුගත කර ඇත.
Microchip FPGA සහාය
Microchip FPGA නිෂ්පාදන සමූහය පාරිභෝගික සේවා, පාරිභෝගික තාක්ෂණික ආධාරක මධ්යස්ථානය ඇතුළු විවිධ ආධාරක සේවාවන් සමඟ සිය නිෂ්පාදනවලට සහාය දක්වයි. webවෙබ් අඩවිය, සහ ලෝක ව්යාප්ත විකුණුම් කාර්යාල. ඔවුන්ගේ විමසුම්වලට දැනටමත් පිළිතුරු ලැබී ඇති බැවින් සහාය සම්බන්ධ කර ගැනීමට පෙර Microchip සබැඳි සම්පත් වෙත පිවිසීමට පාරිභෝගිකයින්ට යෝජනා කෙරේ.
හරහා තාක්ෂණික සහාය මධ්යස්ථානය අමතන්න webඅඩවියේ www.microchip.com/support. FPGA උපාංග කොටස් අංකය සඳහන් කරන්න, සුදුසු අවස්ථා කාණ්ඩය තෝරන්න, සහ නිර්මාණය උඩුගත කරන්න fileතාක්ෂණික ආධාරක නඩුවක් නිර්මාණය කිරීමේදී s.
නිෂ්පාදන මිලකරණය, නිෂ්පාදන වැඩිදියුණු කිරීම්, යාවත්කාලීන තොරතුරු, ඇණවුම් තත්ත්වය සහ අවසරය වැනි තාක්ෂණික නොවන නිෂ්පාදන සහාය සඳහා පාරිභෝගික සේවාව අමතන්න.
- උතුරු ඇමරිකාවේ සිට, 800.262.1060 අමතන්න
- සෙසු ලෝකයේ සිට, 650.318.4460 අමතන්න
- ෆැක්ස්, ලෝකයේ ඕනෑම තැනක සිට, 650.318.8044
මයික්‍රොචිප් තොරතුරු
වෙළඳ ලකුණු
"Microchip" නම සහ ලාංඡනය, "M" ලාංඡනය, සහ අනෙකුත් නම්, ලාංඡන, සහ වෙළඳ නාම, Microchip Technology Incorporated හෝ එහි අනුබද්ධ සහ/හෝ එක්සත් ජනපදයේ සහ/හෝ වෙනත් රටවල (“Microchip) අනුබද්ධිත සමාගම්වල ලියාපදිංචි සහ ලියාපදිංචි නොකළ වෙළඳ ලකුණු වේ. වෙළඳ ලකුණු"). Microchip වෙළඳ ලකුණු පිළිබඳ තොරතුරු මෙතැනින් සොයා ගත හැක https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN: 979-8-3371-0947-3
නීති නිවේදනය
මෙම ප්‍රකාශනය සහ මෙහි ඇති තොරතුරු Microchip නිෂ්පාදන සැලසුම් කිරීම, පරීක්ෂා කිරීම සහ ඔබේ යෙදුම සමඟ ඒකාබද්ධ කිරීම ඇතුළුව Microchip නිෂ්පාදන සමඟ පමණක් භාවිත කළ හැක. මෙම තොරතුරු වෙනත් ආකාරයකින් භාවිතා කිරීම මෙම නියමයන් උල්ලංඝනය කරයි. උපාංග යෙදුම් සම්බන්ධ තොරතුරු සපයනු ලබන්නේ ඔබගේ පහසුව සඳහා පමණක් වන අතර යාවත්කාලීන කිරීම් මගින් එය ආදේශ කළ හැක. ඔබගේ යෙදුම ඔබගේ පිරිවිතරයන්ට අනුකූල වන බව සහතික කිරීම ඔබගේ වගකීමකි. අමතර සහාය සඳහා ඔබේ ප්‍රාදේශීය මයික්‍රොචිප් විකුණුම් කාර්යාලය අමතන්න හෝ, අමතර සහාය ලබා ගන්න www.microchip.com/en-us/support/design-help/client-support-services
මෙම තොරතුරු සපයනු ලබන්නේ මයික්‍රොචිප් "පවතින පරිදි" විසිනි. ප්‍රකාශිත හෝ ව්‍යංග වූ, ලිඛිත හෝ වාචික, ව්‍යවස්ථාපිත හෝ වෙනත් ආකාරයකින්, සඳහන් කර ඇති තොරතුරුවලට අදාළව, MICROCHIP විසින් කිසිදු ආකාරයක නියෝජනයක් හෝ වගකීමක් ලබා නොදේ. උල්ලංඝණය නොකිරීමේ වගකීම්, වෙළඳාම සහ විශේෂිත අරමුණක් සඳහා යෝග්‍යතාවය, හෝ එහි තත්ත්වය, ගුණාත්මකභාවය හෝ කාර්ය සාධනය සම්බන්ධ වගකීම්.
කිසිම අවස්ථාවක මයික්‍රොචිප් කිසිදු වක්‍ර, විශේෂ, දණ්ඩනීය, අහඹු හෝ අනුක්‍රමික අලාභයක්, හානියක්, පිරිවැයක් හෝ ඒ සඳහා අවශ්‍ය ඕනෑම ආකාරයක වියදම් සඳහා වගකිව යුතු නොවේ. කෙසේ වෙතත්, ක්ෂුද්‍ර චිපයට හැකියාව ගැන උපදෙස් දී ඇතත් හෝ හානි පුරෝකථනය කළ හැකි වුවද. නීතියෙන් අවසර දී ඇති උපරිම ප්‍රමාණයට, තොරතුරු හෝ එහි භාවිතය සම්බන්ධ ඕනෑම ආකාරයකින් සියලුම හිමිකම් සඳහා මයික්‍රොචිපයේ සම්පූර්ණ වගකීම, ඒ අනුව, ආහාර ප්‍රමාණය ඉක්මවා නොයනු ඇත. තොරතුරු සඳහා සෘජුවම මයික්‍රොචිප් වෙත.
ජීවිත ආධාරක සහ/හෝ ආරක්ෂිත යෙදුම්වල මයික්‍රොචිප් උපාංග භාවිතය සම්පූර්ණයෙන්ම ගැනුම්කරුගේ අවදානමක් ඇති අතර, එවැනි භාවිතයෙන් සිදුවන ඕනෑම සහ සියලු හානි, හිමිකම්, ඇඳුම් කට්ටල හෝ වියදම්වලින් හානිකර නොවන මයික්‍රොචිප් ආරක්ෂා කිරීමට, වන්දි ගෙවීමට සහ රඳවා ගැනීමට ගැනුම්කරු එකඟ වේ. වෙනත් ආකාරයකින් ප්‍රකාශ කරන්නේ නම් මිස, කිසියම් මයික්‍රොචිප් බුද්ධිමය දේපල අයිතියක් යටතේ ව්‍යංගයෙන් හෝ වෙනත් ආකාරයකින් බලපත්‍රයක් ලබා නොදේ.
මයික්‍රොචිප් උපාංග කේත ආරක්ෂණ විශේෂාංගය
මයික්‍රොචිප් නිෂ්පාදනවල කේත ආරක්ෂණ විශේෂාංගයේ පහත විස්තර සටහන් කරන්න:
- Microchip නිෂ්පාදන ඔවුන්ගේ විශේෂිත Microchip දත්ත පත්‍රිකාවේ අඩංගු පිරිවිතරයන් සපුරාලයි.
- Microchip විශ්වාස කරන්නේ එහි නිෂ්පාදන පවුල අපේක්ෂිත ආකාරයෙන්, මෙහෙයුම් පිරිවිතරයන් තුළ සහ සාමාන්‍ය තත්ව යටතේ භාවිතා කරන විට ආරක්ෂිත බවයි.
- මයික්‍රොචිප් එහි බුද්ධිමය දේපළ අයිතිවාසිකම් අගය කරන අතර ආක්‍රමණශීලී ලෙස ආරක්ෂා කරයි. මයික්‍රොචිප් නිෂ්පාදනවල කේත ආරක්ෂණ විශේෂාංග කඩ කිරීමේ උත්සාහයන් දැඩි ලෙස තහනම් කර ඇති අතර ඩිජිටල් මිලේනියම් ප්‍රකාශන හිමිකම් පනත උල්ලංඝනය කළ හැකිය.
- Microchip හෝ වෙනත් කිසිදු අර්ධ සන්නායක නිෂ්පාදකයෙකුට එහි කේතයේ ආරක්ෂාව සහතික කළ නොහැක. කේත ආරක්ෂණය යන්නෙන් අදහස් කරන්නේ නිෂ්පාදනය "නොබිඳිය හැකි" බව අප සහතික කරන බව නොවේ. කේත ආරක්ෂණය නිරන්තරයෙන් වර්ධනය වේ. Microchip අපගේ නිෂ්පාදනවල කේත ආරක්ෂණ විශේෂාංග අඛණ්ඩව වැඩිදියුණු කිරීමට කැපවී සිටී.
ලේඛන / සම්පත්
 |
MICROCHIP CoreFPU මූලික පාවෙන ලක්ෂ්‍ය ඒකකය [pdf] පරිශීලක මාර්ගෝපදේශය v3.0, v2.1, v2.0, v1.0, CoreFPU මූලික පාවෙන ලක්ෂ්‍ය ඒකකය, මූලික පාවෙන ලක්ෂ්‍ය ඒකකය, පාවෙන ලක්ෂ්‍ය ඒකකය, ලක්ෂ්‍ය ඒකකය |