GOWIN GW1NRF Series Bluetooth FPGA
ສະຫງວນລິຂະສິດ © 2019 Guangdong Gowin Semiconductor Corporation. ສະຫງວນລິຂະສິດທັງໝົດ. , LittleBee, ແລະ GOWIN ແມ່ນເຄື່ອງຫມາຍການຄ້າຂອງບໍລິສັດ Guangdong Gowin Semiconductor Corporation ແລະໄດ້ລົງທະບຽນຢູ່ໃນປະເທດຈີນ, ຫ້ອງການສິດທິບັດແລະເຄື່ອງຫມາຍການຄ້າຂອງສະຫະລັດ, ແລະປະເທດອື່ນໆ. ທຸກໆຄໍາແລະໂລໂກ້ທີ່ລະບຸວ່າເປັນເຄື່ອງຫມາຍການຄ້າຫຼືເຄື່ອງຫມາຍການບໍລິການແມ່ນຊັບສິນຂອງຜູ້ຖືຂອງພວກເຂົາ. ບໍ່ມີສ່ວນຫນຶ່ງຂອງເອກະສານນີ້ອາດຈະຖືກຜະລິດຄືນໃຫມ່ຫຼືຖືກສົ່ງຕໍ່ໃນຮູບແບບໃດກໍ່ຕາມ, ເອເລັກໂຕຣນິກ, ກົນຈັກ, ການຄັດລອກ, ການບັນທຶກຫຼືອື່ນໆ, ໂດຍບໍ່ມີການຍິນຍອມເຫັນດີເປັນລາຍລັກອັກສອນຈາກ GOWINSEMI ກ່ອນ.
ປະຕິເສດຄວາມຮັບຜິດຊອບ
GOWINSEMI ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ແລະບໍ່ມີການຮັບປະກັນ (ທັງສະແດງອອກ ຫຼືໂດຍຫຍໍ້) ແລະບໍ່ຮັບຜິດຊອບຕໍ່ຄວາມເສຍຫາຍທີ່ເກີດຂຶ້ນກັບຮາດແວ, ຊອບແວ, ຂໍ້ມູນ ຫຼືຊັບສິນຂອງທ່ານທີ່ເປັນຜົນມາຈາກການນຳໃຊ້ວັດສະດຸ ຫຼືຊັບສິນທາງປັນຍາ ຍົກເວັ້ນທີ່ໄດ້ລະບຸໄວ້ໃນຂໍ້ກຳນົດ ແລະເງື່ອນໄຂຂອງ GOWINSEMI ຂອງການຂາຍ. GOWINSEMI ອາດຈະປ່ຽນແປງເອກະສານນີ້ໄດ້ທຸກເວລາໂດຍບໍ່ໄດ້ແຈ້ງໃຫ້ຮູ້ລ່ວງໜ້າ. ໃຜກໍ່ຕາມທີ່ອີງໃສ່ເອກະສານນີ້ຄວນຕິດຕໍ່ GOWINSEMI ສໍາລັບເອກະສານປະຈຸບັນແລະຄວາມຜິດພາດ.
ປະຫວັດການແກ້ໄຂ
| ວັນທີ | ຮຸ່ນ | ລາຍລະອຽດ |
| 11/12/2019 | 1.0E | ສະບັບຕົ້ນສະບັບພິມເຜີຍແຜ່. |
ຈຸດປະສົງ
ຄູ່ມືນີ້ປະກອບດ້ວຍການແນະນໍາຊຸດ GW1NRF ຂອງ
ຜະລິດຕະພັນ Bluetooth FPGA ຮ່ວມກັບຄໍານິຍາມຂອງ pins, ບັນຊີລາຍຊື່ຂອງຈໍານວນ pin, ການແຜ່ກະຈາຍຂອງ pins, ແລະແຜນວາດຊຸດ.
ຄູ່ມືຜູ້ໃຊ້ຫຼ້າສຸດແມ່ນມີຢູ່ໃນ GOWINSEMI Webເວັບໄຊ. ທ່ານສາມາດຊອກຫາເອກະສານທີ່ກ່ຽວຂ້ອງໄດ້ທີ່ www.gowinsemi.com:
- DS891, GW1NRF ຊຸດຂໍ້ມູນ Bluetooth FPGA ຜະລິດຕະພັນ
- UG290, Gowin FPGA Products Programming and Configuration Guide User
- UG893, ຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA Package ແລະ Pinout
- UG892, GW1NRF-4B Pinout
ຄຳສັບ ແລະຄຳຫຍໍ້
ຄຳສັບ ແລະຄຳຫຍໍ້ທີ່ໃຊ້ໃນຄູ່ມືນີ້ແມ່ນໄດ້ສະແດງຢູ່ໃນຕາຕະລາງ 1-1 ຂ້າງລຸ່ມນີ້.
ຕາຕະລາງ 1-1 ຄໍາຫຍໍ້ ແລະຄໍາສັບ
| ຄຳສັບ ແລະຄຳຫຍໍ້ | ຊື່ເຕັມ |
| FPGA | ປະຕູຮົ້ວ Programmable Field Array |
| SIP | ລະບົບໃນຊຸດ |
| GPIO | Gowin Programmable IO |
| QN48 | QFN48 |
| QN48E | QFN48E |
ສະຫນັບສະຫນູນແລະຄໍາຄຶດຄໍາເຫັນ
Gowin Semiconductor ໃຫ້ລູກຄ້າສະຫນັບສະຫນູນດ້ານວິຊາການທີ່ສົມບູນແບບ. ຖ້າຫາກທ່ານມີຄໍາຖາມ, ຄໍາຄິດເຫັນ, ຫຼືຄໍາແນະນໍາ, ກະລຸນາຕິດຕໍ່ຫາພວກເຮົາໂດຍກົງໂດຍວິທີການດັ່ງຕໍ່ໄປນີ້.
Webເວັບໄຊ: www.gowinsemi.com.cn
ອີເມລ: support@gowinsemi.com
ເກີນview
ຜະລິດຕະພັນ FPGA ຊຸດ GW1NRF ແມ່ນຜະລິດຕະພັນລຸ້ນທຳອິດໃນຄອບຄົວ LittleBee® ແລະເປັນຕົວແທນຂອງຮູບແບບໜຶ່ງຂອງ SoC FPGA. ຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ FPGA ປະສົມປະສານ 32 bits hardcore processor ແລະສະຫນັບສະຫນູນ Bluetooth 5.0 ວິທະຍຸພະລັງງານຕ່ໍາ. ພວກເຂົາເຈົ້າມີຫນ່ວຍງານ logic ອຸດົມສົມບູນ, IOs, ການກໍ່ສ້າງໃນ B-SRAM ແລະຊັບພະຍາກອນ DSP, ໂມດູນການຄຸ້ມຄອງພະລັງງານ, ແລະໂມດູນຄວາມປອດໄພ. ຊຸດ GW1NRF ສະຫນອງການບໍລິໂພກພະລັງງານຕ່ໍາ, ເປີດທັນທີ, ຄ່າໃຊ້ຈ່າຍຕ່ໍາ, ບໍ່ປ່ຽນແປງ, ຄວາມປອດໄພສູງ, ຊຸດຕ່າງໆ, ແລະການນໍາໃຊ້ທີ່ຍືດຫຍຸ່ນ.
ແພັກເກດ PB ຟຣີ
ຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA ແມ່ນບໍ່ເສຍຄ່າ PB ສອດຄ່ອງກັບຄໍາແນະນໍາດ້ານສິ່ງແວດລ້ອມຂອງ EU ROHS. ສານທີ່ໃຊ້ໃນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA ແມ່ນປະຕິບັດຕາມມາດຕະຖານ IPC-1752 ຢ່າງຄົບຖ້ວນ.
ແພັກເກດ, ສູງສຸດ. ຂໍ້ມູນ I/O ຂອງຜູ້ໃຊ້, ແລະ LVDS Paris
ຕາຕະລາງ 2-1 ຊຸດ, ສູງສຸດ. ຂໍ້ມູນ I/O ຂອງຜູ້ໃຊ້, ແລະ LVDS Paris
| ຊຸດ | ລະດັບສຽງ (ມມ) | ຂະໜາດ (ມມ) | GW1NRF-4B |
| QN48 | 0.4 | 6 x 6 | 25(4) |
| QN48E | 0.4 | 6 x 6 | 25(4) |
ໝາຍເຫດ!
- ໃນຄູ່ມືນີ້, ຕົວຫຍໍ້ແມ່ນໃຊ້ເພື່ອອ້າງອີງເຖິງປະເພດຂອງຊຸດ. ເບິ່ງ 1.3 ຄຳສັບ ແລະ ຄຳຫຍໍ້.
- ເບິ່ງຊຸດຂໍ້ມູນຜະລິດຕະພັນ Bluetooth FPGA ຊຸດ GW1NRF ສໍາລັບລາຍລະອຽດເພີ່ມເຕີມ.
- ເຈTAGSEL_N ແລະ JTAG pins ບໍ່ສາມາດໃຊ້ເປັນ I/O ພ້ອມກັນໄດ້. ຂໍ້ມູນໃນຕາຕະລາງນີ້ແມ່ນເວລາທີ່ loaded ສີ່ JTAG pins (TCK, TDI, TDO, ແລະ TMS) ຖືກໃຊ້ເປັນ I/O;
Power Pin
ຕາຕະລາງ 2-2 Pins ອື່ນໆໃນຊຸດ GW1NRF
| VCC | VCCO0 | VCCO1 | VCCO2 |
| VCCO3 | VCCX | VSS |
Pin ປະລິມານ
ປະລິມານ GW1NRF-4B Pins
ຕາຕະລາງ 2-3 ປະລິມານ GW1NRF-4BPins
| ປະເພດ Pin | GW1NRF-4B | ||
| QN48 | QN48E | ||
|
I/O ສິ້ນດ່ຽວ / ຄູ່ທີ່ແຕກຕ່າງ / LVDS1 |
ທະນາຄານ0 | 9/4/0 | 9/4/0 |
| ທະນາຄານ1 | 4/1/1 | 4/1/1 | |
| ທະນາຄານ2 | 8/4/3 | 8/4/3 | |
| ທະນາຄານ3 | 4/1/0 | 4/1/0 | |
| ສູງສຸດ. ຜູ້ໃຊ້ I/O 2 | 25 | 25 | |
| ຄູ່ຕ່າງ | 10 | 10 | |
| ຜົນຜະລິດ LVDS ທີ່ແທ້ຈິງ | 4 | 4 | |
| VCC | 2 | 2 | |
| VCCX | 1 | 1 | |
| VCCO0/VCCO33 | 1 | 1 | |
| VCCO1/VCCO23 | 1 | 1 | |
| VSS | 2 | 1 | |
| MODE0 | 0 | 0 | |
| MODE1 | 0 | 0 | |
| MODE2 | 0 | 0 | |
| JTAGSEL_N | 1 | 1 | |
ໝາຍເຫດ!
- ຈໍານວນຂອງປາຍດຽວ / ຄວາມແຕກຕ່າງ / LVDS I / O ປະກອບມີ pins CLK ແລະ pins ດາວໂຫລດ;
- ເຈTAGSEL_N ແລະ JTAG pins ບໍ່ສາມາດໃຊ້ເປັນ I/O ພ້ອມກັນໄດ້. ຂໍ້ມູນໃນຕາຕະລາງນີ້ແມ່ນເວລາທີ່ loaded ສີ່ JTAG pins (TCK, TDI, TDO, ແລະ TMS) ຖືກໃຊ້ເປັນ I/O; ເມື່ອໂຫມດ [2:0] = 001, JTAGSEL_N ແລະສີ່ JTAG pins (TCK, TDI, TDO, ແລະ TMS) ສາມາດຖືກນໍາໃຊ້ເປັນ GPIO ພ້ອມກັນ, ແລະ Max. ຜູ້ໃຊ້ I/O ບວກຫນຶ່ງ.
- Pin multiplexing.
Pin ຄໍານິຍາມ
ສະຖານທີ່ຂອງ pins ໃນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA ແຕກຕ່າງກັນໄປຕາມຊຸດທີ່ແຕກຕ່າງກັນ. ຕາຕະລາງ 2-4 ສະເໜີໃຫ້ລະອຽດview ຂອງ I/O ຜູ້ໃຊ້, pin ຫຼາຍຟັງຊັນ, pins ສະເພາະ, ແລະ pins ອື່ນໆ.
ຕາຕະລາງ 2-4 ຄໍານິຍາມຂອງ Pins ໃນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA
| Pin ຊື່ | I/O | ລາຍລະອຽດ |
| ສູງສຸດ. ຜູ້ໃຊ້ I/O | ||
|
IO[End][Row/Column Number][A/B] |
I/O |
[End] ຊີ້ບອກສະຖານທີ່ PIN, ລວມທັງ L(ຊ້າຍ) R(ຂວາ) B(ລຸ່ມ), ແລະ T(ເທິງ) [Row/Column Number] ສະແດງ pin Row/Column number.ຖ້າ [End] ແມ່ນ T(ເທິງ) ຫຼື B(ລຸ່ມ), pin ຊີ້ບອກຕົວເລກຖັນຂອງ CFU ທີ່ສອດຄ້ອງກັນ. ຖ້າ [End] ແມ່ນ L(ຊ້າຍ) ຫຼື R(ຂວາ), pin ຊີ້ບອກຕົວເລກແຖວຂອງ CFU ທີ່ສອດຄ້ອງກັນ. [A/B] ສະແດງຂໍ້ມູນຄູ່ສັນຍານທີ່ແຕກຕ່າງ. |
| Multi-Function Pins | ||
|
IO[End][Row/Column Number][A/B]/MMM |
/MMM ເປັນຕົວແທນຫນຶ່ງຫຼືຫຼາຍຫນ້າທີ່ອື່ນນອກເຫນືອຈາກການເປັນຜູ້ໃຊ້ຈຸດປະສົງທົ່ວໄປ I/O. pins ເຫຼົ່ານີ້ສາມາດຖືກນໍາໃຊ້ເປັນຜູ້ໃຊ້ I/O ໃນເວລາທີ່
ຟັງຊັນບໍ່ໄດ້ໃຊ້. |
|
| RECONFIG_N | ຂ້າພະເຈົ້າ, ພາຍໃນອ່ອນແອ
ດຶງຂຶ້ນ |
ເລີ່ມໂໝດ GowinCONFIG ໃໝ່ເມື່ອກຳມະຈອນຕໍ່າ |
|
ພ້ອມ |
I/O |
ລະດັບສູງຊີ້ໃຫ້ເຫັນວ່າອຸປະກອນສາມາດຖືກຕັ້ງໂຄງການແລະກໍາຫນົດຄ່າໃນປັດຈຸບັນ
ລະດັບຕໍ່າສະແດງວ່າອຸປະກອນບໍ່ສາມາດຕັ້ງ ແລະຕັ້ງຄ່າໄດ້ໃນປັດຈຸບັນ |
|
ສຳເລັດແລ້ວ |
I/O |
ລະດັບສູງຊີ້ໃຫ້ເຫັນໂຄງການສົບຜົນສໍາເລັດແລະ configure
ລະດັບຕໍ່າສະແດງເຖິງຄວາມບໍ່ສົມບູນ ຫຼືລົ້ມເຫລວໃນການຂຽນໂປຣແກຣມ ແລະການຕັ້ງຄ່າ |
|
FASTRD_N / D3 |
I/O |
ໃນໂໝດ MSPI, FASTRD_N ຖືກໃຊ້ເປັນພອດຄວາມໄວໃນການເຂົ້າເຖິງ Flash. ຕ່ຳສະແດງເຖິງໂໝດການເຂົ້າເຖິງ Flash ຄວາມໄວສູງ; ສູງສະແດງເຖິງຮູບແບບການເຂົ້າເຖິງ Flash ປົກກະຕິ.
ພອດຂໍ້ມູນ D3 ໃນໂໝດ CPU |
| MCLK / D4 | I/O | ຜົນຜະລິດໂມງ MCLK ໃນໂໝດ MSPI ພອດຂໍ້ມູນ D4 ໃນໂໝດ CPU |
| MCS_N / D5 | I/O | ເປີດໃຊ້ສັນຍານ MCS_N ໃນໂໝດ MSPI, active-low
ພອດຂໍ້ມູນ D5 ໃນໂໝດ CPU |
|
MI / D7 |
I/O |
MISO ໃນໂຫມດ MSPI: ການປ້ອນຂໍ້ມູນຕົ້ນສະບັບ/ການສົ່ງອອກຂໍ້ມູນ Slave
ພອດຂໍ້ມູນ D7 ໃນໂໝດ CPU |
|
MO / D6 |
I/O |
MISO ໃນໂຫມດ MSPI: ການປ້ອນຂໍ້ມູນຕົ້ນສະບັບ/ການປ້ອນຂໍ້ມູນ Slave
ພອດຂໍ້ມູນ D6 ໃນໂໝດ CPU |
|
SSPI_CS_N/D0 |
I/O |
ເປີດໃຊ້ສັນຍານ SSPI_CS_N ໃນ SSPI mod, active-low, Internal Weak Pull Up
ພອດຂໍ້ມູນ D0 ໃນໂໝດ CPU |
| SO / D1 | I/O | MISO ໃນໂໝດ MSPI: ການປ້ອນຂໍ້ມູນຫຼັກ/ຂໍ້ມູນ Slave |
ການແນະນຳທະນາຄານ I/O
ມີສີ່ທະນາຄານ I/O ໃນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ FPGA. ການແຈກຢາຍທະນາຄານ I/O ຂອງຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA ແມ່ນດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 2-1.
ຮູບທີ 2-1GW1NRF ຊຸດຜະລິດຕະພັນ Bluetooth FPGA I/O Bank Distribution 
ຄູ່ມືນີ້ໃຫ້ຫຼາຍກວ່າview ຂອງການແຈກຢາຍ view ຂອງ pins ໃນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA. ສີ່ທະນາຄານ I/O ທີ່ປະກອບເປັນຊຸດ GW1NRF ຂອງຜະລິດຕະພັນ Bluetooth FPGA ຖືກໝາຍດ້ວຍສີ່ສີທີ່ແຕກຕ່າງກັນ.
ສັນຍາລັກຕ່າງໆແມ່ນໃຊ້ສໍາລັບຜູ້ໃຊ້ I/O, ພະລັງງານ, ແລະດິນ. ສັນຍາລັກຕ່າງໆແລະສີທີ່ນໍາໃຊ້ສໍາລັບ pins ຕ່າງໆໄດ້ຖືກກໍານົດດັ່ງຕໍ່ໄປນີ້:
” ໝາຍເຖິງ I/O ໃນ BANK0. ການຕື່ມສີປ່ຽນກັບທະນາຄານ;
” ໝາຍເຖິງ I/O ໃນ BANK1. ການຕື່ມສີປ່ຽນກັບທະນາຄານ;
” ໝາຍເຖິງ I/O ໃນ BANK2. ການຕື່ມສີປ່ຽນກັບທະນາຄານ;
” ໝາຍເຖິງ I/O ໃນ BANK3. ການຕື່ມສີປ່ຽນກັບທະນາຄານ;
” ຫມາຍເຖິງ VCC, VCCX, ແລະ VCCO. ສີການຕື່ມບໍ່ປ່ຽນແປງ;
” ຫມາຍເຖິງ VSS, ສີຕື່ມບໍ່ປ່ຽນແປງ;
” ຫມາຍເຖິງ NC;
” ໝາຍ ເຖິງ BLE, ສີຕື່ມບໍ່ປ່ຽນແປງ.
View ຂອງການແຈກຢາຍ Pin
View ຂອງການແຈກຢາຍ Pins GW1NRF-4B
View ຂອງການແຜ່ກະຈາຍ QN48 Pins
View ຂອງການແຈກຢາຍ Pins QN48E
ແຜນວາດແພັກເກດ
QN48 Package Outline (6mm x 6mm) 
|
ສັນຍາລັກ |
ມິນລິແມັດ | ||
| ນາທີ | ນາມ | MAX | |
| A | 0.75 | 0.85 | 0.85 |
| A1 | 0.02 | 0.05 | |
| b | 0.15 | 0.20 | 0.25 |
| c | 0.18 | 0.20 | 0.23 |
| D | 5.90 | 6.00 | 6.10 |
| D2 | 4.10 | 4.20 | 4.30 |
| e | 0.40 BSC | ||
| Ne | 4.40 BSC | ||
| Nd | 4.40 BSC | ||
| E | 5.90 | 6.00 | 6.10 |
| E2 | 4.10 | 4.20 | 4.30 |
| L | 0.35 | 0.40 | 0.45 |
| h | 0.30 | 0.35 | 0.40 |
| L/F载体尺寸
(MIL) |
177*177 | ||
ເອກະສານ / ຊັບພະຍາກອນ
 |
GOWIN GW1NRF Series Bluetooth FPGA [pdf] ຄູ່ມືຜູ້ໃຊ້ UG893-1.0E, GW1NRF Series, Bluetooth FPGA, GW1NRF Series Bluetooth FPGA |
