FPGA Bluetooth serie GOWIN GW1NRF
Copyright © 2019 Guangdong Gowin Semiconductor Corporation. Tutti i diritti riservati. , LittleBee è GOWIN sò marchi di Guangdong Gowin Semiconductor Corporation è sò registrati in Cina, l'Uffiziu di i Patenti è di i Marchi di i Stati Uniti è altri paesi. Tutte e altre parolle è loghi identificati cum'è marchi o marche di serviziu sò a pruprietà di i so rispettivi titulari. Nisuna parte di stu documentu pò esse riprodotta o trasmessa in alcuna forma o per qualsiasi denotazione, elettronica, meccanica, fotocopia, registrazione o altrimenti, senza l'accunsentu scrittu di GOWINSEMI.
Disclaimer
GOWINSEMI ùn assume alcuna responsabilità è ùn furnisce micca garanzia (espressa o implicita) è ùn hè micca rispunsevule per qualsiasi dannu incurru à u vostru hardware, software, dati, o pruprietà chì risultanu da l'usu di i materiali o di a pruprietà intellettuale eccettu cum'è delineatu in i Termini è Cundizioni GOWINSEMI. di Vendita. GOWINSEMI pò apportà cambiamenti à stu documentu in ogni mumentu senza preavvisu. Qualchese chì s'appoghja nantu à sta documentazione deve cuntattà GOWINSEMI per a documentazione attuale è errata.
Storia di rivisione
| Data | Versione | Descrizzione |
| 11/12/2019 | 1.0 E | Versione iniziale publicata. |
Scopu
Stu manuale cuntene una introduzione à a serie GW1NRF di
I prudutti Bluetooth FPGA cù una definizione di pin, lista di numeri di pin, distribuzione di pin, è diagrammi di pacchettu.
L'ultime guide d'utilizatore sò dispunibili nantu à GOWINSEMI Websitu. Pudete truvà i ducumenti cunnessi à www.gowinsemi.com:
- DS891, serie GW1NRF di i prudutti Bluetooth FPGA Scheda Dati
- UG290, Gowin FPGA Products Programming and Configuration User Guide
- UG893, serie GW1NRF di prudutti Bluetooth FPGA Paquet è Pinout
- UG892, GW1NRF-4B Pinout
Terminulugia è abbreviazioni
A terminologia è l'abbreviazioni aduprate in stu manuale sò cum'è mostra in a Tabella 1-1 sottu.
Table 1-1 Abbreviazione è Terminologia
| Terminulugia è abbreviazioni | Nome interu |
| FPGA | Array di porta programmabile in u campu |
| SIP | Sistema in u pacchettu |
| GPIO | IO programmabile Gowin |
| QN48 | QFN48 |
| QN48E | QFN48E |
Supportu è Feedback
Gowin Semiconductor offre à i clienti un supportu tecnicu cumpletu. Sì avete qualchissia dumande, cumenti, o suggerimenti, sentite liberu di cuntattateci direttamente per i seguenti modi.
Websitu: www.gowinsemi.com.cn
E-mail: support@gowinsemi.com
Overview
A serie GW1NRF di prudutti FPGA sò i prudutti di prima generazione in a famiglia LittleBee® è rapprisentanu una forma di SoC FPGA. A serie GW1NRF di prudutti FPGA integra un processore hardcore di 32 bit è supporta a radio Bluetooth 5.0 Low Energy. Hanu unità logiche abbundanti, IO, risorse B-SRAM è DSP integrate, modulu di gestione di energia è modulu di sicurità. A serie GW1NRF furnisce un cunsumu d'energia bassu, immediatu, pocu costu, non volatile, alta sicurezza, diversi pacchetti, è un usu flessibile.
Paquet senza PB
A serie GW1NRF di prudutti Bluetooth FPGA sò senza PB in linea cù e direttive ambientali EU ROHS. I sustanzi aduprati in a serie GW1NRF di i prudutti Bluetooth FPGA sò in piena conformità cù i standard IPC-1752.
Pacchettu, Max. User I/O Information, è LVDS Paris
Table 2-1 Package, Max. User I/O Information, è LVDS Paris
| Pacchettu | Passu (mm) | Dimensioni (mm) | GW1NRF-4B |
| QN48 | 0.4 | 6 x 6 | 25 (4) |
| QN48E | 0.4 | 6 x 6 | 25 (4) |
Nota !
- In stu manuale, l'abbreviazioni sò impiegate per riferite à i tipi di pacchettu. Vede 1.3 Terminulugia è Abbreviazioni.
- Vede a serie GW1NRF di a Scheda di Dati di i Prodotti Bluetooth FPGA per più dettagli.
- U JTAGSEL_N è JTAG pins ùn ponu esse usatu cum'è I / O simultaneamente. I dati in questa tavula sò quandu i quattru JTAG pins (TCK, TDI, TDO è TMS) sò usati cum'è I / O;
Pin di putenza
Tabella 2-2 Altri Pin in a Serie GW1NRF
| VCC | VCCO 0 | VCCO 1 | VCCO 2 |
| VCCO 3 | VCCX | VSS |
Quantità di Pin
A quantità di pin GW1NRF-4B
Table 2-3 Quantità di GW1NRF-4BPins
| Type Pin | GW1NRF-4B | ||
| QN48 | QN48E | ||
|
I/O Single end / coppia differenziale / LVDS1 |
BANCA 0 | 9/4/0 | 9/4/0 |
| BANCA 1 | 4/1/1 | 4/1/1 | |
| BANCA 2 | 8/4/3 | 8/4/3 | |
| BANCA 3 | 4/1/0 | 4/1/0 | |
| Max. User I/O 2 | 25 | 25 | |
| Coppia differenziale | 10 | 10 | |
| Vera output LVDS | 4 | 4 | |
| VCC | 2 | 2 | |
| VCCX | 1 | 1 | |
| VCCO0/VCCO33 | 1 | 1 | |
| VCCO1/VCCO23 | 1 | 1 | |
| VSS | 2 | 1 | |
| MODE 0 | 0 | 0 | |
| MODE 1 | 0 | 0 | |
| MODE 2 | 0 | 0 | |
| JTAGSEL_N | 1 | 1 | |
Nota !
- U numeru di unicu end / differenziale / LVDS I / O include pin CLK è pin di scaricamentu;
- U JTAGSEL_N è JTAG pins ùn ponu esse usatu cum'è I / O simultaneamente. I dati in questa tavula sò quandu i quattru JTAG pins (TCK, TDI, TDO è TMS) sò usati cum'è I / O; Quandu u modu [2: 0] = 001, JTAGSEL_N è i quattru JTAG pins (TCK, TDI, TDO, è TMS) pò esse usatu cum'è GPIO simultaneamente, è u Max. I/O utente più unu.
- Pin multiplexing.
Definizioni Pin
U locu di i pin in a serie GW1NRF di prudutti Bluetooth FPGA varieghja secondu i diversi pacchetti. A Tabella 2-4 furnisce un dettagliu sopraview di I/O d'utilizatore, pin multifunzione, pin dedicati è altri pin.
Tabella 2-4 Definizione di i Pin in a serie GW1NRF di i prudutti Bluetooth FPGA
| Pin Name | I/O | Descrizzione |
| Max. User I/O | ||
|
IO[Fine][Numero di fila/colonna][A/B] |
I/O |
[Fine] indica a posizione di pin, cumprese L (left) R (right) B (bottom), è T (top) [Row/Column Number] indica u pin Row/Column number. If [End] hè T (top) o B (in fondu), u pin indica u numeru di colonna di u CFU currispundente. Se [End] hè L (left) o R (right), u pin indica u numeru di fila di u CFU currispundente. [A/B] indica l'infurmazioni di coppia di signali differenziali. |
| Pin multifunzione | ||
|
IO[Fine][Numero di fila/colonna][A/B]/MMM |
/MMM rapprisenta una o più di l'altri funzioni in più di esse l'I / O di l'usu generale. Questi pin ponu esse aduprati cum'è I / O d'utilizatore quandu u
e funzioni ùn sò micca usate. |
|
| RECONFIG_N | I, debule internu
tira in su |
Cumincià u novu modu GowinCONFIG quandu u pulsu bassu |
|
PRONTU |
I/O |
U livellu altu indica chì u dispusitivu pò esse programatu è cunfiguratu attualmente
U livellu bassu indica chì u dispusitivu ùn pò micca esse programatu è cunfiguratu attualmente |
|
FATTU |
I/O |
Altu livellu indica u prugramma successu è cunfigurazione
U livellu bassu indica incomplete o falluta à u prugramma è a cunfigurazione |
|
FASTRD_N /D3 |
I/O |
In u modu MSPI, FASTRD_N hè utilizatu cum'è u portu di velocità d'accessu Flash. Low indica u modu d'accessu Flash à alta velocità; altu indica u modu d'accessu Flash regulare.
U portu di dati D3 in u modu CPU |
| MCLK /D4 | I/O | Clock output MCLK in modu MSPI Data Port D4 in modu CPU |
| MCS_N /D5 | I/O | Abilita u signalu MCS_N in u modu MSPI, attivu-bassu
U portu di dati D5 in u modu CPU |
|
MI /D7 |
I/O |
MISO in modalità MSPI: input di dati master/output di dati Slave
U portu di dati D7 in u modu CPU |
|
MO /D6 |
I/O |
MISO in u modu MSPI: output di dati master / input di dati Slave
U portu di dati D6 in u modu CPU |
|
SSPI_CS_N/D0 |
I/O |
Abilita u signale SSPI_CS_N in mod SSPI, attivu-bassu, Pull Up Debule Internu
U portu di dati D0 in u modu CPU |
| SO /D1 | I/O | MISO in u modu MSPI: Dati Master / Dati Slave |
I/O BANK Introduzione
Ci sò quattru Banchi I/O in a serie GW1NRF di prudutti FPGA. A distribuzione I/O BANK di a serie GW1NRF di prudutti Bluetooth FPGA hè cum'è mostra in Figura 2-1.
Figura 2-1GW1NRF serie di prudutti Bluetooth FPGA Distribuzione I/O Bank 
Stu manuale furnisce un sopraview di a distribuzione view di i pin in a serie GW1NRF di prudutti Bluetooth FPGA. I quattru Banchi I / O chì formanu a serie GW1NRF di prudutti Bluetooth FPGA sò marcati cù quattru culori diffirenti.
Diversi simboli sò usati per l'utilizatori I / O, putenza è terra. I diversi simboli è culori utilizati per i vari pins sò definiti cusì:
” denota l'I/O in BANK0. U culore di riempimentu cambia cù u BANK;
” denota l'I/O in BANK1. U culore di riempimentu cambia cù u BANK;
” denota l'I/O in BANK2. U culore di riempimentu cambia cù u BANK;
” denota l'I/O in BANK3. U culore di riempimentu cambia cù u BANK;
" denota VCC, VCCX è VCCO. U culore di riempimentu ùn cambia micca;
” denota VSS, u culore di riempimentu ùn cambia micca;
” denota NC;
"Denota BLE, u culore di riempimentu ùn cambia micca.
View di Distribuzione Pin
View di GW1NRF-4B Pins Distribution
View di QN48 Pins Distribution
View di QN48E Pins Distribution
Diagrammi di pacchettu
Contornu di pacchettu QN48 (6 mm x 6 mm) 
|
SIMBOLU |
MILLIMETRE | ||
| MIN | NOM | MAX | |
| A | 0.75 | 0.85 | 0.85 |
| A1 | 0.02 | 0.05 | |
| b | 0.15 | 0.20 | 0.25 |
| c | 0.18 | 0.20 | 0.23 |
| D | 5.90 | 6.00 | 6.10 |
| D2 | 4.10 | 4.20 | 4.30 |
| e | 0.40 BSC | ||
| Ne | 4.40 BSC | ||
| Nd | 4.40 BSC | ||
| E | 5.90 | 6.00 | 6.10 |
| E2 | 4.10 | 4.20 | 4.30 |
| L | 0.35 | 0.40 | 0.45 |
| h | 0.30 | 0.35 | 0.40 |
| L/F载体尺寸
(MIL) |
177 * 177 | ||
Documenti / Risorse
 |
FPGA Bluetooth serie GOWIN GW1NRF [pdfGuida di l'utente UG893-1.0E, Serie GW1NRF, FPGA Bluetooth, Serie GW1NRF FPGA Bluetooth |
