Altera MAX シリーズを使用した Intel CF+ インターフェイス
Altera MAXシリーズを使用したCF+インターフェース
- Altera® MAX® II、MAX V、および MAX 10 デバイスを使用して、CompactFlash+ (CF+) インターフェイスを実装できます。低コスト、低消費電力、および簡単な電源投入機能により、メモリ デバイス インターフェイス アプリケーションに最適なプログラマブル ロジック デバイスとなっています。
- CompactFlash カードは、さまざまな形式のデジタル情報 (データ、オーディオ、画像) とソフトウェアを、さまざまなデジタル システム間で保存および転送します。CompactFlash 協会は、フラッシュ メモリ以外の I/O デバイスや磁気ディスク データ ストレージを使用した CompactFlash カードの操作を強化するために、CF+ コンセプトを導入しました。CF+ カードは、コンパクト フラッシュ ストレージ カード、磁気ディスク カード、およびシリアル カード、イーサネット カード、ワイヤレス カードなど、市場で入手可能なさまざまな I/O カードを含む小型フォーム ファクタ カードです。CF+ カードには、データ保存、取得、エラー訂正、電源管理、およびクロック制御を管理する組み込みコントローラが含まれています。CF+ カードは、PC カード タイプ II またはタイプ III ソケットのパッシブ アダプタとともに使用できます。
- 現在、カメラ、PDA、プリンター、ラップトップなどの多くの消費者向け製品には、CompactFlash および CF+ メモリ カードを受け入れるソケットが搭載されています。このソケットは、ストレージ デバイスに加えて、CF+ インターフェイスを使用する I/O デバイスとのインターフェイスとしても使用できます。
関連情報
設計例ampMAX II用ファイル
- MAX II デザインを提供 fileこのアプリケーションノート（AN 492）
設計例ampMAX10用ファイル
- MAX 10 デザインを提供 fileこのアプリケーションノート（AN 492）
アルテラデバイスを使用したポータブルシステムの電源管理
- アルテラデバイスを使用したポータブルシステムの電源管理に関する詳細情報を提供します。
MAX II デバイス設計ガイドライン
- MAX IIデバイス設計ガイドラインに関する詳細情報を提供します
AlteraデバイスでのCF+インターフェースの使用
- CF+ カード インターフェイスは、ホストが H_ENABLE 信号をアサートすることで有効になります。CompactFlash カードがソケットに挿入されると、1 つのピン (CD_1 [0:1]) がローになり、カードが正しく挿入されたことがインターフェイスに示されます。このアクションに応答して、CD_XNUMX ピンの状態とチップ イネーブル信号 (H_ENABLE) に応じて、インターフェイスによって割り込み信号 H_INT が生成されます。
H_READY信号も、必要な条件が満たされるたびにアサートされます。この信号は、インターフェイスがプロセッサからのデータを受け入れる準備ができていることをプロセッサに示します。CF+カードへの16ビットデータバスは、ホストに直接接続されています。ホストが割り込み信号を受信すると、インターフェイスが割り込みを受信したことを示す確認信号H_ACKを生成して応答します。 - インテルコーポレーション。 全著作権所有。 Intel、Intel ロゴ、Altera、Arria、Cyclone、Enpirion、MAX、Nios、Quartus、および Stratix の単語とロゴは、米国およびその他の国における Intel Corporation またはその子会社の商標です。 インテルは、インテルの標準保証に従って、FPGA および半導体製品の性能を現在の仕様に合わせて保証しますが、予告なしにいつでも製品およびサービスを変更する権利を留保します。 インテルは、インテルが書面で明示的に同意した場合を除き、ここに記載されている情報、製品、またはサービスの適用または使用から生じる一切の責任を負わないものとします。 インテルのお客様は、公開されている情報を信頼したり、製品やサービスを注文したりする前に、最新バージョンのデバイス仕様を入手することをお勧めします。
- その他の名称およびブランドは、他者の所有物として主張される場合があります。さらに機能を実行する準備が整いました。この信号は推進力として機能し、インターフェイス、ホスト、またはプロセッサと CompactFlash カードのすべての操作はこの信号に同期されます。インターフェイスは H_RESET 信号もチェックします。この信号は、すべての初期条件をリセットする必要があることを示すためにホストによって生成されます。
- 次に、インターフェースは CompactFlash カードに RESET 信号を生成し、すべての制御信号をデフォルト状態にリセットするように指示します。
- H_RESET信号はハードウェアまたはソフトウェアで生成できます。ソフトウェアリセットはCF+カード内の構成オプションレジスタのMSBで示されます。ホストは4ビットの制御信号を生成します。
- H_CONTROL は、CF+ カードの目的の機能を CF+ インターフェイスに示します。インターフェイスは H_CONTROL 信号をデコードし、データや構成情報の読み取りと書き込みを行うためのさまざまな制御信号を発行します。すべてのカード操作は H_ACK 信号に同期されます。H_ACK の正のエッジで、サポートされている Altera デバイスはリセット信号をチェックし、それに応じて HOST_ADDRESS、チップ イネーブル (CE_1)、出力イネーブル (OE)、書き込みイネーブル (WE)、REG_1、および RESET 信号を発行します。これらの各信号には、上記のすべての操作に対して定義済みの値があります。これらは、CompactFlash 協会によって定義されている標準プロトコルです。
- H_IOM 信号は、共通メモリ モードでは低く、I/O モードでは高く保持されます。共通メモリ モードでは、8 ビットと 16 ビットの両方のデータの書き込みと読み取りが可能です。
- また、CF+ カード構成オプション レジスタ、カード ステータス レジスタ、およびピン交換レジスタ内の構成レジスタの読み取りと書き込みも行われます。ホストによって発行される 4 ビット幅の H_CONTROL [3:0] 信号は、これらすべての操作を区別します。CF+ インターフェイスは H_CONTROL をデコードし、CF+ 仕様に従って CF+ カードに制御信号を発行します。制御信号が発行されると、16 ビット データ バスでデータが使用可能になります。I/O モードでは、ソフトウェア リセット (CF+ カード内の構成オプション レジスタの MSB をハイにすることで生成) がチェックされます。バイトおよびワード アクセス操作は、上記のメモリ モードの場合と同様にインターフェイスによって実行されます。
図1: CF+インターフェースとCF+デバイスの異なるインターフェース信号
- この図は、CF+ インターフェイスを実装するための基本的なブロック図を示しています。
信号
表1: CF+インターフェース信号
この表には、CF+ カードのインターフェース信号がリストされています。
| 信号
ホスト_アドレス [10:0] |
方向
出力 |
説明
これらのアドレス ラインは、I/O ポート アドレス レジスタ、メモリ マップ ポート アドレス レジスタ、その構成制御、およびステータス レジスタを選択します。 |
| CE_1 [1:0] | 出力 | これは 2 ビットのアクティブ ロー カード選択信号です。 |
| 信号
IORD |
方向
出力 |
説明
これは、CF+ カードからのバス上の I/O データをゲートするためにホスト インターフェイスによって生成される I/O 読み取りストローブです。 |
| アイオワ | 出力 | これは、CF+ カードのカード データ バス上の I/O データをクロックするために使用される I/O 書き込みパルス ストローブです。 |
| OE | 出力 | アクティブロー出力はストロボを有効にします。 |
| 準備ができて | 入力 | メモリ モードでは、CF+ カードが新しいデータ転送操作を受け入れる準備ができている場合はこの信号がハイに保たれ、カードがビジーの場合はローに保たれます。 |
| イラク | 入力 | I/O モード動作では、この信号は割り込み要求として使用されます。この信号はローにストローブされます。 |
| 登録_1 | 出力 | この信号は、共通メモリと属性メモリのアクセスを区別するために使用されます。共通メモリの場合はハイ、属性メモリの場合はローです。I/O モードでは、I/O アドレスがバス上にある場合、この信号はアクティブ ローである必要があります。 |
| WE | 出力 | カード構成レジスタに書き込むためのアクティブ ロー信号。 |
| リセット | 出力 | この信号は、CF+ カード内のすべてのレジスタをリセットまたは初期化します。 |
| CD_1 [1:0] | 入力 | これは 2 ビットのアクティブ ロー カード検出信号です。 |
表2: ホストインターフェース信号
この表には、ホスト インターフェイスを形成する信号がリストされています。
| 信号
ヒント |
方向
出力 |
説明
カードの挿入を示す、インターフェースからホストへのアクティブ ロー割り込み信号。 |
| H_準備完了 | 出力 | CF+ が新しいデータを受け入れる準備ができていることを示す、インターフェースからホストへの準備完了信号。 |
| H_ENABLE | 入力 | チップイネーブル |
| ハック | 入力 | インターフェースによって行われた割り込み要求に対する確認応答。 |
| H_コントロール[3:0] | 入力 | I/O とメモリの読み取り/書き込み操作を選択する 4 ビット信号。 |
| H_リセット[1:0] | 入力 | ハードウェアおよびソフトウェアのリセット用の 2 ビット信号。 |
| H_IOM | 入力 | メモリ モードと I/O モードを区別します。 |
実装
- これらの設計は、MAX II、MAX V、および MAX 10 デバイスを使用して実装できます。提供されている設計ソース コードは、それぞれ MAX II (EPM240) と MAX 10 (10M08) を対象としています。これらの設計ソース コードはコンパイルされており、MAX デバイスに直接プログラムできます。
- MAX IIデザインexampLE では、ホストと CF+ のインターフェイス ポートを適切な GPIO にマップします。この設計では、EPM54 デバイスの合計 LE の約 240% が使用され、45 個の I/O ピンが使用されます。
- MAX IIデザインexample は CF+ デバイスを使用します。このデバイスは、I/O モードを使用する PC カード ATA とメモリ モードを使用する PC カード ATA の 2 つのモードで機能します。3 番目のオプション モードである True IDE モードは考慮されません。MAX II デバイスはホスト コントローラとして動作し、ホストと CF+ カード間のブリッジとして機能します。
ソースコード
これらのデザインexampファイルは Verilog で実装されています。
謝辞
- デザインexampAltera MAX 10 FPGAに適合した オーキッドテクノロジーズエンジニアリングアンドコンサルティング社 マサチューセッツ州メイナード 01754
- 電話: 978-461-2000
- WEB: オーキッドテック
- メールアドレス: お問い合わせ
ドキュメントの改訂履歴
表 3: ドキュメントの改訂履歴
| 日付
2014年XNUMX月 |
バージョン
2014.09.22 |
変更点
MAX 10の情報を追加しました。 |
| 2007 年 1.0 月、VXNUMX | 1.0 | 初回リリース。 |
ドキュメント / リソース
 |
Altera MAX シリーズを使用した Intel CF+ インターフェイス [pdf] 説明書 Altera MAX シリーズを使用した CF インターフェイス、Altera MAX シリーズの使用、CF インターフェイス、MAX シリーズ |
