intel CF+-grænseflade, der bruger Altera MAX-serien

CF+-grænseflade ved hjælp af Altera MAX-serien

• Du kan bruge Altera® MAX® II-, MAX V- og MAX 10-enheder til at implementere en CompactFlash+ (CF+)-grænseflade. Deres lave omkostninger, lavt strømforbrug og nemme opstartsfunktioner gør dem til de ideelle programmerbare logiske enheder til hukommelsesenheder-interface-applikationer.
• CompactFlash-kort gemmer og transporterer adskillige former for digital information (data, lyd, billeder) og software mellem en lang række digitale systemer. CompactFlash-foreningen introducerede CF+-konceptet for at forbedre betjeningen af ​​CompactFlash-kort med I/O-enheder og magnetisk diskdatalagring bortset fra flashhukommelse. CF+-kortet er et lille formfaktorkort, der inkluderer compact flash-lagerkort, magnetiske diskkort og forskellige I/O-kort, der er tilgængelige på markedet, såsom serielle kort, Ethernet-kort og trådløse kort. CF+-kortet inkluderer en indbygget controller, der styrer datalagring, hentning og fejlrettelse, strømstyring og urstyring. CF+ kort kan bruges med passive adaptere i PC-Card type II eller type III fatninger.
• I dag har mange forbrugerprodukter såsom kameraer, PDA'er, printere og bærbare computere et stik, der accepterer CompactFlash og CF+ hukommelseskort. Ud over lagerenheder kan dette stik også bruges til at forbinde I/O-enheder, der bruger CF+-grænsefladen.

Relateret information

Design Eksample til MAX II

• Giver MAX II-designet files for denne ansøgningsnote (AN 492)

Design Eksample til MAX 10

• Giver MAX 10-designet files for denne ansøgningsnote (AN 492)

Strømstyring i bærbare systemer ved hjælp af Altera-enheder

• Giver flere oplysninger om strømstyring i bærbare systemer, der bruger Altera-enheder

MAX II Device Design Guidelines

• Giver flere oplysninger om MAX II-enhedsdesignretningslinjer

Brug af CF+-grænsefladen med Altera-enheder

• CF+-kortgrænsefladen aktiveres af værten ved at hævde H_ENABLE-signalet. Når CompactFlash-kortet er indsat i soklen, bliver de to ben (CD_1 [1:0]) lavt, hvilket indikerer for interfacet, at kortet er sat korrekt i. Som svar på denne handling genereres et afbrydelsessignal H_INT af grænsefladen, afhængigt af status for CD_1-ben og chipaktiveringssignalet (H_ENABLE).
  H_READY-signalet hævdes også, når de krævede betingelser er opfyldt. Dette signal indikerer til processoren, at grænsefladen er klar til at acceptere dataene fra processoren. 16-bit databussen til CF+-kortet er forbundet direkte til værten. Når værten modtager et afbrydelsessignal, reagerer den på det ved at generere et bekræftelsessignal, H_ACK, til grænsefladen for at indikere, at den har modtaget afbrydelsen
• Intel Corporation. Alle rettigheder forbeholdes. Intel, Intel-logoet, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus og Stratix-ord og -logoer er varemærker tilhørende Intel Corporation eller dets datterselskaber i USA og/eller andre lande. Intel garanterer ydeevnen af ​​sine FPGA- og halvlederprodukter i henhold til de aktuelle specifikationer i overensstemmelse med Intels standardgaranti, men forbeholder sig retten til at foretage ændringer af produkter og tjenester til enhver tid uden varsel. Intel påtager sig intet ansvar eller erstatningsansvar som følge af applikationen eller brugen af ​​oplysninger, produkter eller tjenester beskrevet heri, undtagen som udtrykkeligt skriftligt aftalt af Intel. Intel-kunder rådes til at indhente den seneste version af enhedsspecifikationerne, før de stoler på nogen offentliggjort information, og før de afgiver ordrer på produkter eller tjenester.
• Andre navne og mærker kan hævdes som andres ejendom. og er klar til at udføre yderligere funktioner. Dette signal virker som en drivkraft; alle operationer af grænsefladen, værten eller processoren og CompactFlash-kortet er synkroniseret med dette signal. Interfacet kontrollerer også for H_RESET-signal; dette signal genereres af værten for at indikere, at alle startbetingelser skal nulstilles.
• Interfacet genererer igen RESET-signalet til CompactFlash-kortet, hvilket indikerer, at det skal nulstille alle dets styresignaler til deres standardtilstand.
• H_RESET-signalet kan enten være hardware- eller softwaregenereret. Softwarenulstillingen er angivet af MSB'en i konfigurationsregistret på CF+-kortet. Værten genererer et 4-bit styresignal
• H_CONTROL for at angive den ønskede funktion af CF+-kortet til CF+-grænsefladen. Interfacet afkoder H_CONTROL-signalet og udsender forskellige styresignaler til at læse og skrive data og konfigurationsinformation. Hver kortoperation er synkroniseret med H_ACK-signalet. Ved den positive kant af H_ACK søger den understøttede Altera-enhed for nulstillingssignalet og udsender tilsvarende HOST_ADDRESS, chipaktivering (CE_1), outputaktivering (OE), skriveaktivering (WE), REG_1 og RESET-signaler. Hvert af disse signaler har en foruddefineret værdi for alle ovennævnte operationer. Disse er standardprotokoller, som defineret af CompactFlash-foreningen.
• H_IOM-signalet holdes lavt i fælles hukommelsestilstand og højt i I/O-tilstand. Den fælles hukommelsestilstand tillader skrivning og læsning af både 8-bit og 16-bit data.
• Konfigurationsregistrene i CF+-kortkonfigurationsregistret, Card Status Register og Pin Replacement Register læses også fra og skrives ind. Et 4-bit bredt H_CONTROL [3:0] signal udsendt af værten skelner mellem alle disse operationer. CF+-grænsefladen afkoder H_CONTROL og sender styresignalerne til CF+-kortet i henhold til CF+-specifikationerne. Data stilles til rådighed på 16-bit databussen, efter at styresignalerne er udsendt. I I/O-tilstanden kontrolleres softwarenulstillingen (genereret ved at gøre MSB'en for konfigurationsindstillingsregistret høj på CF+-kortet). Byte- og ordadgangsoperationer udføres af grænsefladen på en måde svarende til dem i hukommelsestilstanden beskrevet ovenfor.

Figur 1: De forskellige grænsefladesignaler for CF+-grænsefladen og CF+-enheden

• Denne figur viser det grundlæggende blokdiagram for implementering af CF+-grænsefladen.

Signaler

Tabel 1: CF+-interfacesignaler

Denne tabel viser CF+-kortgrænsefladesignalerne.

Signal HOST_ADRESSE [10:0]	Retning Produktion	Beskrivelse Disse adresselinjer vælger følgende: I/O-portadresseregistrene, de hukommelseskortede portadresseregistre, dens konfigurationskontrol og statusregistre.
CE_1 [1:0]	Produktion	Dette er et 2-bit aktiv-lav kortvalgssignal.

Signal IORD	Retning Produktion	Beskrivelse Dette er en I/O-læse-strobe genereret af værtsinterfacet for at porte I/O-dataene på bussen fra CF+-kortet.
IOWA	Produktion	Dette er en I/O-skrivepuls-strobe, der bruges til at clocke I/O-dataene på kortdatabussen på CF+-kortet.
OE	Produktion	Aktiv-lav udgang muliggør strobe.
PARAT	Input	I hukommelsestilstand holdes dette signal højt, når CF+-kortet er klar til at acceptere en ny dataoverførselsoperation og lavt, når kortet er optaget.
IRAK	Input	I I/O-tilstand bruges dette signal som en afbrydelsesanmodning. Det er strobet lavt.
REG_1	Produktion	Dette signal bruges til at skelne mellem fælles hukommelse og attributhukommelsesadgange. Høj for fælles hukommelse og lav for attributhukommelse. I I/O-tilstand skal dette signal være aktivt-lavt, når I/O-adressen er på bussen.
WE	Produktion	Aktiv-lav signal til skrivning i kortkonfigurationsregistrene.
NULSTIL	Produktion	Dette signal nulstiller eller initialiserer alle registre i CF+-kortet.
CD_1 [1:0]	Input	Dette er et 2-bit aktiv-lav kort detekteringssignal.

Tabel 2: Værtsgrænsefladesignaler

Denne tabel viser de signaler, der udgør værtsgrænsefladen.

Signal ANTYDNING	Retning Produktion	Beskrivelse Aktiv-lav afbrydelsessignal fra interface til værten, der indikerer indsættelse af kortet.
H_KLAR	Produktion	Klarsignalet fra interface til vært, hvilket indikerer, at CF+ er klar til at acceptere nye data.
H_AKTIVER	Input	Chip aktivering
H_ACK	Input	Kvittering for afbrydelsesanmodningen fra grænsefladen.
H_CONTROL [3:0]	Input	Et 4-bit signal, der vælger mellem I/O og hukommelse READ/WRITE operationer.
H_RESET [1:0]	Input	Et 2-bit signal til hardware- og softwarenulstilling.
H_IOM	Input	Adskiller hukommelsestilstand og I/O-tilstand.

Implementering

• Disse designs kan implementeres ved hjælp af MAX II-, MAX V- og MAX 10-enheder. De medfølgende designkildekoder er rettet mod henholdsvis MAX II (EPM240) og MAX 10 (10M08). Disse designkildekoder er kompilerede og kan programmeres direkte til MAX-enhederne.
• Til MAX II design example, kortlægge værts- og CF+-grænsefladeportene til passende GPIO'er. Dette design udnytter omkring 54% af de samlede LE'er i en EPM240-enhed og bruger 45 I/O-ben.
• MAX II-designet example bruger en CF+-enhed, som fungerer i to tilstande: PC-kort ATA ved hjælp af I/O-tilstand og PC-kort ATA, der bruger hukommelsestilstand. Den tredje valgfri tilstand, True IDE-tilstand, tages ikke i betragtning. MAX II-enheden fungerer som værtscontrolleren og fungerer som en bro mellem værten og CF+-kortet.

Kildekode

Disse design examples er implementeret i Verilog.

Anerkendelser

• Design example tilpasset til Altera MAX 10 FPGA'er af Orchid Technologies Engineering and Consulting, Inc. Maynard, Massachusetts 01754
• TLF: 978-461-2000
• WEB: www.orchid-tech.com
• EMAIL: info@orchid-tech.com

Revisionshistorik for dokument

Tabel 3: Dokumentrevisionshistorik

Dato september 2014	Version 2014.09.22	Ændringer Tilføjet MAX 10 oplysninger.
December 2007, V1.0	1.0	Første udgivelse.

Dokumenter/ressourcer

intel CF+-grænseflade, der bruger Altera MAX-serien [pdf] Instruktioner CF-grænseflade ved brug af Altera MAX-serien, Brug af Altera MAX-serien, CF-grænseflade, MAX-serien

Referencer

• Brugermanual