Rozhraní intel CF+ využívající řadu Altera MAX

Rozhraní CF+ využívající řadu Altera MAX

• Zařízení Altera® MAX® II, MAX V a MAX 10 můžete použít k implementaci rozhraní CompactFlash+ (CF+). Jejich levné funkce, nízká spotřeba a snadné zapínání z nich činí ideální programovatelná logická zařízení pro aplikace s rozhraním paměťových zařízení.
• Karty CompactFlash ukládají a přenášejí několik forem digitálních informací (data, zvuk, obrázky) a softwaru mezi širokou škálou digitálních systémů. Sdružení CompactFlash představilo koncept CF+ pro zlepšení provozu karet CompactFlash s I/O zařízeními a ukládáním dat na magnetický disk kromě flash paměti. Karta CF+ je karta malého formátu, která obsahuje kompaktní paměťové karty flash, karty s magnetickým diskem a různé I/O karty, které jsou dostupné na trhu, jako jsou sériové karty, ethernetové karty a bezdrátové karty. Karta CF+ obsahuje vestavěný řadič, který spravuje ukládání dat, načítání a opravu chyb, správu napájení a řízení hodin. Karty CF+ lze použít s pasivními adaptéry v paticích PC-Card typu II nebo typu III.
• V současné době má mnoho spotřebních produktů, jako jsou fotoaparáty, PDA, tiskárny a notebooky, patici, která akceptuje paměťové karty CompactFlash a CF+. Kromě úložných zařízení lze tuto zásuvku použít také pro rozhraní I/O zařízení, která používají rozhraní CF+.

Související informace

Design Přample pro MAX II

• Poskytuje design MAX II files pro tuto aplikační poznámku (AN 492)

Design Přample za MAX 10

• Poskytuje design MAX 10 files pro tuto aplikační poznámku (AN 492)

Správa napájení v přenosných systémech pomocí zařízení Altera

• Poskytuje více informací o správě napájení v přenosných systémech pomocí zařízení Altera

Pokyny pro návrh zařízení MAX II

• Poskytuje další informace o pokynech pro návrh zařízení MAX II

Použití rozhraní CF+ se zařízeními Altera

• Rozhraní karty CF+ je povoleno hostitelem aktivací signálu H_ENABLE. Když je karta CompactFlash vložena do patice, dva kolíky (CD_1 [1:0]) spadnou, což značí rozhraní, že karta byla vložena správně. V reakci na tuto akci je rozhraním generován signál přerušení H_INT v závislosti na stavu pinů CD_1 a signálu povolení čipu (H_ENABLE).
  Signál H_READY je také aktivován vždy, když jsou splněny požadované podmínky. Tento signál signalizuje procesoru, že rozhraní je připraveno přijímat data z procesoru. 16bitová datová sběrnice ke kartě CF+ je připojena přímo k hostiteli. Když hostitel přijme signál přerušení, odpoví na něj vygenerováním potvrzovacího signálu H_ACK, aby rozhraní indikovalo, že přijalo přerušení.
• Intel Corporation. Všechna práva vyhrazena. Intel, logo Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus a Stratix slova a loga jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností v USA a/nebo jiných zemích. Společnost Intel zaručuje výkon svých FPGA a polovodičových produktů podle aktuálních specifikací v souladu se standardní zárukou společnosti Intel, ale vyhrazuje si právo provádět změny jakýchkoli produktů a služeb kdykoli bez upozornění. Společnost Intel nepřebírá žádnou odpovědnost nebo závazky vyplývající z aplikace nebo použití jakýchkoli informací, produktů nebo služeb popsaných v tomto dokumentu, pokud to není výslovně písemně odsouhlaseno společností Intel. Zákazníkům společnosti Intel se doporučuje získat nejnovější verzi specifikací zařízení dříve, než se budou spoléhat na jakékoli zveřejněné informace a než zadají objednávky na produkty nebo služby.
• Jiná jména a značky mohou být nárokovány jako vlastnictví jiných. a je připraven plnit další funkce. Tento signál působí jako impuls; všechny operace rozhraní, hostitele nebo procesoru a karty CompactFlash jsou synchronizovány s tímto signálem. Rozhraní také kontroluje signál H_RESET; tento signál je generován hostitelem, aby signalizoval, že všechny počáteční podmínky musí být resetovány.
• Rozhraní zase generuje signál RESET na kartu CompactFlash, který jí signalizuje resetování všech řídicích signálů na výchozí stav.
• Signál H_RESET může být generován hardwarově nebo softwarově. Reset softwaru je indikován MSB registru možností konfigurace na kartě CF+. Hostitel generuje 4bitový řídicí signál
• H_CONTROL pro označení požadované funkce karty CF+ pro rozhraní CF+. Rozhraní dekóduje signál H_CONTROL a vydává různé řídicí signály pro čtení a zápis dat a konfiguračních informací. Každá operace karty je synchronizována se signálem H_ACK. Na kladné hraně H_ACK zkontroluje podporované zařízení Altera signál reset a odpovídajícím způsobem vydá signály HOST_ADDRESS, povolení čipu (CE_1), povolení výstupu (OE), povolení zápisu (WE), REG_1 a RESET. Každý z těchto signálů má předdefinovanou hodnotu pro všechny výše uvedené operace. Jedná se o standardní protokoly definované sdružením CompactFlash.
• Signál H_IOM je udržován na nízké úrovni v režimu společné paměti a na vysoké úrovni v režimu I/O. Režim společné paměti umožňuje zápis a čtení 8bitových i 16bitových dat.
• Také konfigurační registry v registru možností konfigurace karty CF+, registru stavu karty a registru výměny pinů se čtou a zapisují. 4bitový signál H_CONTROL [3:0] vydaný hostitelem rozlišuje mezi všemi těmito operacemi. Rozhraní CF+ dekóduje H_CONTROL a vysílá řídicí signály na kartu CF+ podle specifikací CF+. Data jsou zpřístupněna na 16bitové datové sběrnici po vydání řídicích signálů. V režimu I/O se kontroluje reset softwaru (vygenerovaný vytvořením MSB registru konfiguračních možností na vysoké kartě CF+). Operace přístupu bajtů a slov jsou prováděny rozhraním podobným způsobem jako v režimu paměti popsaném výše.

Obrázek 1: Různé signály rozhraní rozhraní CF+ a zařízení CF+

• Tento obrázek ukazuje základní blokové schéma implementace rozhraní CF+.

Signály

Tabulka 1: Signály rozhraní CF+

V této tabulce jsou uvedeny signály rozhraní karty CF+.

Signál HOST_ADDRESS [10:0]	Směr Výstup	Popis Tyto adresní řádky vybírají následující: registry adres I/O portu, registry adres portů mapovaných v paměti, řízení jeho konfigurace a stavové registry.
CE_1 [1:0]	Výstup	Toto je 2bitový signál výběru karty aktivní-nízký.

Signál IORD	Směr Výstup	Popis Toto je I/O čtecí záblesk generovaný hostitelským rozhraním pro hradlování I/O dat na sběrnici z karty CF+.
IOWA	Výstup	Jedná se o impulsní impuls zápisu I/O používaný k taktování I/O dat na datové sběrnici karty na kartě CF+.
OE	Výstup	Aktivní-nízký výstup umožňuje stroboskop.
PŘIPRAVEN	Vstup	V paměťovém režimu je tento signál udržován na vysoké úrovni, když je karta CF+ připravena přijmout nový přenos dat, a na nízkém, když je karta zaneprázdněna.
IRÁK	Vstup	V režimu I/O je tento signál použit jako požadavek na přerušení. Svítí nízko.
REG_1	Výstup	Tento signál se používá k rozlišení mezi společnou pamětí a přístupy do paměti atributů. Vysoká pro běžnou paměť a nízká pro paměť atributů. V režimu I/O by tento signál měl být aktivní-nízký, když je I/O adresa na sběrnici.
WE	Výstup	Signál aktivní-nízký pro zápis do registrů konfigurace karty.
RESETOVAT	Výstup	Tento signál resetuje nebo inicializuje všechny registry na kartě CF+.
CD_1 [1:0]	Vstup	Toto je 2bitový detekční signál karty aktivní-nízký.

Tabulka 2: Signály hostitelského rozhraní

Tato tabulka uvádí signály, které tvoří hostitelské rozhraní.

Signál NÁZNAK	Směr Výstup	Popis Signál aktivního nízkého přerušení od rozhraní k hostiteli indikující vložení karty.
H_READY	Výstup	Signál připravenosti z rozhraní k hostiteli indikující CF+ je připraven přijmout nová data.
H_ENABLE	Vstup	Povolení čipu
ZASEKNOUT	Vstup	Potvrzení požadavku na přerušení ze strany rozhraní.
H_CONTROL [3:0]	Vstup	4bitový signál, který volí mezi operacemi I/O a ČTENÍ/ZÁPIS paměti.
H_RESET [1:0]	Vstup	2bitový signál pro reset hardwaru a softwaru.
H_IOM	Vstup	Rozlišuje režim paměti a režim I/O.

Implementace

• Tyto návrhy lze implementovat pomocí zařízení MAX II, MAX V a MAX 10. Poskytnuté zdrojové kódy návrhu se zaměřují na MAX II (EPM240) a MAX 10 (10M08). Tyto zdrojové kódy návrhu jsou zkompilovány a lze je naprogramovat přímo do zařízení MAX.
• Pro provedení MAX II napřample, namapujte porty rozhraní hostitele a CF+ na vhodné GPIO. Tento design využívá asi 54 % z celkového počtu LE v zařízení EPM240 a využívá 45 I/O pinů.
• Design MAX II example používá zařízení CF+, které funguje ve dvou režimech: PC Card ATA s použitím režimu I/O a PC Card ATA s režimem paměti. Třetí volitelný režim, režim True IDE, se nebere v úvahu. Zařízení MAX II funguje jako hostitelský řadič a funguje jako most mezi hostitelem a kartou CF+.

Zdrojový kód

Tyto designové napřampsoubory jsou implementovány ve Verilog.

Poděkování

• Design example přizpůsobeno pro Altera MAX 10 FPGA od Orchid Technologies Engineering and Consulting, Inc. Maynard, Massachusetts 01754
• TEL: 978-461-2000
• WEB: www.orchid-tech.com
• E-MAIL: info@orchid-tech.com

Historie revizí dokumentu

Tabulka 3: Historie revizí dokumentu

Datum září 2014	Verze 2014.09.22	Změny Přidáno MAX 10 informací.
Prosinec 2007, V1.0	1.0	Počáteční vydání.

Dokumenty / zdroje

Rozhraní intel CF+ využívající řadu Altera MAX [pdfPokyny Rozhraní CF s použitím řady Altera MAX, pomocí řady Altera MAX, rozhraní CF, řady MAX

Reference

• Uživatelská příručka