Intel FPGA Download Cable II Plug Connection
Uppsetning Intel® FPGA niðurhalssnúrunnar II
Athygli: Heiti niðurhalssnúrunnar hefur breyst í Intel® FPGA Download Cable II. Sumir file nöfn gætu samt átt við USB-Blaster II.
Athygli: Nema annað sé tekið fram, skal öll notkun hugtakanna „kapall“ eða „niðurhalssnúra“ vísa sérstaklega til Intel FPGA niðurhalssnúrunnar II.
Intel FPGA Download Cable II tengir USB tengi á hýsingartölvu við Intel FPGA sem er fest á prentuðu hringrásarborði. Intel FPGA Download Cable II sendir gögn frá hýsingartölvunni á venjulegan 10 pinna haus sem er tengdur við FPGA. Þú getur notað Intel FPGA Download Cable II fyrir eftirfarandi:
- Hlaða niður stillingargögnum ítrekað í kerfi meðan á frumgerð stendur
- Forritaðu gögn inn í kerfið meðan á framleiðslu stendur
- Advanced Encryption Standard (AES) lykill og öryggi forritun
Stuðningur tæki og kerfi
Þú getur notað Intel FPGA Download Cable II til að hlaða niður stillingargögnum í eftirfarandi tæki:
- Intel Stratix® röð FPGA
- Intel Cyclone® röð FPGAs
- Intel MAX® röð CPLDs
- Intel Arria® röð FPGA
Þú getur framkvæmt kerfisforritun á eftirfarandi tækjum:
- EPC4, EPC8 og EPC16 endurbætt stillingartæki
- EPCS1, EPCS4, EPCS16, EPCS64 og EPCS/Q128, EPCQ256, EPCQ-L og EPCQ512 raðstillingartæki
Intel FPGA Download Cable II styður markkerfi sem nota eftirfarandi:
- 5.0-V TTL, 3.3-V LVTTL/LVCMOS
- Einenda I/O staðlar frá 1.5 V til 3.3 V
Kröfur um aflgjafa
- 5.0 V frá Intel FPGA niðurhalssnúrunni II
- Milli 1.5 V og 5.0 V frá miðrásarborðinu
Hugbúnaðarkröfur og stuðningur
- Windows 7/8/10 (32-bita og 64-bita)
- Windows XP (32 bita og 64 bita)
- Windows Server 2008 R2 (64-bita)
- Linux pallar eins og Red Hat Enterprise 5
Athugið:
Notaðu Intel Quartus® Prime hugbúnaðarútgáfu 14.0 eða nýrri til að stilla tækið þitt. Intel Quartus Prime útgáfa 13.1 styður flestar getu Intel FPGA Download Cable II. Ef þú notar þessa útgáfu skaltu setja upp nýjasta plásturinn fyrir fullan eindrægni. Intel FPGA Download Cable II styður einnig eftirfarandi verkfæri:
- Intel Quartus Prime forritari (og sjálfstæð útgáfa)
- Intel Quartus Prime Signal Tap II Logic Analyzer (og sjálfstæð útgáfa)
- JTAG og villuleitarverkfæri studd af JTAG Server. Til dæmisample:
- Kerfisborð
- Nios® II kembiforrit
- Arm* DS-5 kembiforrit
Uppsetning Intel FPGA Download Cable II fyrir stillingar eða forritun
- Aftengdu rafmagnssnúruna frá hringrásinni.
- Tengdu Intel FPGA Download Cable II við USB tengið á tölvunni þinni og við niðurhalssnúruna.
- Tengdu Intel FPGA Download Cable II við 10 pinna hausinn á tækjaborðinu.
- Tengdu rafmagnssnúruna aftur til að setja rafmagn á hringrásina aftur.
Intel FPGA niðurhalssnúran II
Athugið:
Fyrir innstungur og hausmál, pinnaheiti og rekstrarskilyrði, sjá kaflann Intel FPGA Download Cable II Specifications.
Tengdar upplýsingar
Intel FPGA Download Cable II upplýsingar á síðu 8
Uppsetning Intel FPGA Download Cable II bílstjóri á Windows 7/8/10 kerfum
Þú verður að hafa kerfisstjórnunarréttindi (stjórnanda) til að setja upp niðurhals snúrurekla. Reklarnir fyrir niðurhalssnúrur eru innifalinn í Intel Quartus Prime hugbúnaðaruppsetningunni. Áður en þú byrjar uppsetninguna skaltu ganga úr skugga um að niðurhalssnúrustjórinn sé staðsettur í möppunni þinni: \ \drivers\usb-blaster-ii.
- Tengdu niðurhalssnúruna við USB tengi tölvunnar. Þegar það er tengt í fyrsta skipti birtast skilaboð um að hugbúnaður tækjastjóra hafi ekki verið settur upp.
- Í Windows Device Manager, finndu Önnur tæki og hægrismelltu á efsta USB-BlasterII.
Þú þarft að setja upp rekla fyrir hvert viðmót: einn fyrir JTAG viðmót og eitt fyrir System Console viðmótið. - Á hægrismelltu valmyndinni, smelltu á Update Driver Software. Uppfærsla ökumannshugbúnaðar – USB BlasterII gluggi birtist. 1. Uppsetning Intel® FPGA niðurhalssnúrunnar II 683719 | 2019.10.23 Senda
- Smelltu á Leita í tölvunni minni að rekilshugbúnaði til að halda áfram.
- Smelltu á Browse… og flettu að staðsetningu ökumanns á kerfinu þínu: \ \drivers\usb-blaster-ii. Smelltu á OK.
- Smelltu á Next til að setja upp ökumanninn.
- Smelltu á Setja upp þegar spurt er hvort þú viljir setja upp. Þú ættir nú að vera með JTAG kapall sem birtist í tækjastjóranum.
- Settu nú upp bílstjórann fyrir hitt viðmótið. Farðu aftur í skref 2 og endurtaktu ferlið fyrir önnur niðurhalssnúrutæki. Þegar þú ert búinn muntu hafa bætt við USB-Blaster II (JTAG viðmót) undir JTAG snúrur.
Uppsetning Intel FPGA Download Cable II bílstjóri á Linux kerfum
Fyrir Linux styður niðurhalssnúran Red Hat Enterprise 5, 6 og 7. Til að fá aðgang að snúrunni notar Intel Quartus Prime hugbúnaðurinn innbyggða Red Hat USB reklana, USB file kerfi (usbfs). Sjálfgefið er að root er eini notandinn sem hefur leyfi til að nota usbfs. Þú verður að hafa kerfisstjórnunarréttindi (rót) til að stilla Intel FPGA Download Cable II reklana.
- Búðu til a file heitir /etc/udev/rules.d/51-usbblaster.rules og bættu eftirfarandi línum við það. (Reglurnar file gæti þegar verið til ef þú hefur sett upp eldri útgáfu.)
- Red Hat Enterprise 5 og nýrri Intel FPGA niðurhalssnúra II
UNDIRKERFI==”usb”, ATTRS{idVendor}==”09fb”, ATTRS{idProduct}==”6010″, MODE=”0666″
UNDIRKERFI==”usb”, ATTRS{idVendor}==”09fb”, ATTRS{idProduct}==”6810″, MODE=”0666″
Varúð: Það ættu bara að vera þrjár línur í þessu file, einn byrjar á athugasemd og tveir byrjar á STRÆTI. Ekki bæta auka línuskilum við .reglurnar file.
- Red Hat Enterprise 5 og nýrri Intel FPGA niðurhalssnúra II
- Ljúktu við uppsetninguna þína með því að setja upp forritunarvélbúnaðinn í Intel Quartus Prime hugbúnaðinum. Farðu í hlutann „Setja upp Intel FPGA Download Cable II vélbúnaðinn með Intel Quartus Prime hugbúnaðinum“.
Nánari upplýsingar um uppsetningu á kapalrekla er að finna á síðunni Upplýsingar um snúra og millistykki drivera.
Tengdar upplýsingar
- Uppsetning Intel FPGA Hlaða niður Cable II vélbúnaði með Intel Quartus Prime hugbúnaðinum á síðu 7
- Upplýsingar um snúrur og millistykki um rekla
Uppsetning Intel FPGA Download Cable II bílstjóri á Windows XP kerfum
Þú verður að hafa kerfisstjórnunarréttindi (stjórnanda) til að setja upp niðurhalssnúrustjórann. Reklarnir fyrir niðurhalssnúrur eru innifalinn í Intel Quartus Prime hugbúnaðaruppsetningunni. Áður en þú byrjar uppsetninguna skaltu ganga úr skugga um að niðurhalssnúrustjórinn sé staðsettur í möppunni þinni: \ \drivers\usb-blasterii.
Uppsetning Intel FPGA Hlaða niður Cable II vélbúnaði með Intel Quartus Prime hugbúnaðinum
- Ræstu Intel Quartus Prime hugbúnaðinn.
- Í valmyndinni Tools, smelltu á Forritari.
- Smelltu á Vélbúnaðaruppsetning.
- Smelltu á vélbúnaðarstillingar flipann.
- Af listanum Núverandi valinn vélbúnaður, veldu Intel FPGA Download Cable II.
- Smelltu á Loka.
- Í stillingarlistanum skaltu velja viðeigandi forritunarham. Taflan hér að neðan lýsir hverri stillingu.
Forritunarstillingar
Mode | Lýsing á stillingu |
Sameiginlegur prófunarhópur (JTAG) | Forritar eða stillir öll tæki sem Quartus Prime hugbúnaður styður í gegnum JTAG forritun. |
Forritun í innstungu | Ekki stutt af Intel FPGA Download Cable II. |
Óvirk raðforritun | Stillir öll tæki sem studd eru af Quartus Prime hugbúnaði að undanskildum endurbættum stillingartækjum (EPC) og raðstillingartækjum (EPCS/Q). |
Virk raðforritun | Forritar eitt EPCS1, EPCS4, EPCS16, EPCS64, EPCS/Q128, EPCQ256, EPCQ-L og EPCQ512 tæki. |
Fyrir nákvæma hjálp við að nota Quartus Prime forritarann skaltu skoða Intel Quartus Prime Pro Edition notendahandbók: Forritara eða Intel Quartus Prime Standard Edition notendahandbók: Forritari.
Tengdar upplýsingar
- Notendahandbók Intel Quartus Prime Pro Edition: Forritari
- Notendahandbók Intel Quartus Prime Standard Edition: Forritari
Intel FPGA Download Cable II upplýsingar
Voltage Kröfur
Intel FPGA Download Cable II VCC(TRGT) pinna verður að vera tengdur við ákveðið binditage fyrir tækið sem verið er að forrita. Tengdu uppdráttarviðnám við sama aflgjafa og Intel FPGA Download Cable II: VCC(TRGT).
Intel FPGA niðurhal Cable II VCC(TRGT) Pin Voltage Kröfur
Tækjafjölskylda | Intel FPGA niðurhal Cable II VCC Voltage Nauðsynlegt |
Arria GX | Eins og tilgreint er af VCCSEL |
Arria II GX | Eins og tilgreint er af VCCPD eða VCCIO banka 8C |
Arria V | Eins og tilgreint er af VCCPD Banki 3A |
Intel Arria 10 | Eins og tilgreint er af VCCPGM eða VCCIO |
Syklon III | Eins og tilgreint er af VCCA eða VCCIO |
Syklon IV | Eins og tilgreint er af VCCIO. Banki 9 fyrir Cyclone IV GX og Bank 1 fyrir Cyclone IV E tæki. |
Hvirfilbylur V | Eins og tilgreint er af VCCPD Banki 3A |
EPC4, EPC8, EPC16 | 3.3 V |
EPCS1, EPCS4, EPCS16, EPCS64, EPCS128 | 3.3 V |
EPCS/Q16, EPCS/Q64, EPCS/Q128, EPCQ256, EPCQ512 | 3.3 V |
EPCQ-L | 1.8 V |
MAX II, MAX V | Eins og tilgreint er af VCCIO banka 1 |
Intel MAX 10 | Eins og tilgreint er af VCCIO |
Stratix II, Stratix II GX | Eins og tilgreint er af VCCSEL |
Stratix III, Stratix IV | Eins og tilgreint er af VCCPGM eða VCCPD |
Stratix V | Eins og tilgreint er af VCCPD Banki 3A |
Kapal-til-borð tenging
Venjuleg USB-snúra tengist USB-tengi tækisins.
Intel FPGA niðurhal Cable II blokkarmynd
Intel FPGA Niðurhal Cable II Plug Connection
10-pinna kventappinn tengist 10-pinna karlkyns haus á hringrásarborðinu sem inniheldur marktækið.
Intel FPGA niðurhalssnúra II 10-pinna kventengi Mál – tommur og millimetrar
Intel FPGA niðurhalssnúru II stærð – tommur og millimetrar
10-pinna II kvenkyns innstungur merkjaheiti og forritunarstillingar
Pinna | Active Serial (AS) hamur | Passive Serial (PS) hamur | JTAG Mode | |||
Merkisheiti | Lýsing | Merkisheiti | Lýsing | Merkisheiti | Lýsing | |
1 | DCLK | Stillingarklukka | DCLK | Stillingarklukka | TCK | Prófklukka |
2 | GND | Merkjavöllur | GND | Merkjavöllur | GND | Merkjavöllur |
3 | CONF_DONE | Stilling lokið | CONF_DONE | Stilling lokið | TDO | Test Data Output |
4 | VCC(TRGT) | Miða aflgjafi | VCC(TRGT) | Miða aflgjafi | VCC(TRGT) | Miða aflgjafi |
5 | nCONFIG | Stillingar stjórna | nCONFIG | Stillingar stjórna | TMS | Prófunarstilling Veldu inntak |
6 | nCE | Virkja miðflís | – | – | PROC_RST | Endurstilla örgjörva |
7 | DATAOUT | Virk raðgögn út | nSTATUS | Stillingarstaða | – | – |
8 | nCS | Raðstillingartæki flís velja | nCS | Raðstillingartæki flís velja | – | – |
9 | ASDI | Virk raðgögn í | GÖGN0 | Óvirk raðgögn í | TDI | Próf gagnainntak |
10 | GND | Merkjavöllur | GND | Merkjavöllur | GND | Merkjavöllur |

Tákn | Parameter | Skilyrði | Min | Hámark | Eining |
VCC(TRGT) | Markframboð árgtage | Með tilliti til jarðvegs | –0.5 | 6.5 | V |
VCC(USB) | USB framboð voltage | Með tilliti til jarðvegs | –0.5 | 6.0 | V |
áfram… |
Tákn | Parameter | Skilyrði | Min | Hámark | Eining |
II | Inntaksstraumur á markhlið | Pinna 7 | –100.0 | 100.0 | mA |
II(USB) | USB straumur | V-BUS | – | 200.0 | mA |
Io | Úttaksstraumur markhliðar | Pinnar: 1, 5, 6, 8, 9 | –50.0 | 50.0 | mA |
Intel FPGA Niðurhal Cable II Ráðlögð rekstrarskilyrði
Tákn | Parameter | Skilyrði | Min | Hámark | Eining |
VCC(TRGT) | Markframboð árgtage, 5.0-V aðgerð | — | 4.75 | 5.25 | V |
Markframboð árgtage, 3.3-V aðgerð | — | 3.0 | 3.6 | V | |
Markframboð árgtage, 2.5-V aðgerð | — | 2.375 | 2.625 | V | |
Markframboð árgtage, 1.8-V aðgerð | — | 1.71 | 1.89 | V | |
Markframboð árgtage, 1.5-V aðgerð | — | 1.43 | 1.57 | V |
Intel FPGA niðurhal Cable II DC rekstrarskilyrði
Tákn | Parameter | Skilyrði | Min | Hámark | Eining |
VIH | Inntak á háu stigitage | VCC(TRGT) >= 2.0 V | 0.7 x VCC(TRGT) | — | V |
Inntak á háu stigitage | VCC(TRGT) < 2.0 V | 0.65 x VCC(TRGT) | — | V | |
VIL | Low-level input voltage | VCC(TRGT) >= 2.0 V | — | 0.3 x VCC(TRG
T) |
V |
Low-level input voltage | VCC(TRGT) >= 2.0 V | — | 0.2 x VCC(TRG
T) |
V | |
VOH | 5.0-V úttak á háu stigitage | VCC(TRGT) = 4.5 V, IOH = -32 mA | 3.8 | — | V |
3.3-V úttak á háu stigitage | VCC(TRGT) = 3.0 V, IOH = -24 mA | 2.4 | — | V | |
2.5-V úttak á háu stigitage | VCC(TRGT) = 2.3 V, IOH = -12 mA | 1.9 | — | V | |
1.8-V úttak á háu stigitage | VCC(TRGT) = 1.65 V, IOH = -8 mA | 1.2 | — | V | |
1.5-V úttak á háu stigitage | VCC(TRGT) = 1.4 V, IOH = -6 mA | 1.0 | — | V | |
VOL | 5.0-V lágstyrksútgangur binditage | VCC(TRGT) = 4.5 V, IOL = 32 mA | — | 0.55 | V |
3.3-V lágstyrksútgangur binditage | VCC(TRGT) = 3.0 V, IOL = 24 mA | — | 0.55 | V | |
2.5-V lágstyrksútgangur binditage | VCC(TRGT) = 2.3 V, IOL = 12mA | — | 0.3 | V | |
1.8-V lágstyrksútgangur binditage | VCC(TRGT) = 1.65 V, IOL = 8mA | — | 0.45 | V | |
1.5-V lágstyrksútgangur binditage | VCC(TRGT) = 1.4 V, IOL = 6mA | — | 0.3 | V | |
ICC(TRGT) | Rekstrarstraumur (ekki álag) | VCC(TRGT)=5.5 V | — | 316 | uA |
JTAG Tímatakmarkanir og bylgjuform
Tímasetningarbylgjuform fyrir JTAG Merki (frá sjónarhorni marktækis)
JTAG Tímatakmarkanir fyrir marktækið
Tákn | Parameter | Min | Hámark | Eining |
tJCP | TCK klukkutímabil | 41.67 | — | ns |
tJCH | TCK klukka hár tími | 20.83 | — | ns |
tJCL | TCK klukka lágur tími | 20.83 | — | ns |
tJPCO | JTAG hafnarklukka til JTAG Framleiðsla haus | — | 5.46 (2.5 V)
2.66 (1.5 V) |
ns |
áfram… |
Tákn | Parameter | Min | Hámark | Eining |
tJPSU_TDI | JTAG Uppsetningartími hafnar (TDI) | — | 24.42 | ns |
tJPSU_TMS | JTAG Uppsetningartími hafnar (TMS) | — | 26.43 | ns |
tJPH | JTAG hafnartími | — | 17.25 | ns |
Herma tímasetningin er byggð á hægu tímasetningarlíkani, sem er versta tilfelli umhverfi. Fyrir tækissértæka JTAG upplýsingar um tímasetningu, sjá viðeigandi gagnablað tækisins.
Intel FPGA niðurhals Cable II tímatakmarkanir
- Breyting á TCK tíðni á síðu 14
- Skjöl: Gagnablöð
Breyting á TCK tíðni
Intel FPGA Download Cable II er með sjálfgefna TCK tíðni 24 MHz. Þar sem heilleiki merkis og tímasetning kemur í veg fyrir notkun á 24 MHz, breyttu TCK-tíðni niðurhalssnúrunnar:
- Opnaðu skipanalínuviðmótið með Intel Quartus Prime bin möppunni á slóðinni þinni (tdample, C:\ \ \quartus\bin64).
- Sláðu inn eftirfarandi skipun til að breyta TCK tíðni:
- er niðurhalssnúran sem á að breyta.
- er æskileg TCK tíðni. Notaðu eitt af eftirfarandi studdum gjöldum:
- 4 MHz
- 16 MHz
- 6 MHz
- 24/n MHz (á milli 10 KHz og 6 MHz, þar sem n táknar heiltölugildi)
- er einingaforskeytið fyrir tíðnina (td M fyrir MHz).
Sjálfvirk TCK tíðnistilling fyrir Intel FPGA niðurhalssnúru II
TCK Frequency Auto-Adjust er nýr eiginleiki útfærður í Intel Quartus Prime 19.1 Pro útgáfunni fyrir Intel FPGA Download Cable II. Þessi eiginleiki veitir þægindi og kemur í veg fyrir ranga TCK tíðnistillingu sem gæti valdið hægari bilun í tækinu meðan JTAG aðgerð. Sjálfvirk stilling er sjálfgefin virkt. Til að slökkva á sjálfvirkri aðlögunareiginleikanum geturðu notað skipanalínuviðmótið eða forritara GUI. Staða eiginleikans er endurstillt á sjálfgefið (virkt) þegar snúran er tengd aftur eða JTAG þjónninn er endurræstur. Sjálfvirk aðlögunareiginleikinn beitir alltaf bestu tíðni sem getur stutt á núverandi JTAG keðja sem byggir á BYPASS prófunum. Ef þú tilgreindir TCK-tíðni, hættir sjálfvirka aðlögunareiginleikinn við tilgreinda TCK-tíðni með því skilyrði að HJÁLPASS-prófin standist á tíðninni. Annars heldur sjálfvirka stillingareiginleikinn áfram og stöðvast á lægri tíðni sem HJÁRÁÐARprófin standast. Þessi nýja eiginleiki á aðeins við þegar bæði Intel Quartus Prime og JTAG netþjónar eru í útgáfu 19.1. Ef þú notar Intel Quartus Prime 19.1 með eldri JTAG miðlara (fyrir útgáfu 19.1), er sjálfvirka aðlögunaraðgerðin ekki tiltæk.
Athugið: TCK tíðni sjálfvirka stillingin er hönnuð út frá hörðu JTAG skanna keðju. Fyrir sýndar JTAG skanna keðju, TCK tíðnin eftir sjálfvirka aðlögun gæti samt þurft frekari aðlögun frá notandanum fyrir árangursríka JTAG aðgerð.
GUI forritara
Gátreitur er bætt við í „Hardware Setup“ valmynd forritarans til að kveikja/slökkva á tíðnistillingareiginleikanum. Gátreiturinn er virkur þegar sjálfvirka tíðnistillingareiginleikinn er tiltækur. Annars er það gráleitt. Ef sjálfvirka tíðnistillingaraðgerðin er virkjuð mun nýtt stillt TCK tíðnigildi birtast undir skilaboðareitnum á GUI forritarans.
GUI forritara (Vélbúnaðarstillingar → Vélbúnaðarstillingar flipinn)
Viðbótarupplýsingar
- Rangar Windows stillingar eða einhver óþekkt vandamál með Intel FPGA Download Cable II bílstjórinn
- Útgáfan af JTAG-tengdur hugbúnaður eins og Jtagconfig eða JtagsErver passar ekki við útgáfuna af Intel Quartus Prime hugbúnaðinum
- Útgáfan af Intel FPGA Download Cable II reklanum er gömul, ekki rétt eða skemmd
- Opnaðu skipanalínuna í Windows OS
- Framkvæmdu eftirfarandi skipun:
- Ef útgáfan í skilaboðunum passar ekki við Intel Quartus Prime útgáfuna sem þú notar, verður þú að breyta kerfisbreytum notanda fyrir Windows reikninginn þinn eða kerfisbreytum.
- Fara til \quartus\bin64 fyrir Intel Quartus Prime. Fara til \qprogrammer\bin64 eða \qprogrammer\quartus\bin64 fyrir Intel Quartus Prime forritunartól.
- Framkvæmdu eftirfarandi skipun: qreg.exe –force –jtag –setqdir
- Intel mælir með því að þú staðfestir umhverfisbreyturnar með því að nota handvirka stillingarferlið sem útskýrt er í kaflanum hér að neðan.
Handvirk stilling
- Opnaðu Umhverfisbreytugluggann í Windows OS Windows Stillingar > Sláðu inn „Umhverfi“ í leitarsvæðið > Veldu Breyta kerfisumhverfisbreytum
- Athugaðu hvort Path breytan hefur %QUARTUS_ROOTDIR%\bin64 í kerfisbreytum eða notandabreytum fyrir reikninginn þinn. Ef það er ekki til staðar skaltu bæta við %QUARTUS_ROOTDIR%\bin64
- Athugaðu hvort QUARTUS_ROOTDIR breytan sé á réttri leið sem bin64 mappan finnur möppu fyrir Intel Quartus Prime: \quartus Directory fyrir Intel Quartus Prime forritara tól: < Quartus Prime Programmer uppsetningarmöppu>\qprogrammer eða < Quartus Prime Programmer uppsetningarskrá>\qprogrammer\quartus
- Ef þú tekur eftir þessum breytum bæði í kerfisbreytum eða notendabreytum fyrir reikninginn þinn, mælir Intel með því að einni þeirra verði eytt.
- Endurræstu tölvuna þína og athugaðu útgáfu jtagstillingar með því að nota skref 1 og 2
Jtagserver Stilling
- Opnaðu Windows OS skipanalínuna
- Framkvæma eftirfarandi skipun: jtagconfig –serverinfo Exampúttaksskilaboðin eru uppsett JTAG þjónn er ' \quartus \bin64\jtagserver.exe' Þjónustustjóri tilkynnir að þjónninn sé að keyra Server skýrsluslóð: \quartus \bin64\jtagserver.exe Server skýrslur útgáfa: Útgáfa 18.1.1 Build 646 04/11/2019 SJ Standard Edition Fjarbiðlarar eru óvirkir (ekkert lykilorð)
- Stilltu umhverfisbreyturnar rétt með því að fylgja skrefunum sem lýst er í jtagstillingarútgáfu í köflum hér að ofan.
- Framkvæma eftirfarandi skipanir
- Endurræstu tölvuna þína
Settu upp/settu aftur upp Intel FPGA Download Cable II rekilinn
- Tengdu Intel FPGA niðurhalssnúruna þína eða Intel FPGA niðurhalssnúruna II
- Opnaðu Device Manager gluggann í Windows OS Windows Stillingar > Sláðu inn "Device Manager" í leitarsvæðið > Veldu Device Manager
- Finndu Intel FPGA Download Cable II undir JTAG snúrur eða Intel FPGA niðurhalssnúra undir Universal Serial Bus stýringar
- Veldu Intel FPGA niðurhalssnúru eða Intel FPGA niðurhalssnúru II
- Hægri smelltu og veldu Uninstall device í samhengisvalmyndinni
- Virkja Eyða reklahugbúnaðinum fyrir þetta tæki og smelltu á Uninstall
- Ef þú sérð annan Intel FPGA niðurhalssnúru eða Intel FPGA niðurhalssnúru II skaltu fjarlægja hana líka
- Settu reklana aftur upp með því að fylgja skrefunum í kafla Windows Úrræðaleitaraðferð fyrir Intel FPGA niðurhalssnúru II á síðu 18
Úrræðaleitaraðferð vegna villu við að skanna vélbúnað Engin tæki
Þú gætir séð þessa villu þegar þú tengir margar niðurhalssnúrur við tölvuna þína og keyrir jtagconfig skipun. Villa við að skanna vélbúnað - Engin tæki Það tekur ákveðinn takmarkaðan tíma fyrir tölvuna þína að klára upptalningu USB-tækja eftir að USB-tæki hafa verið tengd. Því fleiri USB-tæki sem eru tengd, því lengri tíma þarf til upptalningar USB-tækja. Ofangreind villa kemur fram þegar jtagconfig skipun er keyrð áður en tölvan þín klárar upptalningu USB-tækja til að þekkja allar niðurhalssnúrur sem tengdar eru. Villan virðist aðeins eiga sér stað þegar jtagconfig skipun er keyrð strax eftir að margar niðurhalssnúrur eru tengdar
Verklag við bilanaleit
Þú þarft að bíða í smá stund þar til tölvan þín lýkur upptalningu USB-tækja eftir að Intel FPGA Download Cable II hefur verið tengdur. Þú getur notað Device Manager á Windows eða lsusb skipunina á Linux til að athuga hvort Intel FPGA Download Cable II sé þekktur á tölvunni þinni. Fyrir Windows: Opnaðu Device Manager og athugaðu hvort Intel FPGA Download Cable II (JTAG viðmót) undir JTAG snúrur eða Intel FPGA niðurhalssnúra undir Universal Serial Bus stjórnandi er skráð. Fyrir Linux: Opnaðu skipanaskel, sláðu inn lsusb og athugaðu hvort tækið með auðkenni 09fb:6001, 09fb:6002, 09fb:6003, 09fb:6010 eða 09fb:6810 sé skráð.
Vottunaryfirlýsingar
RoHS samræmi
Taflan hér að neðan sýnir hættuleg efni sem fylgja Intel FPGA Download Cable II. Gildið 0 gefur til kynna að styrkur hættulega efnisins í öllum einsleitum efnum í hlutunum sé undir viðkomandi þröskuldi eins og tilgreint er í SJ/T11363-2006 staðlinum.
Hættuleg efni og styrkur
Nafn hluta | Blý (Pb) | Kadmíum (Cd) | Hexavent Chromium (Cr6+) | Kvikasilfur (Hg) | Pólýbrómínat d bífenýl (PBB) | Pólýbrómínat d dífenýletrar (PBDE) |
Rafeindahlutir | 0 | 0 | 0 | 0 | 0 | 0 |
Byggt hringrás | 0 | 0 | 0 | 0 | 0 | 0 |
Framleiðsluferli | 0 | 0 | 0 | 0 | 0 | 0 |
Pökkun | 0 | 0 | 0 | 0 | 0 | 0 |
USB 2.0 vottun
Þessi vara er USB 2.0 vottuð.
CE EMI samræmi Varúð
Þessi vara er afhent í samræmi við viðeigandi staðla samkvæmt tilskipun 2004/108/EB. Vegna eðlis forritanlegra rökfræðilegra tækja er mögulegt fyrir notanda þessarar vöru að breyta henni á þann hátt að mynda rafsegultruflanir (EMI) sem fara yfir þau mörk sem sett eru fyrir þennan búnað. Öll EMI sem orsakast af breytingum á afhentu efni er alfarið á ábyrgð notandans. A. Viðbótarupplýsingar 683719 | 2019.10.23 Intel
Endurskoðunarsaga
Endurskoðunarsaga Intel FPGA niðurhals Cable II notendahandbók
Skjalaútgáfa | Breytingar |
2019.10.23 | Bætti við eftirfarandi köflum:
• Windows bilanaleitaraðferð fyrir Intel FPGA niðurhalssnúru II á síðu 18 • Úrræðaleitaraðferð vegna villu við að skanna vélbúnað - Engin tæki á síðu 20 |
2019.04.01 | Nýr kafli bætt við Sjálfvirk TCK tíðnistilling fyrir Intel FPGA niðurhalssnúru II |
2018.04.19 | Uppfært 10-pinna kvenkyns merkjaheiti og forritunarstillingar á síðu 10 |
Endurskoðunarsaga Intel FPGA niðurhals Cable II notendahandbók
Dagsetning | Útgáfa | Breytingar |
október 2016 | 2016.10.28 | Nafnið USB-Blaster II hefur breyst í Intel FPGA Download Cable II. |
desember 2015 | 2015.12.11 | Uppfærðir hlutar:
• Stydd tæki og kerfi • Uppsetning USB-Blaster II vélbúnaðarins með Quartus II hugbúnaðinum • árgtage Kröfur • 10-pinna kventappa merkjaheiti og forritunarstillingar |
september 2014 | 1.2 | • Bætt við að USB-II niðurhalssnúran styður Advanced Encryption Standard (AES) lykil og öryggi forritun.
• Bætti magenta LED lit við mynd 1-1 sem styður margfalda snúrunotkun. • Skýrari krosstilvísun sem bendir á tækissértæka JTAG upplýsingar um tímasetningu. |
júní 2014 | 1.1 | • LED litatöflu bætt við mynd 1-1.
• Bætt við „JTAG Tímatakmarkanir og bylgjuform“ kafla. • Bætt við hlutanum „Breyting á TCK tíðni“. |
janúar 2014 | 1.0 | Upphafleg útgáfa. |
Skjöl / auðlindir
![]() |
Intel FPGA Download Cable II Plug Connection [pdfNotendahandbók FPGA niðurhal Cable II Plug Connection, Cable II Plug Connection, Plug Connection |