intel AN 889 8K DisplayPort Video Formát konverze Design Přample

O 8K DisplayPort Video Format Conversion Design Example

8K DisplayPort Video Format Conversion Design Exampintegruje IP video konektivitu Intel DisplayPort 1.4 s potrubím pro zpracování videa. Konstrukce poskytuje vysoce kvalitní škálování, konverzi barevného prostoru a konverzi snímkové frekvence pro video streamy až do rozlišení 8K při 30 snímcích za sekundu nebo 4K při 60 snímcích za sekundu.
Konstrukce je vysoce softwarově a hardwarově konfigurovatelná, což umožňuje rychlou konfiguraci systému a přepracování. Design se zaměřuje na zařízení Intel® Arria® 10 a využívá nejnovější 8K ready Intel FPGA IP ze sady Video and Image Processing Suite v Intel Quartus® Prime v19.2.

O DisplayPort Intel FPGA IP
Chcete-li vytvořit návrhy Intel Arria 10 FPGA s rozhraními DisplayPort, vytvořte instanci DisplayPort Intel FPGA IP. Tato IP adresa DisplayPort však pouze implementuje kódování nebo dekódování protokolu pro DisplayPort. Nezahrnuje transceivery, PLL nebo funkci rekonfigurace transceiveru, která je nutná pro implementaci vysokorychlostní sériové komponenty rozhraní. Intel poskytuje samostatné transceiver, PLL a rekonfigurační IP komponenty. Výběr, parametrizace a připojení těchto komponent k vytvoření plně kompatibilního rozhraní přijímače nebo vysílače DisplayPort vyžaduje odborné znalosti.
Intel poskytuje tento design pro ty, kteří nejsou odborníky na transceiver. GUI editoru parametrů pro DisplayPort IP vám umožňuje sestavit návrh.
Instanci DisplayPort IP (což může být pouze přijímač, vysílač nebo kombinovaný přijímač a vysílač) vytvoříte buď v Platform Designer, nebo v katalogu IP. Když parametrizujete instanci DisplayPort IP, můžete zvolit generování example design pro tuto konkrétní konfiguraci. Kombinovaný design přijímače a vysílače je jednoduchý průchod, kde výstup z přijímače je přiváděn přímo do vysílače. Design s pevnou propustností vytváří plně funkční přijímač PHY, vysílač PHY a rekonfigurační bloky, které implementují veškerou logiku transceiveru a PLL. Můžete buď přímo zkopírovat příslušné části návrhu, nebo použít návrh jako referenci. Návrh generuje DisplayPort Intel Arria 10 FPGA IP Design Example a poté přidá mnoho z filejsou generovány přímo do kompilačního seznamu používaného projektem Intel Quartus Prime. Tyto zahrnují:

• Files k vytvoření parametrizovaných instancí IP pro transceivery, PLL a rekonfigurační bloky.
• Verilog HDL filepro připojení těchto IP do bloků PHY přijímače vyšší úrovně, PHY vysílače a rekonfigurace vysílače a přijímače
• Návrhové omezení Synopsys (SDC) files pro nastavení příslušných časových omezení.

Funkce převodu formátu videa 8K DisplayPort Design Example

• Vstup:
  • Konektivita DisplayPort 1.4 podporuje rozlišení od 720×480 až do 3840×2160 při libovolné snímkové frekvenci až do 60 fps a rozlišení až 7680×4320 při 30 fps.
  • Podpora hot-plug.
  • Podpora barevných formátů RGB i YCbCr (4:4:4, 4:2:2 a 4:2:0) na
    vstup.
  • Software automaticky detekuje vstupní formát a vhodně nastaví procesní potrubí.
• výstup:
  • Volitelná konektivita DisplayPort 1.4 (pomocí DIP přepínačů) pro rozlišení 1080p, 1080i nebo 2160p při 60 fps nebo 2160p při 30 fps.
  • Podpora hot-plug.
  • DIP přepínače pro nastavení požadovaného výstupního barevného formátu na RGB, YCbCr 4:4:4, YCbCr 4:2:2 nebo YCbCr 4:2:0.
• Jediný 10bitový procesní kanál 8K RGB se softwarově konfigurovatelným škálováním a konverzí snímkové frekvence:
  • Lanczos odstraňovač zubního kamene s 12 poklepy.
  • 16-fázový, 4-kohoutový Lanczos up-scaler.
  • Trojitá vyrovnávací paměť video snímků poskytuje konverzi snímkové frekvence.
  • Mixér s prolínáním alfa umožňuje překrytí ikon OSD.

Začínáme s převodem formátu videa 8K DisplayPort Design Example

Hardwarové a softwarové požadavky

8K DisplayPort Video Format Conversion Design Example vyžaduje specifický hardware a software.

Železářské zboží:

• Vývojová sada Intel Arria 10 GX FPGA, včetně DDR4 Hilo Daughter Card
• Dceřiná karta Bitec DisplayPort 1.4 FMC (revize 11)
• Zdroj DisplayPort 1.4, který produkuje video v rozlišení až 3840x2160p60 nebo 7680x4320p30
• Dřez DisplayPort 1.4, který zobrazuje video v rozlišení až 3840 x 2160p60
• Kabely DisplayPort 1.4 s certifikací VESA.

Software:

• Windows nebo Linux OS
• Intel Quartus Prime Design Suite v19.2, který obsahuje:
  • Intel Quartus Prime Pro Edition
  • Návrhář platformy
  • Nios® II EDS
  • Intel FPGA IP Library (včetně Video and Image Processing Suite)

Design funguje pouze s touto verzí Intel Quartus Prime.

Stažení a instalace Intel 8K DisplayPort Video Format Conversion Design Example

Design je k dispozici na Intel Design Store.

1. Stáhněte si archivovaný projekt file udx10_dp.par.
2. Extrahujte projekt Intel Quartus Prime z archivu:
   • a. Otevřete Intel Quartus Prime Pro Edition.
   • b. Klikněte File ➤ Otevřete projekt.
     Otevře se okno Otevřít projekt.
   • c. Přejděte na soubor udx10_dp.par a vyberte jej file.
   • d. Klepněte na tlačítko Otevřít.
   • e. V okně Otevřít šablonu návrhu nastavte složku Cíl na požadované umístění pro extrahovaný projekt. Položky pro šablonu návrhu file a název projektu by měl být správný a nemusíte je měnit.
   • f. Klepněte na tlačítko OK.

Design Files pro Intel 8K DisplayPort Video Format Conversion Design Example

Tabulka 1. Design Files

File nebo Název složky	Popis
ip	Obsahuje instanci IP files pro všechny instance Intel FPGA IP v designu: • DisplayPort IP (vysílač a přijímač) • PLL, který generuje hodiny na nejvyšší úrovni návrhu • Všechny IP, které tvoří systém Platform Designer pro procesní potrubí.
hlavní_obrázek	Obsahuje pre_compiled.sof, což je předkompilované programování desky file za design.
non_acds_ip	Obsahuje zdrojový kód pro další IP v tomto provedení, které Intel Quartus Prime nezahrnuje.
sdc	Obsahuje SDC file který popisuje další časová omezení, která tento návrh vyžaduje. SDC fileS zahrnuty automaticky s instancemi IP tato omezení nezpracovávají.
software	Obsahuje zdrojový kód, knihovny a skripty sestavení pro software, který běží na vestavěném procesoru Nios II pro řízení vysoké úrovně funkčnosti návrhu.
udx10_dp	Složka, do které Intel Quartus Prime generuje výstup files pro systém Platform Designer. Výstup udx10_dp.sopcinfo file umožňuje vygenerovat inicializaci paměti file pro softwarovou paměť procesoru Nios II. Nemusíte nejprve generovat celý systém Platform Designer.
non_acds_ip.ipx	Tento IPX file deklaruje všechny IP ve složce non_acds_ip do Platform Designer, takže se objeví v knihovně IP.
README.txt	Stručné pokyny k sestavení a spuštění návrhu.
top.qpf	Projekt Intel Quartus Prime file za design.
top.qsf	Nastavení projektu Intel Quartus Prime file za design. Tento file uvádí všechny fileje zapotřebí k vytvoření návrhu spolu s přiřazením pinů a řadou dalších nastavení projektu.
top.v	Verilog HDL nejvyšší úrovně file za design.
udx10_dp.qsys	Systém Platform Designer, který obsahuje potrubí pro zpracování videa, procesor Nios II a jeho periferie.

Kompilace 8K DisplayPort Video Format Conversion Design Example
Intel poskytuje předkompilované programování desky file pro návrh v adresáři master_image (pre_compiled.sof), abyste mohli spustit návrh bez spuštění úplné kompilace.
KROKY:

1. V softwaru Intel Quartus Prime otevřete projekt top.qpf file. Toto vytvoří stažený archiv file když projekt rozbalíte.
2. Klikněte File ➤ Otevřete a vyberte ip/dp_rx_tx/dp_rx_tx.ip. Otevře se GUI editoru parametrů pro DisplayPort IP, zobrazující parametry pro instanci DisplayPort v návrhu.
3. Klikněte na Generate Example Design (ne Generate).
4. Po dokončení generování zavřete editor parametrů.
5. In File Explorer, přejděte do adresáře softwaru a rozbalte archiv vip_control_src.zip, abyste vygenerovali adresář vip_control_src.
6. V terminálu BASH přejděte na software/script a spusťte shell skript build_sw.sh.
   Skript vytváří software Nios II pro návrh. Vytváří jak .elfa file který si můžete stáhnout na desku za běhu, a .hex file zkompilovat do desky programování .sof file.
7. V softwaru Intel Quartus Prime klepněte na Zpracování ➤ Spustit kompilaci.
   • Intel Quartus Prime generuje systém udx10_dp.qsys Platform Designer.
   • Intel Quartus Prime nastavuje projekt na top.qpf.

Kompilace vytvoří top.sof v souboru output_files adresářem po dokončení.

Viewing a regenerace systému Platform Designer

1. Klepněte na Nástroje ➤ Platform Designer.
2. Vyberte system name.qsys pro volbu systému Platform Designer.
3. Klepněte na tlačítko Otevřít.
   Platform Designer otevře systém.
4. Review systému.
5. Regenerujte systém:
   • a. Klikněte na Generovat HDL….
   • b. V okně Generování zapněte možnost Vymazat výstupní adresáře pro vybrané cíle generování.
   • c. Klikněte na Generovat

Kompilace 8K DisplayPort Video Format Conversion Design Example pomocí nástrojů Nios II Software Build Tools for Eclipse
Pro návrh nastavíte interaktivní pracovní prostor Nios II Eclipse, abyste vytvořili pracovní prostor, který používá stejné složky, jaké používá skript sestavení. Pokud jste dříve spustili skript sestavení, měli byste před vytvořením pracovního prostoru Eclipse odstranit složky software/vip_control a software/vip_control_bsp. Pokud skript sestavení v kterémkoli okamžiku znovu spustíte, přepíše pracovní prostor Eclipse.
KROKY:

1. Přejděte do adresáře softwaru a rozbalte archiv vip_control_src.zip a vygenerujte adresář vip_control_src.
2. V adresáři nainstalovaného projektu vytvořte novou složku a pojmenujte ji pracovní prostor.
3. V softwaru Intel Quartus Prime klepněte na Tools ➤ Nios II Software Build Tools for Eclipse.
   • a. V okně Workspace Launcher vyberte složku pracovního prostoru, kterou jste vytvořili.
   • b. Klepněte na tlačítko OK.
4. V okně Nios II – Eclipse klikněte na File ➤ Novinka ➤ Aplikace Nios II a BSP ze šablony.
   Zobrazí se dialogové okno Aplikace Nios II a BSP ze šablony.
   • a. V informacích SOPC File vyberte soubor udx10_dp/ udx10_dp.sopcinfo file. Nios II SBT for Eclipse vyplní název CPU názvem procesoru ze souboru .sopcinfo file.
   • b. Do pole Název projektu zadejte vip_control.
   • c. Vyberte Prázdný projekt ze seznamu Šablony.
   • d. Klepněte na tlačítko Další.
   • e. Vyberte Vytvořit nový projekt BSP na základě šablony projektu aplikace s názvem projektu vip_control_bsp.
   • f. Zapněte možnost Použít výchozí umístění.
   • g. Klepnutím na tlačítko Dokončit vytvoříte aplikaci a BSP na základě souboru .sopcinfo file.
     Po vygenerování BSP se na kartě Project Explorer objeví projekty vip_control a vip_control_bsp.
5. V Průzkumníku Windows zkopírujte obsah adresáře software/vip_control_src do nově vytvořeného adresáře software/vip_control.
6. Na kartě Project Explorer v okně Nios II – Eclipse klikněte pravým tlačítkem na složku vip_control_bsp a vyberte Nios II > BSP Editior.
   • a. Vyberte None z rozevírací nabídky pro sys_clk_timer.
   • b. Vyberte cpu_timer z rozevírací nabídky pro timestamp_časovač.
   • c. Zapněte enable_small_c_library.
   • d. Klikněte na Generovat.
   • e. Po dokončení generování klikněte na Konec.
7. Na kartě Project Explorer klikněte pravým tlačítkem na adresář vip_control a klikněte na Vlastnosti.
   1. a. V okně Vlastnosti pro vip_control rozbalte položku Vlastnosti aplikace Nios II a klepněte na Cesty aplikace Nios II.
   2. b. Klikněte na Přidat… vedle Projekty knihovny.
   3. c. V okně Library Projects přejděte do adresáře udx10.dp\spftware \vip_control_src a vyberte adresář bkc_dprx.syslib.
   4. d. Klepněte na tlačítko OK. Zobrazí se zpráva Převést na relativní cestu. Klepněte na tlačítko Ano.
   5. e. Opakujte kroky 7.b na stránce 8 a 7.c na stránce 8 pro adresáře bkc_dptx.syslib a bkc_dptxll_syslib
   6. f. Klepněte na tlačítko OK.
8. Vyberte Projekt ➤ Sestavit vše a vygenerujte soubor file vip_control.elf v adresáři software/vip_control.
9. Sestavte soubor mem_init file pro kompilaci Intel Quartus Prime:
   1. a. Klikněte pravým tlačítkem na vip_control v okně Project Explorer.
   2. b. Vyberte Vytvořit cíle ➤ Sestavit….
   3. C. Vyberte mem_init_generate.
      d. Klepněte na tlačítko Sestavit.
      Software Intel Quartus Prime generuje
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file v adresáři software/vip_control/mem_init.
10. S návrhem spuštěným na připojené desce spusťte programování vip_control.elf file vytvořený sestavením Eclipse.
    • a. Klepněte pravým tlačítkem na složku vip_control na kartě Project Explorer v okně Nios II -Eclipse.
    • b. Výběrem Spustit jako ➤ Hardware Nios II. Pokud máte otevřené okno terminálu Nios II, před stažením nového softwaru je zavřete.

Nastavení vývojové sady Intel Arria 10 GX FPGA
Popisuje, jak nastavit sadu pro spuštění 8K DisplayPort Video Format Conversion Design Example.

Obrázek 1. Intel Arria 10 GX Development Kit s HiLo Daughter Card
Obrázek ukazuje desku s odstraněným modrým chladičem, aby bylo vidět umístění karty DDR4 Hilo. Společnost Intel doporučuje, abyste návrh nespouštěli bez nasazeného chladiče.

KROKY:

1. Nasaďte kartu Bitec DisplayPort 1.4 FMC na vývojovou desku pomocí FMC portu A.
2. Ujistěte se, že je vypínač (SW1) vypnutý, a poté připojte napájecí konektor.
3. Připojte kabel USB k počítači a ke konektoru MicroUSB (J3) na vývojové desce.
4. Připojte kabel DisplayPort 1.4 mezi zdroj DisplayPort a port přijímače karty Bitec DisplayPort 1.4 FMC a ujistěte se, že je zdroj aktivní.
5. Připojte kabel DisplayPort 1.4 mezi displej DisplayPort a port vysílače karty Bitec DisplayPort 1.4 FMC a ujistěte se, že je displej aktivní.
6. Zapněte desku pomocí SW1.

Stavové LED diody na desce, tlačítka a DIP přepínače
Vývojová sada Intel Arria 10 GX FPGA má osm stavových LED (se zeleným i červeným emitorem), tři uživatelská tlačítka a osm uživatelských DIP přepínačů. 8K DisplayPort Video Format Conversion Design Example rozsvítí diody LED, které indikují stav připojení přijímače DisplayPort. Tlačítka a DIP přepínače umožňují měnit nastavení designu.

Stavové LED

Tabulka 2. Stavové LED

LED	Popis
Červené LED
0	Probíhá kalibrace DDR4 EMIF.
1	Kalibrace DDR4 EMIF se nezdařila.
7:2	Nepoužitý.
Zelené LED diody
0	Svítí, když je úspěšně dokončeno školení propojení přijímače DisplayPort a design přijímá stabilní video.
5:1	Počet pruhů přijímače DisplayPort: 00001 = 1 pruh 00010 = 2 jízdní pruhy 00100 = 4 jízdní pruhy
7:6	Rychlost pruhu přijímače DisplayPort: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

V tabulce je uveden stav, který jednotlivé LED indikují. Každá pozice LED má červené i zelené indikátory, které mohou svítit nezávisle. Jakákoli LED svítící oranžově znamená, že svítí jak červený, tak zelený indikátor.

Uživatelská tlačítka
Uživatelské tlačítko 0 ovládá zobrazení loga Intel v pravém horním rohu výstupního displeje. Při spuštění design umožňuje zobrazení loga. Stisknutím tlačítka 0 se přepíná povolení zobrazení loga. Uživatelské tlačítko 1 ovládá režim měřítka návrhu. Když je zdroj nebo jímka zapojena za chodu, výchozí nastavení návrhu je buď:

• Režim průchodu, pokud je vstupní rozlišení menší nebo rovno výstupnímu rozlišení
• Režim downscale, pokud je vstupní rozlišení větší než výstupní rozlišení

Pokaždé, když stisknete uživatelské tlačítko 1, design se přepne do dalšího režimu změny měřítka (průchod > zvýšení, zvýšení > snížení, snížení > průchozí). Uživatelské tlačítko 2 je nepoužité.

Uživatelské DIP přepínače
Přepínače DIP ovládají volitelný tisk z terminálu Nios II a nastavení výstupního formátu videa ovládaného přes vysílač DisplayPort.

Tabulka 3. DIP přepínače
V tabulce jsou uvedeny funkce každého přepínače DIP. Přepínače DIP s čísly 1 až 8 (nikoli 0 až 7) odpovídají číslům vytištěným na součásti spínače. Chcete-li nastavit každý přepínač do polohy ON, posuňte bílý přepínač směrem k LCD a pryč od LED diod na desce.

Přepínač	Funkce
1	Umožňuje tisk z terminálu Nios II, když je nastaveno na ON.
2	Nastavit výstupní bity na barvu: OFF = 8 bitů ON = 10 bitů
4:3	Nastavte výstupní barevný prostor a sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
6:5	Nastavte výstupní rozlišení a snímkovou frekvenci: SW4 VYP, SW3 VYP = 4K60 SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60
8:7	Nepoužitý

Spuštění 8K DisplayPort Video Format Conversion Design Example
Musíte si stáhnout zkompilovaný soubor .sof file pro návrh na vývojovou sadu Intel Arria 10 GX FPGA pro spuštění návrhu.
KROKY:

1. V softwaru Intel Quartus Prime klepněte na Nástroje ➤ Programátor.
2. V okně Programátor klikněte na Auto Detect pro skenování JTAG řetěz a objevte připojená zařízení.
   Pokud se objeví vyskakovací okno s žádostí o aktualizaci seznamu zařízení programátoru, klikněte na Ano.
3. V seznamu zařízení vyberte řádek označený 10AX115S2F45.
4. Klepněte na tlačítko Změnit File…
   • Chcete-li použít předkompilovanou verzi programu file který Intel zahrnuje jako součást stažení návrhu, vyberte master_image/pre_compiled.sof.
   • Chcete-li použít vaše programování file vytvořeno místní kompilací, vyberte output_files/top.sof.
5. Zapněte Program/Konfigurovat v řádku 10AX115S2F45 seznamu zařízení.
6. Klepněte na tlačítko Start.
   Když programátor dokončí, návrh se spustí automaticky.
7. Otevřete terminál Nios II pro příjem výstupních textových zpráv z návrhu, jinak se návrh po několika změnách přepínače zablokuje (pouze pokud nastavíte uživatelský DIP přepínač 1 do polohy ON).
   • a. Otevřete okno terminálu a zadejte nios2-terminal
   • b. Stiskněte Enter.

připojený na vstupu. Bez zdroje je výstupem černá obrazovka s logem Intel v pravém horním rohu obrazovky.

Funkční popis převodu formátu videa 8K DisplayPort Design Přample

Systém Platform Designer, udx10_dp.qsys, obsahuje protokol IP přijímače a vysílače DisplayPort, IP videopotrubí a komponenty procesoru Nios II. Konstrukce propojuje systém Platform Designer s logikou PHY přijímače a vysílače DisplayPort (která obsahuje transceivery rozhraní) a logikou rekonfigurace transceiveru na nejvyšší úrovni v designu Verilog HDL RTL file (top.v). Konstrukce obsahuje jedinou cestu pro zpracování videa mezi vstupem DisplayPort a výstupem DisplayPort.

Obrázek 2. Blokové schéma
Diagram ukazuje bloky v 8K DisplayPort Video Format Conversion Design Example. Diagram nezobrazuje některé generické periferie připojené k Nios II, Avalon-MM mezi procesorem Nios II a dalšími součástmi systému. Design přijímá video ze zdroje DisplayPort na levé straně, zpracovává video prostřednictvím videopotrubí zleva doprava, než je předáváno do zásuvky DisplayPort napravo.

DisplayPort Receiver PHY a DisplayPort Receiver IP
Karta Bitec DisplayPort FMC poskytuje vyrovnávací paměť pro signál DisplayPort 1.4 ze zdroje DisplayPort. Kombinace DisplayPort Receiver PHY a DisplayPort Receiver IP dekóduje příchozí signál a vytvoří video stream. DisplayPort přijímač PHY obsahuje transceivery pro deserializaci příchozích dat a DisplayPort přijímač IP dekóduje protokol DisplayPort. Kombinovaný DisplayPort Receiver IP zpracovává příchozí signál DisplayPort bez jakéhokoli softwaru. Výsledný video signál z IP přijímače DisplayPort je nativní formát paketovaného streamování. Návrh konfiguruje přijímač DisplayPort pro 10bitový výstup.

DisplayPort na IP taktovaného videa
Výstup paketovaného datového formátu streamovaného z přijímače DisplayPort není přímo kompatibilní s formátem taktovaných obrazových dat, který IP vstup taktovaného videa očekává. DisplayPort to Clocked Video IP je vlastní IP pro tento design. Převádí výstup DisplayPort do kompatibilního formátu taktovaného videa, který můžete připojit přímo ke vstupu taktovaného videa. DisplayPort to Clocked Video IP může upravit standard drátové signalizace a může změnit pořadí barevných rovin v každém pixelu. Standard DisplayPort určuje řazení barev, které je jiné než řazení IP videopotrubí Intel. Procesor Nios II řídí výměnu barev. Čte aktuální barevný prostor pro přenos z přijímače DisplayPort IP s jeho podřízeným rozhraním Avalon-MM. Nasměruje DisplayPort na Clocked Video IP, aby provedl příslušnou korekci pomocí podřízeného rozhraní Avalon-MM.

Taktovaný video vstup
Taktovaný video vstup zpracovává taktovaný video signál rozhraní z DisplayPort na Clocked Video IP a převádí jej do formátu Avalon-ST Video. Tento formát signálu odstraní z videa všechny informace o horizontálním a vertikálním zatemnění a ponechá pouze aktivní obrazová data. IP jej paketizuje jako jeden paket na video snímek. Přidává také další pakety metadat (označované jako řídicí pakety), které popisují rozlišení každého snímku videa. Tok videa Avalon-ST přes procesní potrubí má čtyři pixely paralelně se třemi symboly na pixel. Taktovaný video vstup poskytuje přepínání hodin pro převod z videosignálu s proměnnou rychlostí taktovaného video signálu z přijímače DisplayPort IP na pevnou frekvenci (300 MHz) pro video IP potrubí.

Čistič proudu
Čistič proudu zajišťuje, že signál Avalon-ST Video procházející do procesního potrubí je bezchybný. Zapojení zdroje DisplayPort za chodu může způsobit, že návrh předloží neúplné snímky dat do IP taktovaného video vstupu a generuje chyby ve výsledném toku Avalon-ST Video. Velikost paketů obsahujících video data pro každý snímek pak neodpovídá velikosti hlášené přidruženými řídicími pakety. Čistič toku tyto podmínky detekuje a na konec vadných video paketů přidá další data (šedé pixely), aby dokončil snímek a odpovídal specifikaci v řídicím paketu.

Chroma Resampler (vstup)
Obrazová data, která návrh přijímá na vstupu z DisplayPort, mohou být 4:4:4, 4:2:2 nebo 4:2:0 chroma sampvedený. Vstupní chroma resampler vezme příchozí video v libovolném formátu a ve všech případech je převede na 4:4:4. Pro zajištění vyšší vizuální kvality je chroma resampler používá výpočetně nejnákladnější filtrovaný algoritmus. Procesor Nios II čte aktuální barevnostampling z přijímače DisplayPort IP prostřednictvím jeho podřízeného rozhraní Avalon-MM. Komunikuje formát do chroma resampler prostřednictvím svého podřízeného rozhraní Avalon-MM.

Převodník barevného prostoru (vstup)
Vstupní video data z DisplayPortu mohou používat barevný prostor RGB nebo YCbCr. Vstupní převodník barevného prostoru vezme příchozí video v jakémkoli formátu, ve kterém přijde, a ve všech případech je převede do RGB. Procesor Nios II čte aktuální barevný prostor z IP přijímače DisplayPort pomocí podřízeného rozhraní Avalon-MM; načte správné převodní koeficienty do chroma resampler prostřednictvím svého podřízeného rozhraní Avalon-MM.

Klipr
Clipper vybere aktivní oblast z příchozího toku videa a zbytek zahodí. Softwarové ovládání běžící na procesoru Nios II definuje region, který se má vybrat. Oblast závisí na rozlišení dat přijatých na zdroji DisplayPort a výstupním rozlišení a režimu škálování. Procesor komunikuje region do Clipperu prostřednictvím svého podřízeného rozhraní Avalon-MM.

Scaler
Návrh aplikuje škálování na příchozí video data podle přijatého vstupního rozlišení a požadovaného výstupního rozlišení. Můžete si také vybrat mezi třemi režimy změny měřítka (upscale, downscale a passthrough). Dvě skalární IP poskytují funkci škálování: jedna implementuje jakýkoli požadovaný downscaling; druhý implementuje upscaling. Návrh vyžaduje dva scalery.

• Když scaler implementuje downscale, neprodukuje na svém výstupu platná data v každém taktu. NapřampPokud implementujete poměr 2x downscale, platný signál na výstupu je vysoký každý druhý hodinový cyklus, zatímco návrh přijímá každý vstupní řádek se sudým číslem, a potom nízký pro celé vstupní řádky s lichým číslem. Toto shlukové chování je zásadní pro proces snižování datové rychlosti na výstupu, ale je nekompatibilní s downstreamovým Mixer IP, který obecně očekává konzistentnější datovou rychlost, aby se zabránilo podtečení na výstupu. Návrh vyžaduje Frame Buffer mezi jakýmkoli downscale a mixem. Frame Buffer umožňuje směšovači číst data rychlostí, kterou vyžaduje.
• Když scaler implementuje upscale, produkuje platná data v každém hodinovém cyklu, takže následující mixér nemá žádné problémy. Nemusí však přijímat nová vstupní data v každém hodinovém cyklu. Užívání 2x upscale jako example, na výstupních řádcích se sudým číslem přijímá nový úder dat každý druhý cyklus hodin, pak nepřijímá žádná nová vstupní data na výstupních řádcích s lichým číslem. Upstream Clipper však může produkovat data zcela odlišnou rychlostí, pokud aplikuje významný klip (např. během přiblížení). Proto musí být Clipper a upscale obecně odděleny Frame Buffer, což vyžaduje, aby Scaler seděl za Frame Buffer v potrubí. Scaler musí sedět před Frame Buffer pro downscale, takže návrh implementuje dva samostatné scalery na obou stranách Frame Buffer: jeden pro upscale; druhý pro downscale.

Dva Scalery také snižují maximální šířku pásma DDR4, kterou vyžaduje Frame Buffer. Před Frame Buffer musíte vždy použít downscale, minimalizující datovou rychlost na straně zápisu. Vždy použijte upscales po Frame Buffer, což minimalizuje datovou rychlost na čtené straně. Každý Scaler získává požadované vstupní rozlišení z řídicích paketů v příchozím video streamu, zatímco procesor Nios II s podřízeným rozhraním Avalon-MM nastavuje výstupní rozlišení pro každý Scaler.

Frame Buffer
Vyrovnávací paměť snímků využívá paměť DDR4 k provádění trojitého ukládání do vyrovnávací paměti, které umožňuje procesu zpracování videa a obrazu provádět konverzi snímkové frekvence mezi příchozí a odchozí snímkovou frekvencí. Návrh může přijmout jakoukoli vstupní snímkovou frekvenci, ale celková rychlost pixelů nesmí překročit 1 giga pixelů za sekundu. Software Nios II nastaví výstupní snímkovou frekvenci buď na 30 nebo 60 snímků za sekundu, podle zvoleného výstupního režimu. Výstupní snímková frekvence je funkcí nastavení Clocked Video Output a výstupního taktu obrazových bodů. Zpětný tlak, který taktovaný video výstup aplikuje na potrubí, určuje rychlost, jakou čtená strana Frame Buffer stahuje video snímky z DDR4.

Mixér
Mixér generuje obrázek s pevnou velikostí černého pozadí, který procesor Nios II naprogramuje tak, aby odpovídal velikosti aktuálního výstupního obrázku. Mixér má dva vstupy. První vstup se připojuje k upscaleru, aby umožnil návrhu zobrazit výstup z aktuálního video potrubí. Druhý vstup se připojuje k bloku generátoru ikon. Konstrukce umožňuje první vstup mixpultu pouze tehdy, když detekuje aktivní, stabilní video na taktovaném video vstupu. Konstrukce proto zachovává stabilní výstupní obraz na výstupu při připojení za provozu na vstupu. Design alpha spojuje druhý vstup do směšovače, připojeného ke generátoru ikon, přes obrázky pozadí i video potrubí s 50% průhledností.

Převodník barevného prostoru (výstup)
Výstupní konvertor barevného prostoru transformuje vstupní videodata RGB na barevný prostor RGB nebo YCbCr na základě nastavení runtime ze softwaru.

Chroma Resampler (výstup)
Výstupní chroma resampler převede formát z 4:4:4 na jeden z formátů 4:4:4, 4:2:2 nebo 4:2:0. Software nastaví formát. Výstupní chroma resampler také používá filtrovaný algoritmus k dosažení vysoce kvalitního videa.

Taktovaný video výstup
Taktovaný video výstup převádí tok Avalon-ST Video na taktovaný video formát. Taktovaný video výstup přidává k videu informace o horizontálním a vertikálním zatemnění a synchronizaci časování. Procesor Nios II naprogramuje příslušná nastavení v taktovaném video výstupu v závislosti na požadovaném výstupním rozlišení a snímkové frekvenci. Taktovaný video výstup převádí hodiny, přecházející z pevných hodin potrubí 300 MHz na proměnnou rychlost taktovaného videa.

Taktované video na DisplayPort
Komponenta vysílače DisplayPort přijímá data formátovaná jako taktovaný obraz. Rozdíly v signalizaci vodičů a deklaraci rozhraní vedení v Platform Designer vám brání připojit taktovaný video výstup přímo k IP vysílače DisplayPort. Komponenta Clocked Video to DisplayPort je designově specifická vlastní IP, která poskytuje jednoduchou konverzi vyžadovanou mezi taktovaným video výstupem a IP vysílačem DisplayPort. Také zaměňuje pořadí barevných rovin v každém pixelu tak, aby odpovídalo různým standardům formátování barev používaných Avalon-ST Video a DisplayPort.

DisplayPort Transmitter IP a DisplayPort Transmitter PHY
Vysílač DisplayPort IP a vysílač DisplayPort PHY společně pracují na převodu datového toku videa z taktovaného videa na stream kompatibilní s DisplayPort. Vysílač DisplayPort IP zpracovává protokol DisplayPort a kóduje platná data DisplayPort, zatímco vysílač DisplayPort PHY obsahuje transceivery a vytváří vysokorychlostní sériový výstup.

Procesor Nios II a periferní zařízení
Systém Platform Designer obsahuje procesor Nios II, který spravuje adresy IP přijímače a vysílače DisplayPort a nastavení běhu pro procesní potrubí. Procesor Nios II se připojuje k těmto základním periferiím:

• Paměť na čipu pro uložení programu a jeho dat.
• AJTAG UART pro zobrazení softwarového tiskového výstupu (přes terminál Nios II).
• Systémový časovač pro generování zpoždění na úrovni milisekund v různých bodech softwaru, jak to vyžaduje specifikace DisplayPort pro minimální trvání událostí.
• LED pro zobrazení stavu systému.
• Tlačítkové přepínače umožňují přepínání mezi režimy škálování a povolují a zakazují zobrazení loga Intel.
• DIP přepínače umožňující přepínání výstupního formátu a povolení a zakázání tisku zpráv na terminál Nios II.

Události připojení za provozu na zdroji DisplayPort i přerušení spouštění, které spustí procesor Nios II ke správné konfiguraci vysílače a potrubí DisplayPort. Hlavní smyčka v softwarovém kódu také monitoruje hodnoty na tlačítkách a DIP přepínačích a podle toho mění nastavení potrubí.

Ovladače I²C
Návrh obsahuje dva řadiče I²C (Si5338 a PS8460) pro úpravu nastavení tří dalších komponent na vývojové sadě Intel Arria 10 10 GX FPGA Development Kit. Dva generátory hodin Si5338 na vývojové sadě Intel Arria 10 GX FPGA se připojují ke stejné sběrnici I²C. První generuje referenční takt pro DDR4 EMIF. Ve výchozím nastavení je tento takt nastaven na 100 MHz pro použití s ​​1066 MHz DDR4, ale tento design běží na DDR4 na 1200 MHz, což vyžaduje referenční takt 150 MHz. Při spuštění změní procesor Nios II prostřednictvím periferie řadiče I²C nastavení v mapě registrů prvního Si5338, aby se zvýšila rychlost referenčních hodin DDR4 na 150 MHz. Druhý generátor hodin Si5338 generuje vid_clk pro taktované video rozhraní mezi potrubím a IP vysílačem DisplayPort. Musíte upravit rychlost těchto hodin pro každé různé výstupní rozlišení a obnovovací kmitočet podporovaný návrhem. Můžete upravit rychlost za běhu, když to procesor Nios II vyžaduje. Dceřiná karta Bitec DisplayPort 1.4 FMC využívá opakovač a retimer čištění jitteru Parade PS8460. Při spuštění procesor Nios II upraví výchozí nastavení této součásti tak, aby vyhovovala požadavkům návrhu.

Popis softwaru

8K DisplayPort Video Format Conversion Design ExampSoubor obsahuje IP z Intel Video and Image Processing Suite a rozhraní DisplayPort IP Všechny tyto IP mohou zpracovávat rámce dat bez jakéhokoli dalšího zásahu, pokud jsou správně nastaveny. Musíte implementovat externí řízení na vysoké úrovni, abyste nastavili IP adresy na začátku a při změně systému, např. události připojení DisplayPort přijímače nebo vysílače za provozu nebo činnost uživatelského tlačítka. V tomto provedení poskytuje řízení na vysoké úrovni procesor Nios II, na kterém běží zakázkový řídicí software. Při spuštění softwaru:

• Nastaví referenční hodiny DDR4 na 150 MHz, aby umožnily rychlost 1200 MHz DDR, a poté resetuje IP rozhraní externí paměti, aby se překalibrovalo na nové referenční hodiny.
• Nastaví opakovač a opakovač PS8460 DisplayPort.
• Inicializuje rozhraní přijímače a vysílače DisplayPort.
• Inicializuje adresy IP kanálu zpracování.

Po dokončení inicializace software vstoupí do nepřetržité smyčky while, která kontroluje a reaguje na řadu událostí.

Změní režim měřítka
Návrh podporuje tři základní režimy škálování; passthrough, upscale a downscale. V průchozím režimu návrh nezmění měřítko vstupního videa, v režimu převzorkování návrh převzorkuje vstupní video a v režimu zmenšení návrh sníží vstupní video.
Čtyři bloky ve zpracovatelském potrubí; Clipper, downscaler, upscaler a Mixer určují prezentaci konečného výstupu v každém režimu. Software řídí nastavení každého bloku v závislosti na aktuálním vstupním rozlišení, výstupním rozlišení a zvoleném režimu škálování. Ve většině případů Clipper projde vstupem beze změny a velikost pozadí Mixeru je stejná jako konečná, zmenšená verze vstupního videa. Pokud je však rozlišení vstupního videa větší než výstupní velikost, není možné na vstupní video použít převzorkování bez předchozího oříznutí. Pokud je vstupní rozlišení menší než výstupní, software nemůže použít zmenšení bez použití vrstvy pozadí Mixer, která je větší než vrstva vstupního videa, což přidává černé pruhy kolem výstupního videa.

Tabulka 4. Zpracování blokových potrubí
Tato tabulka uvádí činnost čtyř bloků procesního potrubí v každé z devíti kombinací režimu škálování, vstupního rozlišení a výstupního rozlišení.

Režim	dovnitř > ven	dovnitř = ven	v < ven
Průchod	Oříznout na výstupní velikost Žádné zmenšení	Žádný klip Žádný downscale	Žádný klip Žádný downscale
pokračování…

Režim	dovnitř > ven	dovnitř = ven	v < ven
	Žádný upscale Bez černého okraje	Žádný upscale Bez černého okraje	Žádný upscale Černé okrajové podložky na výstupní velikost
Upscale	Clip na 2/3 výstupní velikosti Žádné zmenšení Upscale na výstupní velikost Bez černého okraje	Clip na 2/3 výstupní velikosti Žádné zmenšení Upscale na výstupní velikost Bez černého okraje	Žádný klip Žádný downscale Upscale na výstupní velikost Bez černého okraje
Downscale	Žádný klip Snížení velikosti na výstupní velikost Žádné převzorkování Bez černého okraje	Žádný klip Snížení velikosti na výstupní velikost Žádné převzorkování Bez černého okraje	Žádný klip Zmenšení na 2/3 vstupní velikosti Žádné převzorkování Černé okrajové podložky na výstupní velikost

Přepínejte mezi režimy stisknutím uživatelského tlačítka 1. Software sleduje hodnoty na tlačítkách při každém průchodu smyčkou (provádí softwarové odskočení) a vhodně konfiguruje IP adresy v procesním potrubí.

Změny na vstupu DisplayPort
Při každém průchodu smyčkou software zjišťuje stav taktovaného video vstupu a hledá změny ve stabilitě vstupního video streamu. Software považuje video za stabilní, pokud:

• Vstup taktovaného videa hlásí, že taktovaný obraz je úspěšně uzamčen.
• Vstupní rozlišení a barevný prostor se od předchozího průchodu smyčkou nezměnily.

Pokud byl vstup stabilní, ale ztratil uzamčení nebo se změnily vlastnosti toku videa, software zastaví odesílání videa z taktovaného video vstupu kanálem. Také nastaví Mixer tak, aby přestal zobrazovat vrstvu vstupního videa. Výstup zůstává aktivní (zobrazuje se černá obrazovka a logo Intel) během jakýchkoli událostí hotplug přijímače nebo změn rozlišení.
Pokud vstup nebyl stabilní, ale nyní je stabilní, software nakonfiguruje potrubí tak, aby zobrazovalo nové vstupní rozlišení a barevný prostor, restartuje výstup z CVI a nastaví Mixer tak, aby znovu zobrazil vrstvu vstupního videa. Opětovné povolení vrstvy směšovače není okamžité, protože vyrovnávací paměť snímků může stále opakovat staré snímky z předchozího vstupu a návrh musí tyto snímky vymazat. Poté můžete displej znovu zapnout, abyste předešli závadám. Rámcová vyrovnávací paměť uchovává počet snímků přečtených z DDR4, které dokáže přečíst procesor Nios II. Software sampsníží tento počet, když se vstup ustálí, a znovu povolí vrstvu Mixer, když se počet zvýší o čtyři snímky, což zajistí, že návrh vyprázdní všechny staré snímky z vyrovnávací paměti.

Vysílač DisplayPort Události za provozu
Události Hot-plug na vysílači DisplayPort vyvolají přerušení v softwaru, které nastaví příznak, který upozorní hlavní softwarovou smyčku na změnu výstupu. Když návrh detekuje připojení vysílače za provozu, software přečte EDID pro nový displej, aby určil, která rozlišení a barevné prostory podporuje. Pokud nastavíte přepínače DIP do režimu, který nový displej nepodporuje, software přejde zpět do méně náročného režimu zobrazení. Poté nakonfiguruje potrubí, IP vysílač DisplayPort a část Si5338, která generuje vysílač vid_clk pro nový výstupní režim. Když vstup zaznamená změny, vrstva Mixer pro vstupní video se nezobrazí, protože software upravuje nastavení potrubí. Software nelze znovu aktivovat
se zobrazí až po čtyřech snímcích, kdy nové nastavení projde rámečkem
vyrovnávací paměť.

Změny nastavení přepínače DIP uživatele
Pozice uživatelských DIP přepínačů 2 až 6 řídí výstupní formát (rozlišení, snímková frekvence, barevný prostor a bity na barvu) řízený vysílačem DisplayPort. Když software detekuje změny na těchto DIP přepínačích, projde sekvencí, která je prakticky identická s hot plug vysílače. Nemusíte se dotazovat na EDID vysílače, protože se nemění.

Historie revizí pro AN 889: Návrh konverze formátu videa 8K DisplayPort Přample

Tabulka 5. Historie revizí pro AN 889: Návrh konverze formátu videa 8K DisplayPort Přample

Verze dokumentu	Změny
2019.05.30	Počáteční vydání.

Intel Corporation. Všechna práva vyhrazena. Intel, logo Intel a další značky Intel jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností. Společnost Intel zaručuje výkon svých FPGA a polovodičových produktů podle aktuálních specifikací v souladu se standardní zárukou společnosti Intel, ale vyhrazuje si právo provádět změny jakýchkoli produktů a služeb kdykoli bez upozornění. Společnost Intel nepřebírá žádnou odpovědnost nebo závazky vyplývající z aplikace nebo použití jakýchkoli informací, produktů nebo služeb zde popsaných, s výjimkou případů, kdy je společnost Intel výslovně písemně odsouhlasena. Zákazníkům společnosti Intel se doporučuje získat nejnovější verzi specifikací zařízení předtím, než se budou spoléhat na jakékoli zveřejněné informace a než zadají objednávky na produkty nebo služby.
*Jiná jména a značky mohou být nárokovány jako vlastnictví jiných.

Dokumenty / zdroje

intel AN 889 8K DisplayPort Video Formát konverze Design Přample [pdfUživatelská příručka Návrh konverze formátu videa AN 889 8K DisplayPort Přample, AN 889, 8K DisplayPort Video Format Conversion Design Přample, Návrh převodu formátu Přample, Conversion Design Přample

Reference

• Uživatelská příručka