Logotip MicrosemiDG0441
Demo vodič
SmartFusion2 SoC FPGA prilagodljiv FIR filter – Libero
SoC v11.8 SP1
Uporabniški priročnik

Vsebina skriti
1 DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero
2 Zgodovina revizij
3 SmartFusion2 SoC FPGA – Demo prilagodljivega filtra FIR
4 Dodatek: Implementacija SmartDesign
5 Dodatek: Povzetek uporabe virov
6 Dokumenti / Viri
6.1 Reference
7 Sorodne objave

DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero

Microsemi ne daje nobenega jamstva, zastopanja ali jamstva v zvezi z informacijami, ki jih vsebuje, ali primernostjo svojih izdelkov in storitev za kateri koli poseben namen, niti Microsemi ne prevzema kakršne koli odgovornosti, ki izhaja iz uporabe ali uporabe katerega koli izdelka ali vezja. Izdelki, ki se prodajajo po tej pogodbi, in vsi drugi izdelki, ki jih prodaja Microsemi, so bili predmet omejenega testiranja in se ne smejo uporabljati v povezavi s ključno opremo ali aplikacijami. Za vse specifikacije zmogljivosti velja, da so zanesljive, vendar niso preverjene, kupec pa mora izvesti in dokončati vsa testiranja zmogljivosti in druga testiranja izdelkov, samih in skupaj s kakršnimi koli končnimi izdelki ali vgrajenimi v njih. Kupec se ne zanaša na nobene podatke in specifikacije delovanja ali parametre, ki jih zagotavlja Microsemi. Kupec je odgovoren za samostojno ugotavljanje primernosti katerega koli izdelka ter njegovo testiranje in preverjanje. Informacije, ki jih Microsemi posreduje v nadaljevanju, so na voljo "kot so, kje so" in z vsemi napakami, celotno tveganje, povezano s takšnimi informacijami, pa je v celoti na strani kupca. Microsemi ne podeljuje, eksplicitno ali implicitno, nobeni stranki nobenih patentnih pravic, licenc ali kakršnih koli drugih pravic intelektualne lastnine, ne glede na take informacije same ali karkoli, kar je opisano v teh informacijah. Informacije v tem dokumentu so last Microsemi, Microsemi pa si pridržuje pravico, da kadar koli brez predhodnega obvestila spremeni podatke v tem dokumentu ali kateri koli izdelek in storitev.
O Microsemiju
Microsemi Corporation (Nasdaq: MSCC) ponuja obsežen portfelj polprevodniških in sistemskih rešitev za vesoljske in obrambne trge, komunikacije, podatkovne centre in industrijske trge. Izdelki vključujejo visoko zmogljiva in proti sevanju odporna analogna integrirana vezja z mešanimi signali, FPGA, SoC in ASIC; izdelki za upravljanje porabe energije; naprave za merjenje časa in sinhronizacijo ter rešitve za natančen čas, ki postavljajo svetovni standard za čas; naprave za obdelavo govora; RF rešitve; diskretne komponente; rešitve za shranjevanje v podjetju in komunikacijske rešitve, varnostne tehnologije in razširljivi anti-tamper izdelki; Ethernet rešitve; Napajanje preko Etherneta IC in srednji razponi; kot tudi zmogljivosti in storitve oblikovanja po meri. Microsemi ima sedež v Aliso Viejo v Kaliforniji in približno 4,800 zaposlenih po vsem svetu. Več o tem na www.microsemi.com.

Zgodovina revizij

Zgodovina revizij opisuje spremembe, ki so bile izvedene v dokumentu. Spremembe so navedene po reviziji, začenši s trenutno objavo.
1.1 Revizija 7.0
V reviziji 7.0 je dokument posodobljen za izdajo programske opreme Libero v11.8 SP1.
1.2 Revizija 6.0
Posodobljen dokument za izdajo programske opreme Libero v11.7.
1.3 Revizija 5.0
Posodobljen dokument za izdajo programske opreme Libero v11.6.
1.4 Revizija 4.0
Posodobljen dokument za izdajo programske opreme Libero v11.5.
1.5 Revizija 3.0
Posodobljen dokument za izdajo programske opreme Libero v11.4.
1.6 Revizija 2.0
Naslednje spremembe so narejene v reviziji 2.0 tega dokumenta

  • Posodobljen dokument za izdajo programske opreme Libero v11.3.
  • Razdelek Teorija delovanja je posodobljen.

1.7 Revizija 1.0
Revizija 1.0 je bila prva objava tega dokumenta.

SmartFusion2 SoC FPGA – Demo prilagodljivega filtra FIR

2.1 Uvod
Naprave SmartFusion® 2 SoC FPGA integrirajo FPGA tkanino četrte generacije, ki temelji na flashu, in procesor ARM Cortex-M3. Tkanina SmartFusion2 SoC FPGA vključuje vdelane matematične bloke, ki so optimizirani posebej za aplikacije digitalne obdelave signalov (DSP), kot so filtri s končnim impulznim odzivom (FIR), filtri z neskončnim impulznim odzivom (IIR) in funkcije hitre Fourierove transformacije (FFT).
Prilagodljivi filter samodejno prilagodi koeficiente filtra glede na osnovni prilagodljivi algoritem in značilnosti vhodnega signala. Zaradi lastne prilagoditve prenosne funkcije neznanega sistema in računalniških zahtev se prilagodljivi filtri pogosto uporabljajo na različnih področjih uporabe DSP, kot so komunikacija, biomedicinski instrumenti, obdelava zvoka in obdelava videa.
Najmanjši srednji kvadrat (LMS) je osnovni prilagodljivi algoritem, ki se uporablja v prilagodljivih filtrih za posodobitev koeficientov filtra. Algoritem LMS je napredentagje pred drugimi algoritmi zaradi svoje preprostosti, manj izračunov in najboljše zmogljivosti v smislu števila ponovitev, potrebnih za konvergenco.
V tej predstavitvi aplikacije Adaptive FIR filter je zatiranje motenj ozkopasovnega signala na širokopasovnem signalu izvedeno z napravo SmartFusion2. Glejte sliko 1, stran 2.
Algoritem LMS je implementiran v strukturo FPGA za prilagoditev uteži/koeficientov filtrov na podlagi pristopa srednje kvadratne napake (MSE). CoreFIR IP se uporablja za izvedbo operacije filtriranja, CoreFFT IP pa se uporablja za ustvarjanje izhodnega spektra za opazovanje, da je komponenta ozkopasovnega motečega signala potlačena. Gostiteljski vmesnik je implementiran v mikrokrmilniški podsistem (MSS) za komunikacijo z gostiteljskim računalnikom. Uporabniku prijazen SF2_Adaptive_FIR_Filter.exe generira vhodne signale (ozkopasovni signal in širokopasovni signal) ter izriše vhodne ali izhodne valovne oblike in zahtevani spekter.

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero -

2.2 Teorija delovanja
Prilagodljivi filtri so v glavnem razvrščeni v štiri osnovne arhitekture:

  • Identifikacija sistema
  • Odpravljanje hrupa
  • Linearna napoved
  • Inverzno modeliranje

V tej predstavitvi je za implementacijo prilagodljivega filtra uporabljena arhitektura linearne napovedi. Algoritem LMS uporablja tehniko gradientnega iskanja za določanje koeficientov filtra, ki zmanjšajo srednjo kvadratno napako napovedi. Ocena gradienta temelji na sample vrednosti vektorja odcepnega vhoda in signala napake. Algoritem ponovi vsak koeficient v filtru in ga premakne v smeri približnega gradienta. Po doseganju optimalnih koeficientov filtra je signal napake e(n) sestavljen iz širokopasovnega signala. Naslednja slika prikazuje arhitekturo prilagodljivega filtra, ki temelji na linearnem predvidevanju.

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - arhitektura prilagodljivega filtra

Vhodni signal x(n) je sestavljen iz želenega širokopasovnega signala, pokvarjenega z ozkopasovnimi signali, ki niso potrebni, glejte sliko 3, stran 4. V arhitekturi linearnega predvidevanja je želeni signal d(n) enak vhodnemu signalu x(n) in zakasnjeni vhod x(n-△) se dovaja v prilagodljiv filter, kot je prikazano na sliki 2, stran 3.
Faktor zakasnitve △ (delta) dekorelira širokopasovno komponento in korelira ozkopasovno komponento želenega signala d(n) z zakasnjenim vhodnim signalom x(n-△).
Prilagodljivi filter poskuša oceniti ozkopasovno komponento y(n) in oblikuje enakovredno prenosno funkcijo, ki je podobna funkciji ozkopasovnih filtrov, osredotočenih na frekvence ozkopasovnih komponent vhodnega signala. Na stičišču seštevanja filtrirani vhodni signal, odštet z zakasnjenim vhodnim signalom, povzroči signal napake. Signal napake uporablja algoritem LMS za prilagajanje koeficientov filtra. Po nekaj iteracijah se signal napake konvergira v širokopasovno komponento.
Naslednje enačbe opisujejo izračun koeficientov z algoritmom LMS.

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - koeficienti

kje,
V skladu z zgornjo enačbo je ozkopasovna komponenta y(n) izhod prilagodljivega filtra h(n) označuje uteži/koeficiente filtra x(n-△) je vhodni signal za prilagodljiv filter
l je dolžina filtra (število pip)
k je indeksna spremenljivka.
Napaka se izračuna z naslednjo enačbo:

e(n)= d(n)- y(n)
kje,
e(n) je signal napake
d(n) je želeni signal

Uteži/koeficienti filtrov se posodobijo z naslednjo enačbo:
h(n+1)=h(n)+µ*e(n)*x(n-△)
kje,
h(n+1) označuje ocenjene uteži filtra
h(n) so prisotne uteži filtrov
µ je faktor velikosti koraka

Slika 3 • Vhodni spekter ozkopasovnega signala + širokopasovnega signala

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljivi FIR filter Libero - pasovni signal

Slika 4 • Izhodni spekter širokopasovnega signala

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - širokopasovni signal

2.3 Zahteve glede oblikovanja

Tabela 1 • Zahteve za načrtovanje

Zahteve za oblikovanje Opis
Zahteve glede strojne opreme
Začetni komplet SmartFusion2
• FlashPro4 programator
• Kabel USB A v Mini-B		 SF2-484-STARTER-KIT (M2S010-FGG484)
Komplet za oceno varnosti SmartFusion2
• FlashPro4 programator
• Kabel USB A v Mini-B		 Rev D ali novejša (M2S090TS-FGG484)
Gostiteljski ali prenosni računalnik Windows 7, 64-bitni operacijski sistem
Zahteve za programsko opremo
Libero® sistem na čipu (SoC) v11.8 SP1
SoftConsole v 4.0
Programska oprema FlashPro v11.8 SP1
Gonilniki za gostiteljski računalnik Gonilniki USB v UART
Okvir Odjemalec Microsoft.NET Framework 4 za zagon demo GUI

2.4 Demo oblikovanje
Dizajn fileso na voljo za prenos z naslednje poti v Microsemi® webspletno mesto:

Oblikovanje files vključujejo:

  • Oblikovanje files
  • Programiranje files
  • GUI izvedljiv
  • Preberi me file

Naslednja slika prikazuje strukturo najvišje ravni zasnove začetnega kompleta SmartFusion2 files. Za nadaljnje podrobnosti glejte readme.txt file.

Slika 5 • Demo zasnova začetnega kompleta SmartFusion2 Files Struktura najvišje ravni

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljivi FIR filter Libero - struktura ravni

Naslednja slika prikazuje strukturo najvišje ravni zasnove kompleta SmartFusion2 Security Evaluation files. Za nadaljnje podrobnosti glejte readme.txt file.

Slika 6 • Demo zasnova kompleta za ocenjevanje varnosti SmartFusion2 Files Struktura najvišje ravni

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - varnostna ocena

2.4.1 Opis demo zasnove
Ta demo zasnova uporablja naslednje bloke:

  • MSS blok
  • Nadzorna logika (uporabniški RTL)
  • LMS_FIR_TOP (pametno oblikovanje)
  • TPSRAM (IPcore)
  • CoreFFT (IPcore)

Slika 7 • Demo blokovni diagram prilagodljivega filtra FIR

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - blokovni diagram

2.4.1.1 Blok MSS
Blok MSS pošilja in sprejema podatke med gostiteljskim računalnikom (vmesnik GUI) in logiko FPGA tkanine.
Vmesnik MMUART se uporablja za komunikacijo z gostiteljskim računalnikom. Vmesnik FIC_0 (master naprednega perifernega vodila (APB)) se uporablja za komunikacijo z uporabniško logiko tkanine.
2.4.1.2 Logika krmiljenja
To je uporabniška logika, ki je implementirana v strukturo in je sestavljena iz naslednjih dveh končnih avtomatov (FSM):

  • Ravnanje s podatki: Izvaja in nadzoruje operacije, kot je nalaganje vhodnih podatkov filtra v ustrezen medpomnilnik vhodnih podatkov, branje obdelanih podatkov in vrednosti podatkov FFT. Podrejena enota vodila APB je implementirana za komunikacijo z glavno enoto MSS APB.
  • Nadzor filtra: nadzoruje delovanje filtra FIR in FFT. Naloži filtrirane podatke v ustrezen izhodni medpomnilnik in premakne izhodne podatke FFT v ustrezen izhodni medpomnilnik.

2.4.1.3 LMS_FIR_TOP
To je blok SmartDesign, implementiran v tkanino. Sestavljen je iz naslednjih blokov:

  • LMS_CONTROL_FSM: Ta FSM je implementiran na ravni registrskega prenosa (RTL), da zagotovi krmilne signale bloku LMS_ALGO.
  • LMS_ALGO: Ta algoritem LMS je implementiran v RTL za izračun signala napake, korekcijskega faktorja, koeficientov filtra in za pošiljanje koeficientov filtra v osnovni filter FIR.
  • CoreFIR: CoreFIR IP se uporablja v načinu ponovnega nalaganja koeficientov za sprotno konfiguriranje koeficientov. Konfiguracija CoreFIR IP je naslednja:
  • Vrsta filtra: enotna stopnja v celoti našteta
  • Število pip: 16
  • Vrsta koeficientov: možnost ponovnega nalaganja
  • Koeficienti bitne širine: 16 (predznačeni)
  • Bitna širina podatkov: 16 (predznačeno)
  • Struktura filtra: Transponirano brez simetrije

2.4.1.4 TPSRAM IP
TPSRAM IP uporablja naslednje konfiguracije:

  • Medpomnilnik podatkov vhodnega signala (globina: 1024, širina: 16)
  • Medpomnilnik izhodnega signala (globina: 1024, širina: 16)
  • Izhodni signal FFT dejanski podatkovni medpomnilnik (globina: 1024, širina: 16)
  • Izhodni signal FFT medpomnilnik namišljenih podatkov (globina: 1024, širina: 16)

2.4.1.5 CoreFFT
CoreFFT IP se uporablja za ustvarjanje frekvenčnega spektra filtriranih podatkov. Konfiguracija CoreFFT IP je naslednja:

  • Arhitektura FFT: na mestu
  • Vrsta FFT: naprej
  • FFT skaliranje: pogojno
  • Velikost pretvorbe FFT: 256
  • Širina: 16
    Za podroben povzetek implementacije SmartDesign in uporabe virov glejte Dodatek: Implementacija SmartDesign, stran 25.

2.5 Nastavitev demo zasnove za začetni komplet SmartFusion2
Naslednji koraki opisujejo, kako nastavite predstavitev strojne opreme za začetni komplet SmartFusion2:

  1. Povežite mostičke na plošči kompleta SmartFusion2 Starter, kot je prikazano v naslednji tabeli.
    Tabela 2 • Nastavitve mostička za začetni komplet SmartFusion2
    Skakalec  Konfiguracija Komentarji
    JP1 1-2 Zapri, 3-4 Odpri Omogočite napajanje na M2S-FG484 SOM (VCC3).
    JP2 1-2 Odpri, 3-4 Zapri Izberite ustrezno JTAG in omogočite napajanje za SmartFusion2 JTAG krmilnik.
    JP3 1-3 Odpri, 2-4 Zapri Kot vir napajanja uporabite vrata mini-USB.
  2. Priključite programator FlashPro4 na priključek P5 na plošči kompleta SmartFusion2 Starter.
  3. Povežite vrata USB gostiteljskega računalnika s priključkom P1 Mini USB na plošči kompleta SmartFusion2 Starter s kablom USB Mini-B.
    Naslednja slika prikazuje nastavitev plošče za izvajanje predstavitve Adaptive FIR filter na začetnem kompletu SmartFusion2.
    Slika 8 • Nastavitev začetnega kompleta SmartFusion2 SoC FPGAMicrosemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - Nastavitev začetnega kompleta
  4. Zagotovite, da so gonilniki mosta USB na univerzalni asinhroni sprejemnik-oddajnik (UART) samodejno zaznani. To lahko preverite v upravitelju naprav gostiteljskega računalnika.
    Naslednja slika prikazuje serijska vrata USB.
    Slika 9 • Gonilniki za most USB v UART za začetni komplet SmartFusion2Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - začetni komplet SmartFusion2
  5. Če gonilniki za most USB v UART niso nameščeni, jih prenesite in namestite iz www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip

2.5.1 Nastavitev predstavitvene zasnove za komplet za ocenjevanje varnosti SmartFusion2
Naslednji koraki opisujejo, kako nastavite predstavitev strojne opreme za komplet za oceno varnosti:

  1. Povežite mostičke na plošči kompleta za oceno varnosti SmartFusion2, kot je prikazano v naslednji tabeli.
    Tabela 3 • Nastavitve mostička kompleta za ocenjevanje varnosti SmartFusion2
    Skakalec Konfiguracija  Komentarji
    J23 – Mostiček za izbiro vhodov multiplekserja na strani stikala (MUX) A ali B na strani linije.
    Zapri Pin 1-2 (vhod A na stran proge), ki je na izhodu oscilatorja diferencialne ure 125 MHz, bo usmerjen na stran proge.
    Odpri Pin 2-3 (vhod B na strani proge), ki je zunanja ura, potrebna za vir prek konektorjev SMA na stran proge.
    J22 – Mostiček za izbiro izhoda omogoča nadzor izhodov ob progi.
    Zapri Pin 1-2 (izhod ob liniji omogočen)
    Odpri Pin 2-3 (izhod ob liniji onemogočen)
    J24 Odpri Mostiček za zagotavljanje napajanja VBUS na USB pri uporabi v načinu gostitelja.
    J8 – JTAG izbirni mostiček za izbiro med glavo RVI ali glavo FP4 za odpravljanje napak v aplikaciji.
    Zapri Pin 1-2 FP4 za SoftConsole/FlashPro
    Odpri Pin 2-3 RVI za Keil™ ULINK™/IAR J-Link®
    Odpri Pin 2-4 za preklop JTAGSignal _SEL na daljavo z uporabo zmogljivosti GPIO čipa FT4232.
    J3 – Mostički za izbiro vhoda SW2 ali signala ENABLE_FT4232 iz čipa FT4232H.
    1. Prepričajte se, da je stikalo za napajanje SW7 med povezovanjem mostičkov v položaju IZKLOP.
    2. Priključite napajalnik na konektor J6, vklopite stikalo za napajalnik, SW7.
  2. Priključite programator FlashPro4 na priključek J5 na plošči kompleta SmartFusion2 Security Evaluation.
  3. Povežite vrata USB gostiteljskega računalnika s priključkom P1 Mini USB na plošči kompleta za oceno varnosti SmartFusion2 s kablom USB Mini-B.
    Naslednja slika prikazuje nastavitev plošče za izvajanje predstavitve filtra DSP Adaptive FIR na kompletu SmartFusion2 Security Evaluation.
    Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - nastavitev kompleta za ocenjevanje
  4. Vklopite stikalo za napajanje SW7.
  5. Prepričajte se, da so gonilniki za most USB v UART samodejno zaznani. To je mogoče preveriti v
    Upravitelj naprav gostiteljskega računalnika. Naslednja slika prikazuje serijska vrata USB.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - Komplet za oceno varnosti
  6. Če gonilniki za most USB v UART niso nameščeni, jih prenesite in namestite iz www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

2.6 Programiranje demo dizajna
Naslednji koraki opisujejo, kako programirati demo dizajn:
Prenesite demo dizajn s naslednjih povezav:

  1. Zaženite programsko opremo FlashPro.
  2. Kliknite Nov projekt.
  3. V okno Nov projekt vnesite ime projekta kot SF2_Adaptive_Filter.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - nov projekt
  4. Kliknite Prebrskaj in se pomaknite do mesta, kamor želite shraniti projekt.
  5. Za način programiranja izberite eno napravo.
  6. Kliknite OK, da shranite projekt.

2.6.1 Nastavitev naprave
Naslednji koraki opisujejo, kako konfigurirati napravo:

  1. Kliknite Konfiguriraj napravo v GUI FlashPro.
  2. Kliknite Prebrskaj in se pomaknite do mesta, kjer je Adaptive_FIR_top.stp file se nahaja in izberite file. Privzeta lokacija programiranja file je:
    • Začetni komplet SmartFusion2: \SF2_Starter_Adaptive_FIR_filter_Demo_DF\Programiranje files\Adaptive_FIR_top.stp
    • Komplet za oceno varnosti SmartFusion2: \SF2_Eval_Adaptive_FIR_filter_Demo_DF\Programiranje files\Adaptive_FIR_top.stp
  3. Kliknite Odpri. Zahtevano programiranje file je izbran in pripravljen za programiranje v napravi.
  4. Izberite Advanced kot Mode in PROGRAM kot Action.

2.6.2 Programiranje naprave

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - Konfiguracija projekta FlashPro

Kliknite PROGRAM za začetek programiranja naprave. Počakajte, da se status programatorja spremeni v RUN PASSED, kot je prikazano na naslednji sliki.

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljivi FIR filter Libero - projekt FlashPro RUN uspel

2.6.3 Demo GUI prilagodljivega filtra FIR
Predstavitev filtra Adaptive FIR je opremljena z uporabniku prijaznim grafičnim vmesnikom, ki deluje na gostiteljskem računalniku in komunicira z začetnim kompletom SmartFusion2. UART se uporablja kot osnovni komunikacijski protokol med gostiteljskim računalnikom in kompletom SmartFusion2 Starter kit ali kompletom SmartFusion2 Security Evaluation.
Naslednja slika prikazuje demo GUI Adaptive FIR filter.

Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR Filter Libero - Adaptive FIR Filter Demo GUI

Predstavitveno okno Adaptive FIR filter je sestavljeno iz naslednjih zavihkov:

  • Vhodni parametri: Konfigurira serijska vrata COM, generiranje filtra in generiranje signala.
  • Izhod filtra: izriše signal napake in njegov frekvenčni spekter
  • Besedilo Viewer: Prikazuje koeficiente, vhodni signal, izhodni signal in podatkovne vrednosti FFT

Za več informacij o GUI kliknite Pomoč.

2.7 Izvajanje načrtovanja

  1. Zaženite demo GUI filtra Adaptive FIR, namestite in pokličite izvedljivo datoteko file priložen dizajnu files. Privzeta lokacija izvedljive datoteke files so:
    • Začetni komplet SmartFusion2: \SF2_Starter_Adaptive_FIR_filter_Demo_DF\GUI\SF2_Adaptive_FIR_Filter .exe
    • Komplet za oceno varnosti SmartFusion2: \SF2_Eval_Adaptive_FIR_filter_Demo_DF\GUI\SF2_Adaptive_FIR_Filter.e xe
    Prikaže se predstavitveno okno Adaptive FIR filter Demo, glejte naslednjo sliko.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - konfiguracija serijskih vrat
  2. Konfiguracija serijskih vrat: Številka vrat COM se samodejno zazna in hitrost prenosa je fiksirana na 115200. Kliknite Poveži. Glejte prejšnjo sliko.
  3. Generiranje signala: Vnesite frekvenco ozkopasovnega signala kot 2 MHz (podprto območje je od 1 MHz do 20 MHz) in kliknite Generate. Glejte naslednjo sliko.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - Generacija signalaAdaptive FIR Filter Demo doda širokopasovni signal (ustvarjen v predstavitvenem oknu Adaptive FIR filtra) komponenti ozkopasovnega signala in izriše kombinirani signal (ozkopasovni in širokopasovni), FFT spekter. Glejte naslednjo sliko.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - Generacija signala1
  4. Kliknite Start, da naložite vhodne podatke (1K samples) v napravo SmartFusion2 za obdelavo postopka filtriranja, glejte naslednjo sliko.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - Demo prilagodljivega FIR filtraPo zaključku operacije filtra GUI prejme podatke o napakah in podatke FFT iz naprave SmartFusion2 ter izriše, kot je prikazano na naslednji sliki.
    Graf signala napake prikazuje potlačitev ozkopasovne komponente iz širokopasovnega signala šele po zahtevanem številu ponovitev.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - časovni in frekvenčni prikazKomponenta ozkopasovnega signala je postopoma potlačena v frekvenčnem spektru signala napake.
    To je mogoče opaziti na diagramu FFT signala napake, kot je prikazano na naslednji sliki.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - Časovni in frekvenčni prikaz 2
  5. Kliknite Primerjaj, da analizirate vhodne širokopasovne podatke z izhodnimi širokopasovnimi podatki.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - Primerjaj signal napakePrikaže se okno, ki prikazuje primerjavo med vhodnim širokim pasom in izhodnim širokim pasom, glejte naslednjo sliko.Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR Filter Libero - širokopasovni pas in izhodGraf lahko povečate za primerjavo, glejte naslednjo sliko.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - širokopasovni izhod
  6. Primerjajte signal napake (izhodni širokopasovni signal) z vhodnim širokopasovnim signalom, glejte naslednjo sliko. Ozkopasovna moteča komponenta je odpravljena, širokopasovni signal pa se ohrani v signalu napake.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - pas in izhod širokopasovni1
  7. Kliknite Zapri, glejte naslednjo sliko.Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR Filter Libero - Band proti izhodu širokopasovni
  8. Lahko kopirate, shranite, izvozite in prilagodite stran ter konfigurirate nastavitev tiskanja za izris signala napake.
    Z desno miškino tipko kliknite graf signala napake.
  9. V kontekstno občutljivem pojavnem oknu izberite želeno možnost.
    Prikazuje različne možnosti, kot je prikazano na naslednji sliki.
    Podatke je mogoče kopirati, shraniti in izvoziti v graf CSV za namene analize.
    Nastavitev strani, tiskanje, prikaz vrednosti točk, povečava in nastavitev merila na privzeto so druge možnosti za analizo signala.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - signal napake
  10. Vrednosti vhodnega signala in signala napake so lahko viewed v besedilu Viewer zavihek. Kliknite Besedilo Viewer in nato kliknite ustrezno View prikazano na naslednji sliki.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - besedilo ViewerNaslednja slika prikazuje besedilo Viewer zavihek, ki prikazuje vrednosti vhodnega signala.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - Vrednosti vhodnega signala
  11. Za shranjevanje vhodnega signala kot besedila file, z desno tipko miške kliknite okno Vhodni signal. Okno Vhodni signal prikazuje različne možnosti, kot je prikazano na naslednji sliki.
  12. Kliknite Shrani. Izberite OK, da shranite besedilo file.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - možnosti shranjevanja koeficientov
  13. Kliknite Izhod, da ustavite predstavitev, glejte naslednjo sliko.Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - Izhod iz predstavitve

2.8 Zaključek
Ta predstavitev ponuja informacije o funkcijah naprave SmartFusion2, vključno z matematičnimi bloki, in o tem, kako uporabljati Microsemi IP (CoreFIR in CoreFFT) ali aplikacijo za odpravo ozkopasovnih motenj z uporabo prilagodljivih filtrov. Ta predstavitev na osnovi prilagodljivega filtra FIR je preprosta za uporabo in ponuja več možnosti za razumevanje in implementacijo filtrov za digitalno obdelavo signalov (DSP) v napravi SmartFusion2.

Dodatek: Implementacija SmartDesign

Prilagodljivi FIR filter SmartDesign je prikazan na naslednji sliki.

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - prilagodljiv FIR filter SmartDesignMicrosemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero - MS_FIR_TOP Smart Design

Naslednja tabela prikazuje bloke SmartDesign v filtru Adaptive FIR.

Tabela 4 • Adaptive FIR Filter Demo Smart Design bloki in opis

S. št  Ime bloka Opis
1 Adaptive_FIR FIR_FILTER_0 je komponenta, ki jo ustvari System Builder, v kateri je MMUART konfiguriran za upravljanje komunikacije med gostiteljskim računalnikom in logiko tkanja. Če želite ustvariti komponento System Builder, glejte Uporabniški priročnik za SmartFusion2 System Builder.
2 DATAHANDLE_FSM Nadzorna logika za pošiljanje/prejemanje podatkov med MSS in medpomnilniki podatkov
3 FILTERCONTROL_FSM Krmilna logika za ustvarjanje krmilnih signalov za operacije FIR in FFT
4 LMS_FIR_TOP SmartDesign
5 INPUT_Buffer Medpomnilnik podatkov vhodnega signala FIR
OUTPUT_Buffer Medpomnilnik izhodnega signala FIR
FFT_Im_Buffer FFT izhodni medpomnilnik namišljenih podatkov
FFT_Re_Buffer FFT izhodni medpomnilnik dejanskih podatkov
6 OREFFT COREFFT

Naslednja tabela prikazuje bloke SmartDesign v LMS_FIR_TOP.
Tabela 5 • LMS_FIR_TOP Smart Design Blocks in opis

S. št  Ime bloka Opis
1 LMS_ALGO Algoritem LMS, implementiran v RTL za izračun napake, korekcijskega faktorja in koeficientov filtra.
2 LMS_CONTROL_FSM FSM implementiran v RTL za nadzor bloka LMS_ALGO
3 COREFIR COREFIR IP

Dodatek: Povzetek uporabe virov

Naslednja tabela prikazuje povzetek uporabe demo virov prilagodljivega filtra FIR.
Naprava: naprava SmartFusion2
Matrica: M2S010
Paket: 484 FBGA

Tabela 6 • Povzetek uporabe virov za demonstracijo prilagodljivega filtra FIR

Vrsta Rabljeno  Skupaj  procentovtage
4LUT 2834 12084 23.45
DFF 2827 12084 23.39
RAM 64x18 0 22 0
RAM 1Kx18 11 21 52.38
MACC 13 22 59.09

Naslednja tabela prikazuje povzetek uporabe sredstev filtra Adaptive FIR.
Naprava: naprava SmartFusion2
Matrica: M2S090TS
Paket: 484 FBGA

Tabela 7 • Povzetek uporabe virov za demonstracijo prilagodljivega filtra FIR

Vrsta Rabljeno  Skupaj  procentovtage
4LUT 2833 86184 3.29
DFF 2827 86184 3.28
RAM 64x18 0 112 0
RAM1K18 11 109 10.09
MACC 13 84 15.48

Naslednja tabela prikazuje povzetek uporabe blokov MACC.

Tabela 8 • Povzetek uporabe blokov MACC

CoreFIR CoreFFT LMS_ALGO Skupaj
8 04 1 13

Logotip Microsemi

Sedež podjetja Microsemi
One Enterprise, Aliso Viejo,
CA 92656 ZDA
Znotraj ZDA: +1 800-713-4113
Zunaj ZDA: +1 949-380-6100
Faks: +1 949-215-4996
E-pošta: sales.support@microsemi.com
www.microsemi.com
© 2017 Microsemi Corporation. Vse pravice pridržane. Microsemi in logotip Microsemi sta blagovni znamki Microsemi Corporation. Vse druge blagovne in storitvene znamke so last njihovih lastnikov.

Dokumenti / Viri

Microsemi DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero [pdf] Uporabniški priročnik
DG0441 SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero, DG0441, SmartFusion2 SoC FPGA prilagodljiv FIR filter Libero, FIR filter Libero

Reference

Sorodne objave

Pustite komentar

Vaš elektronski naslov ne bo objavljen. Obvezna polja so označena *