Лагатып MicrosemiDG0441
Дэма кіраўніцтва
SmartFusion2 SoC FPGA адаптыўны FIR фільтр – Libero
SoC v11.8 SP1
Кіраўніцтва карыстальніка

Змест схаваць
1 DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero
2 Гісторыя версій
3 SmartFusion2 SoC FPGA – дэманстрацыя адаптыўнага FIR-фільтра
4 Дадатак: Укараненне SmartDesign
5 Дадатак: Рэзюмэ выкарыстання рэсурсаў
6 Дакументы / Рэсурсы
6.1 Спасылкі
7 Падобныя паведамленні

DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero

Microsemi не дае ніякіх гарантый, заяў або гарантый адносна інфармацыі, якая змяшчаецца ў гэтым дакуменце, або прыдатнасці сваіх прадуктаў і паслуг для якіх-небудзь канкрэтных мэт, а таксама не нясе ніякай адказнасці, якая вынікае з прымянення або выкарыстання любога прадукту або схемы. Прадукты, якія прадаюцца па дадзенай дамове, і любыя іншыя прадукты, якія прадаюцца Microsemi, прайшлі абмежаваныя выпрабаванні і не павінны выкарыстоўвацца ў спалучэнні з крытычна важным абсталяваннем або праграмамі. Любыя спецыфікацыі прадукцыйнасці лічацца надзейнымі, але не правяраюцца, і Пакупнік павінен правесці і завяршыць усе прадукцыйнасць і іншыя выпрабаванні прадуктаў, асобна і разам з любымі канчатковымі прадуктамі або ўсталяванымі ў іх. Пакупнік не павінен спадзявацца на якія-небудзь дадзеныя і спецыфікацыі прадукцыйнасці або параметры, прадастаўленыя Microsemi. Пакупнік нясе адказнасць за самастойнае вызначэнне прыдатнасці любой прадукцыі, а таксама за яе тэставанне і праверку. Інфармацыя, прадстаўленая Microsemi па гэтым дагаворы, прадастаўляецца "як ёсць, дзе ёсць" і з усімі недахопамі, і ўвесь рызыка, звязаны з такой інфармацыяй, цалкам ляжыць на Пакупніку. Microsemi не прадастаўляе, відавочна або ўскосна, ні аднаму боку ніякіх патэнтных правоў, ліцэнзій або любых іншых правоў інтэлектуальнай уласнасці, у дачыненні да самой такой інфармацыі або чаго-небудзь, апісанага ў такой інфармацыі. Інфармацыя, прадстаўленая ў гэтым дакуменце, з'яўляецца ўласнасцю Microsemi, і Microsemi пакідае за сабой права ўносіць любыя змены ў інфармацыю ў гэтым дакуменце або ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення.
Пра Microsemi
Microsemi Corporation (Nasdaq: MSCC) прапануе шырокі спектр паўправадніковых і сістэмных рашэнняў для аэракасмічнай і абароннай прамысловасці, камунікацый, цэнтраў апрацоўкі дадзеных і прамысловых рынкаў. Прадукцыя ўключае высокапрадукцыйныя і радыяцыйна ўстойлівыя аналагавыя інтэгральныя схемы са змешаным сігналам, FPGA, SoC і ASIC; прадукты кіравання харчаваннем; прылады часу і сінхранізацыі і рашэнні для дакладнага часу, усталяванне сусветнага стандарту часу; прылады апрацоўкі голасу; радыёчастотныя рашэнні; дыскрэтныя кампаненты; карпаратыўныя рашэнні для захоўвання дадзеных і сувязі, тэхналогіі бяспекі і маштабуемая анты-тampэр прадукты; Рашэнні Ethernet; Мікрасхемы Power-over-Ethernet і сярэдзіны; а таксама індывідуальныя магчымасці дызайну і паслугі. Штаб-кватэра Microsemi знаходзіцца ў Аліса-В'еха, штат Каліфорнія, і мае каля 4,800 супрацоўнікаў па ўсім свеце. Даведайцеся больш на www.microsemi.com.

Гісторыя версій

Гісторыя версій апісвае змены, якія былі ўнесены ў дакумент. Змены пералічаны па версіях, пачынаючы з бягучай публікацыі.
1.1 Рэдакцыя 7.0
У версіі 7.0 дакумент абноўлены для версіі праграмнага забеспячэння Libero v11.8 SP1.
1.2 Рэдакцыя 6.0
Абноўлены дакумент для выпуску праграмнага забеспячэння Libero v11.7.
1.3 Рэдакцыя 5.0
Абноўлены дакумент для выпуску праграмнага забеспячэння Libero v11.6.
1.4 Рэдакцыя 4.0
Абноўлены дакумент для выпуску праграмнага забеспячэння Libero v11.5.
1.5 Рэдакцыя 3.0
Абноўлены дакумент для выпуску праграмнага забеспячэння Libero v11.4.
1.6 Рэдакцыя 2.0
Наступныя змены ўнесены ў версію 2.0 гэтага дакумента

  • Абноўлены дакумент для выпуску праграмнага забеспячэння Libero v11.3.
  • Абноўлены раздзел «Тэорыя дзеяння».

1.7 Рэдакцыя 1.0
Версія 1.0 была першай публікацыяй гэтага дакумента.

SmartFusion2 SoC FPGA – дэманстрацыя адаптыўнага FIR-фільтра

2.1 Уводзіны
Прылады SmartFusion® 2 SoC FPGA аб'ядноўваюць FPGA-сетку чацвёртага пакалення на аснове флэш-памяці і працэсар ARM Cortex-M3. Структура SmartFusion2 SoC FPGA уключае ў сябе ўбудаваныя матэматычныя блокі, якія аптымізаваны спецыяльна для прыкладанняў лічбавай апрацоўкі сігналаў (DSP), такіх як фільтры канчатковай імпульснай характарыстыкі (FIR), фільтры бясконцай імпульснай характарыстыкі (IIR) і функцыі хуткага пераўтварэння Фур'е (FFT).
Адаптыўны фільтр аўтаматычна рэгулюе каэфіцыенты фільтра ў адпаведнасці з базавым адаптыўным алгарытмам і характарыстыкамі ўваходнага сігналу. Дзякуючы самарэгуляванню перадаткавай функцыі невядомай сістэмы і вылічальным патрабаванням, адаптыўныя фільтры шырока выкарыстоўваюцца ў розных галінах прымянення DSP, такіх як сувязь, біямедыцынскія прыборы, апрацоўка аўдыё і відэа.
Найменшы сярэдні квадрат (LMS) - гэта асноўны адаптыўны алгарытм, які выкарыстоўваецца ў адаптыўных фільтрах для абнаўлення каэфіцыентаў фільтра. Алгарытм LMS мае прасунутыяtagадрозніваецца ад іншых алгарытмаў з-за сваёй прастаты, меншай колькасці вылічэнняў і найлепшай прадукцыйнасці з пункту гледжання колькасці ітэрацый, неабходных для канвергенцыі.
У гэтай дэманстрацыі, прылажэнні фільтра Adaptive FIR, падаўленне перашкод вузкапалоснага сігналу на шырокапалосным сігнале рэалізавана з дапамогай прылады SmartFusion2. Глядзіце малюнак 1, старонка 2.
Алгарытм LMS рэалізаваны ў структуры FPGA для карэкціроўкі вагаў/каэфіцыентаў фільтра на аснове падыходу сярэднеквадратычнай памылкі (MSE). CoreFIR IP выкарыстоўваецца для выканання аперацыі фільтрацыі, а CoreFFT IP выкарыстоўваецца для генерацыі выхаднога спектру, каб назіраць, што вузкапалосны кампанент сігналу, які стварае перашкоды, падаўлены. Інтэрфейс хаста рэалізаваны ў падсістэме мікракантролера (MSS) для сувязі з галоўным ПК. Зручны SF2_Adaptive_FIR_Filter.exe генеруе ўваходныя сігналы (вузкапалосны сігнал і шырокапалосны сігнал), а таксама малюе ўваходныя або выходныя сігналы і патрабаваны спектр.

Microsemi DG0441 SmartFusion2 SoC FPGA адаптыўны FIR фільтр Libero -

2.2 Тэорыя дзеяння
Адаптыўныя фільтры ў асноўным падзяляюцца на чатыры асноўныя архітэктуры:

  • Ідэнтыфікацыя сістэмы
  • Шумапрыглушэнне
  • Лінейнае прагназаванне
  • Адваротнае мадэляванне

У гэтай дэманстрацыі для рэалізацыі адаптыўнага фільтра выкарыстоўваецца архітэктура лінейнага прагназавання. Алгарытм LMS выкарыстоўвае метад градыентнага пошуку для вызначэння каэфіцыентаў фільтра, якія мінімізуюць сярэднеквадратычную памылку прагназавання. Ацэнка градыенту заснавана на sample значэнні вектара ўваходнага адводу і сігналу памылкі. Алгарытм перабірае кожны каэфіцыент у фільтры, перамяшчаючы яго ў напрамку набліжанага градыенту. Пасля дасягнення аптымальных каэфіцыентаў фільтра сігнал памылкі e(n) складаецца з шырокапалоснага сігналу. На наступным малюнку паказана архітэктура адаптыўнага фільтра на аснове лінейнага прагназавання.

Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero - Архітэктура адаптыўнага фільтра

Уваходны сігнал x(n) складаецца з патрэбнага шырокапалоснага сігналу, пашкоджанага вузкапалоснымі сігналамі, якія не патрэбныя, глядзіце малюнак 3, старонка 4. У архітэктуры лінейнага прагназавання патрэбны сігнал d(n) такі ж, як уваходны сігнал x(n) і затрымка ўводу x(n-△) падаецца ў адаптыўны фільтр, як паказана на малюнку 2, старонка 3.
Каэфіцыент затрымкі △ (дэльта) дэкарэлюе шырокапалосны кампанент і суадносіць вузкапалосны кампанент патрэбнага сігналу d(n) з затрыманым уваходным сігналам x(n-△).
Адаптыўны фільтр спрабуе ацаніць вузкапалосны кампанент y(n) і фарміруе эквівалентную перадаткавую функцыю, падобную да функцыі вузкапалосных фільтраў з цэнтрам на частотах вузкапалосных кампанентаў уваходнага сігналу. На падсумоўваючым стыку адфільтраваны ўваходны сігнал, адняты з затрыманым уваходным сігналам, стварае сігнал памылкі. Сігнал памылкі выкарыстоўваецца алгарытмам LMS для карэкціроўкі каэфіцыентаў фільтра. Пасля некалькіх ітэрацый сігнал памылкі збліжаецца да шырокапалоснага кампанента.
Наступныя ўраўненні апісваюць вылічэнне каэфіцыентаў з дапамогай алгарытму LMS.

Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR Filter Libero - каэфіцыенты

дзе,
У адпаведнасці з прыведзеным вышэй ураўненнем вузкапалосны кампанент y(n) з'яўляецца выхадным сігналам адаптыўнага фільтра. h(n) паказвае на вагі/каэфіцыенты фільтра x(n-△) з'яўляецца ўваходным сігналам для адаптыўнага фільтра.
l - даўжыня фільтра (колькасць адводаў)
k - індэксная зменная.
Памылка вылічваецца з дапамогай наступнага ўраўнення:

e(n)= d(n)- y(n)
дзе,
e(n) - сігнал памылкі
d(n) - патрэбны сігнал

Вагі/каэфіцыенты фільтра абнаўляюцца з дапамогай наступнага ўраўнення:
h(n+1)=h(n)+µ*e(n)*x(n-△)
дзе,
h(n+1) паказвае разліковыя вагі фільтра
h(n) - вага фільтра
µ - каэфіцыент памеру кроку

Малюнак 3 • Уваходны спектр вузкапалоснага сігналу + шырокапалоснага сігналу

Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero - дыяпазон сігналу

Малюнак 4 • Выхадны спектр шырокапалоснага сігналу

Microsemi DG0441 SmartFusion2 SoC FPGA адаптыўны FIR фільтр Libero - шырокапалосны сігнал

2.3 Патрабаванні да канструкцыі

Табліца 1 • Патрабаванні да праектавання

Патрабаванні да праектавання Апісанне
Патрабаванні да абсталявання
Пачатковы набор SmartFusion2
• Праграміст FlashPro4
• Кабель USB A - Mini-B		 SF2-484-STARTER-KIT (M2S010-FGG484)
Набор для ацэнкі бяспекі SmartFusion2
• Праграміст FlashPro4
• Кабель USB A - Mini-B		 Версія D або больш позняя (M2S090TS-FGG484)
Хост ПК або ноўтбук Windows 7, 64-бітная аперацыйная сістэма
Патрабаванні да праграмнага забеспячэння
Сістэма на чыпе (SoC) Libero® v11.8 SP1
SoftConsole версія 4.0
Праграма для праграмавання flashpro v11.8 SP1
Драйверы хост-пк Драйверы USB для UART
Каркас Кліент Microsoft.NET Framework 4 для запуску дэманстрацыйнага графічнага інтэрфейсу

2.4 Дэманстрацыйны дызайн
Дызайн files даступныя для загрузкі па наступным шляху ў Microsemi® webсайт:

Дызайн files ўключаюць у сябе:

  • Дызайн files
  • Праграмаванне files
  • Выкананы файл GUI
  • Readme file

На наступным малюнку паказана структура верхняга ўзроўню дызайну пачатковага набору SmartFusion2 fileс. Для атрымання дадатковай інфармацыі звярніцеся да readme.txt file.

Малюнак 5 • Дэманстрацыйны дызайн пачатковага набору SmartFusion2 Files Структура верхняга ўзроўню

Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны FIR фільтр Libero - структура ўзроўню

На наступным малюнку паказана структура верхняга ўзроўню дызайну набору для ацэнкі бяспекі SmartFusion2 fileс. Для атрымання дадатковай інфармацыі звярніцеся да readme.txt file.

Малюнак 6 • Дэманстрацыйны дызайн камплекта ацэнкі бяспекі SmartFusion2 Files Структура верхняга ўзроўню

Адаптыўны FIR-фільтр Microsemi DG0441 SmartFusion2 SoC FPGA Libero - Ацэнка бяспекі

2.4.1 Апісанне дэманстрацыйнага дызайну
Гэты дэма-дызайн выкарыстоўвае наступныя блокі:

  • Блок MSS
  • Логіка кіравання (карыстальніцкі RTL)
  • LMS_FIR_TOP (разумны дызайн)
  • TPSRAM (IPcore)
  • CoreFFT (IPcore)

Малюнак 7 • Дэманстрацыйная блок-схема адаптыўнага фільтра FIR

Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero - Блок-схема

2.4.1.1 Блок MSS
Блок MSS адпраўляе і прымае даныя паміж галоўным ПК (графічны інтэрфейс) і логікай FPGA.
Інтэрфейс MMUART выкарыстоўваецца для сувязі з галоўным ПК. Інтэрфейс FIC_0 (пашыраны майстар перыферыйнай шыны (APB)) выкарыстоўваецца для сувязі з логікай карыстальніка сеткі.
2.4.1.2 Логіка кіравання
Гэта карыстальніцкая логіка, якая рэалізавана ў структуры і складаецца з наступных двух канечных аўтаматаў (FSM):

  • Апрацоўка даных: рэалізуе і кіруе такімі аперацыямі, як загрузка ўваходных даных фільтра ў адпаведны буфер уваходных даных, счытванне апрацаваных даных і значэння даных БПФ. Падпарадкаваны шыны APB рэалізаваны для сувязі з галоўным MSS APB.
  • Кіраванне фільтрам: кіруе працамі FIR-фільтра і FFT. Загружае адфільтраваныя даныя ў адпаведны буфер вываду і перамяшчае даныя БПФ у адпаведны буфер вываду.

2.4.1.3 LMS_FIR_TOP
Гэта блок SmartDesign, рэалізаваны ў тканіне. Ён складаецца з наступных блокаў:

  • LMS_CONTROL_FSM: Гэты FSM рэалізаваны на ўзроўні перадачы рэгістра (RTL) для забеспячэння сігналаў кіравання ў блок LMS_ALGO.
  • LMS_ALGO: Гэты алгарытм LMS рэалізаваны ў RTL для вылічэння сігналу памылкі, папраўчага каэфіцыента, каэфіцыентаў фільтра і адпраўкі каэфіцыентаў фільтра ў асноўны фільтр FIR.
  • CoreFIR: CoreFIR IP выкарыстоўваецца ў рэжыме паўторнай загрузкі каэфіцыентаў для канфігурацыі каэфіцыентаў на хаду. Канфігурацыя CoreFIR IP выглядае наступным чынам:
  • Тып фільтра: адзіная стаўка з поўным пералікам
  • Колькасць кранаў: 16
  • Тып каэфіцыентаў: перазагружаны
  • Разраднасць каэфіцыентаў: 16 (са знакам)
  • Разраднасць дадзеных: 16 (са знакам)
  • Структура фільтра: транспанаваны без сіметрыі

2.4.1.4 IP TPSRAM
TPSRAM IP выкарыстоўвае наступныя канфігурацыі:

  • Буфер дадзеных уваходнага сігналу (глыбіня: 1024, шырыня: 16)
  • Буфер выхаднога сігналу (глыбіня: 1024, шырыня: 16)
  • Выхадны сігнал FFT рэальны буфер дадзеных (глыбіня: 1024, шырыня: 16)
  • Буфер уяўных дадзеных БПФ выхаднога сігналу (глыбіня: 1024, шырыня: 16)

2.4.1.5 CoreFFT
CoreFFT IP выкарыстоўваецца для генерацыі частотнага спектру адфільтраваных даных. Канфігурацыя CoreFFT IP выглядае наступным чынам:

  • Архітэктура FFT: на месцы
  • Тып БПФ: наперад
  • БПФ Маштабаванне: умоўнае
  • Памер пераўтварэння FFT: 256
  • Шырыня: 16
    Падрабязную інфармацыю аб рэалізацыі SmartDesign і выкарыстанні рэсурсаў глядзіце ў Дадатку: Рэалізацыя SmartDesign, старонка 25.

2.5 Настройка дэманстрацыйнага дызайну для пачатковага набору SmartFusion2
Наступныя крокі апісваюць, як наладзіць дэма-версію абсталявання для пачатковага набору SmartFusion2:

  1. Злучыце перамычкі на плаце пачатковага набору SmartFusion2, як паказана ў наступнай табліцы.
    Табліца 2 • Налады перамычкі пачатковага набору SmartFusion2
    Скакун  Канфігурацыя Каментарыі
    JP1 1-2 Зачыніць, 3-4 Адкрыць Уключыце харчаванне M2S-FG484 SOM (VCC3).
    JP2 1-2 Адкрыць, 3-4 Закрыць Выберыце адпаведны JTAG і ўключыце сілкаванне SmartFusion2 JTAG кантролер.
    JP3 1-3 Адкрыць, 2-4 Закрыць Выкарыстоўвайце порт mini-USB у якасці крыніцы харчавання.
  2. Падключыце праграміст FlashPro4 да раздыма P5 платы пачатковага камплекта SmartFusion2.
  3. Падключыце порт USB хост-ПК да раздыма P1 Mini USB на плаце SmartFusion2 Starter Kit з дапамогай кабеля USB Mini-B.
    На наступным малюнку паказана налада платы для запуску дэманстрацыі фільтра Adaptive FIR на пачатковым наборы SmartFusion2.
    Малюнак 8 • Наладка пачатковага набору SmartFusion2 SoC FPGAMicrosemi DG0441 SmartFusion2 SoC FPGA Адаптыўны FIR-фільтр Libero - Налада стартавага набору
  4. Пераканайцеся, што драйверы моста ад USB да універсальнага асінхроннага прыёмніка-перадатчыка (UART) вызначаюцца аўтаматычна. Гэта можна праверыць у дыспетчары прылад галоўнага ПК.
    На наступным малюнку паказаны паслядоўны порт USB.
    Малюнак 9 • Драйверы моста USB да UART для пачатковага набору SmartFusion2Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero - Пачатковы набор SmartFusion2
  5. Калі драйверы моста USB-UART не ўстаноўлены, загрузіце і ўсталюйце драйверы з www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip

2.5.1 Наладжванне дэманстрацыйнага дызайну для набору ацэнкі бяспекі SmartFusion2
Наступныя крокі апісваюць, як наладзіць дэма-версію абсталявання для камплекта ацэнкі бяспекі:

  1. Злучыце перамычкі на плаце камплекта ацэнкі бяспекі SmartFusion2, як паказана ў наступнай табліцы.
    Табліца 3 • Налады перамычак для ацэнкі бяспекі SmartFusion2
    Скакун Канфігурацыя  Каментарыі
    J23 – Перамычка для выбару ўваходаў мультыплексара з боку камутатара (MUX) A або B на бок лініі.
    Блізка Вывад 1-2 (уваход A на бок лініі), які знаходзіцца на выхадзе дыферэнцыяльнага тактавага генератара 125 МГц, будзе накіраваны на бок лініі.
    Адкрыты Вывад 2-3 (уваход B на бок лініі), які з'яўляецца знешнім тактавым сігналам, неабходным для выхаду праз раздымы SMA на бок лініі.
    J22 – Перамычка для выбару выхаду дазваляе кіраваць выхадамі з боку лініі.
    Блізка Кантакт 1-2 (лінейны выхад уключаны)
    Адкрыты Кантакт 2-3 (лінейны выхад адключаны)
    J24 Адкрыты Перамычка для падачы VBUS на USB пры выкарыстанні ў рэжыме хаста.
    J8 – JTAG перамычка выбару для выбару паміж загалоўкам RVI або загалоўкам FP4 для адладкі прыкладання.
    Блізка Pin 1-2 FP4 для SoftConsole/FlashPro
    Адкрыты Pin 2-3 RVI для Keil™ ULINK™/IAR J-Link®
    Адкрыты Штыфт 2-4 для пераключэння JTAGСігнал _SEL дыстанцыйна з дапамогай магчымасці GPIO мікрасхемы FT4232.
    J3 – Перамычкі для выбару ўваходу SW2 або сігналу ENABLE_FT4232 з мікрасхемы FT4232H.
    1. Упэўніцеся, што выключальнік крыніцы харчавання SW7 знаходзіцца ў ВЫКЛЮЧАННІ падчас злучэння перамычак.
    2. Падключыце блок харчавання да раздыма J6, уключыце выключальнік блока харчавання SW7.
  2. Падключыце праграміст FlashPro4 да раздыма J5 платы камплекта ацэнкі бяспекі SmartFusion2.
  3. Падключыце USB-порт хост-ПК да раздыма P1 Mini USB на плаце ацэнкі бяспекі SmartFusion2 з дапамогай кабеля USB Mini-B.
    На наступным малюнку паказана налада платы для запуску дэманстрацыі DSP Adaptive FIR filter у камплекце SmartFusion2 Security Evaluation Kit.
    Адаптыўны FIR-фільтр Microsemi DG0441 SmartFusion2 SoC FPGA Libero - наладка камплекта для ацэнкі
  4. Уключыце выключальнік сілкавання SW7.
  5. Пераканайцеся, што драйверы моста USB да UART вызначаюцца аўтаматычна. У гэтым можна пераканацца ў
    Дыспетчар прылад галоўнага ПК. На наступным малюнку паказаны паслядоўны порт USB.Адаптыўны FIR-фільтр Microsemi DG0441 SmartFusion2 SoC FPGA Libero - камплект для ацэнкі бяспекі
  6. Калі драйверы моста USB-UART не ўстаноўлены, загрузіце і ўсталюйце драйверы з www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

2.6 Праграмаванне дэманстрацыйнага дызайну
Наступныя крокі апісваюць, як запраграмаваць дэма-дызайн:
Спампуйце дэма-дызайн па наступных спасылках:

  1. Запусціце праграмнае забеспячэнне FlashPro.
  2. Націсніце Новы праект.
  3. У акне «Новы праект» увядзіце назву праекта як SF2_Adaptive_Filter.Microsemi DG0441 SmartFusion2 SoC FPGA адаптыўны FIR фільтр Libero - новы праект
  4. Націсніце "Агляд" і перайдзіце да месца, дзе вы хочаце захаваць праект.
  5. Абярыце Адзіную прыладу ў якасці рэжыму праграмавання.
  6. Націсніце OK, каб захаваць праект.

2.6.1 Настройка прылады
Наступныя крокі апісваюць, як наладзіць прыладу:

  1. Націсніце «Наладзіць прыладу» ў графічным інтэрфейсе FlashPro.
  2. Націсніце "Агляд" і перайдзіце да месца, дзе знаходзіцца Adaptive_FIR_top.stp file знаходзіцца і абярыце file. Месца праграмавання па змаўчанні file гэта:
    • Пачатковы набор SmartFusion2: \SF2_Starter_Adaptive_FIR_filter_Demo_DF\Праграмаванне files\Adaptive_FIR_top.stp
    • Камплект для ацэнкі бяспекі SmartFusion2: \SF2_Eval_Adaptive_FIR_filter_Demo_DF\Праграмаванне files\Adaptive_FIR_top.stp
  3. Націсніце Адкрыць. Неабходнае праграмаванне file абраны і гатовы да праграмавання ў прыладзе.
  4. Абярыце Advanced у якасці Mode і PROGRAM у якасці Action.

2.6.2 Праграмаванне прылады

Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero - канфігурацыя праекта FlashPro

Націсніце PROGRAM, каб пачаць праграмаванне прылады. Пачакайце, пакуль статус праграміста не зменіцца на RUN PASSED, як паказана на наступным малюнку.

Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero - Праект FlashPro RUN пройдзены

2.6.3 Дэманстрацыйны графічны інтэрфейс адаптыўнага FIR-фільтра
Дэманстрацыя фільтра Adaptive FIR забяспечваецца зручным графічным інтэрфейсам, які працуе на галоўным ПК і ўзаемадзейнічае з наборам SmartFusion2 Starter. UART выкарыстоўваецца ў якасці базавага пратаколу сувязі паміж галоўным ПК і пачатковым наборам SmartFusion2 або камплектам ацэнкі бяспекі SmartFusion2.
На наступным малюнку паказаны дэманстрацыйны графічны інтэрфейс адаптыўнага фільтра FIR.

Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны FIR-фільтр Libero - Дэманстрацыйны графічны інтэрфейс адаптыўнага FIR-фільтра

Дэманстрацыйнае акно фільтра Adaptive FIR складаецца з наступных укладак:

  • Уваходныя параметры: канфігуруе паслядоўны COM-порт, генерацыю фільтра і генерацыю сігналу.
  • Вывад фільтра: адлюстроўвае сігнал памылкі і яго частотны спектр
  • Тэкст Viewer: паказвае каэфіцыенты, уваходны сігнал, выхадны сігнал і значэнні дадзеных FFT

Націсніце "Даведка", каб атрымаць дадатковую інфармацыю аб графічным інтэрфейсе.

2.7 Запуск дызайну

  1. Запусціце дэманстрацыйны графічны інтэрфейс адаптыўнага фільтра FIR, усталюйце і выклічце выкананы файл file забяспечаны дызайнам fileс. Размяшчэнне выкананага файла па змаўчанні fileз'яўляюцца:
    • Пачатковы набор SmartFusion2: \SF2_Starter_Adaptive_FIR_filter_Demo_DF\GUI\SF2_Adaptive_FIR_Filter .exe
    • Камплект для ацэнкі бяспекі SmartFusion2: \SF2_Eval_Adaptive_FIR_filter_Demo_DF\GUI\SF2_Adaptive_FIR_Filter.e xe
    Адлюструецца дэманстрацыйнае акно Adaptive FIR filter, глядзіце наступны малюнак.Microsemi DG0441 SmartFusion2 SoC FPGA адаптыўны FIR фільтр Libero - канфігурацыя паслядоўнага порта
  2. Канфігурацыя паслядоўнага порта: Нумар COM-порта вызначаецца аўтаматычна, а хуткасць перадачы фіксуецца на 115200. Націсніце Падключыцца. Звярніцеся да папярэдняга малюнка.
  3. Генерацыя сігналу: увядзіце частату вузкапалоснага сігналу ў 2 МГц (падтрымліваецца дыяпазон ад 1 МГц да 20 МГц) і націсніце «Стварыць». Звярніцеся да наступнага малюнка.Microsemi DG0441 SmartFusion2 SoC FPGA адаптыўны FIR фільтр Libero - генерацыя сігналуДэманстрацыя адаптыўнага КИХ-фільтра дадае шырокапалосны сігнал (генераваны ў дэманстрацыйным акне адаптыўнага КИХ-фільтра) да кампанента вузкапалоснага сігналу і будуе аб'яднаны сігнал (вузкапалосны і шырокапалосны), спектр БПФ. Звярніцеся да наступнага малюнка.Microsemi DG0441 SmartFusion2 SoC FPGA адаптыўны FIR фільтр Libero - генерацыя сігналу1
  4. Націсніце "Пуск", каб загрузіць уведзеныя даныя (1K сamples) да прылады SmartFusion2 для апрацоўкі аперацыі фільтрацыі, глядзіце наступны малюнак.Адаптыўны FIR-фільтр Microsemi DG0441 SmartFusion2 SoC FPGA Libero - дэманстрацыя адаптыўнага FIR-фільтраПасля завяршэння аперацыі фільтра графічны інтэрфейс атрымлівае даныя пра памылку і даныя FFT ад прылады SmartFusion2 і будуе графік, як паказана на наступным малюнку.
    Графік сігналу памылкі паказвае падаўленне вузкапалоснага кампанента з шырокапалоснага сігналу толькі пасля неабходнай колькасці ітэрацый.Адаптыўны FIR-фільтр Microsemi DG0441 SmartFusion2 SoC FPGA Libero - графік часу і частотыУ частотным спектры сігналу памылкі вузкапалосны кампанент сігналу паступова здушваецца.
    Гэта можна назіраць на графіцы БПФ сігналу памылкі, як паказана на наступным малюнку.Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны FIR-фільтр Libero - час і частата Plot2
  5. Націсніце Параўнаць, каб прааналізаваць уваходныя шырокапалосныя дадзеныя з выходнымі шырокапалоснымі дадзенымі.Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero - Параўнайце сігнал памылкіАдлюструецца акно, якое адлюстроўвае параўнанне паміж шырокім дыяпазонам уваходнага і шырокага дыяпазону вываду, глядзіце наступны малюнак.Адаптыўны FIR-фільтр Microsemi DG0441 SmartFusion2 SoC FPGA Libero - шырокапалосны дыяпазон і выхадСюжэт можна павялічыць для параўнання, звярніцеся да наступнага малюнка.Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны FIR-фільтр Libero - Шырокапалосны выхад
  6. Параўнайце сігнал памылкі (выхадны шырокапалосны сігнал) з уваходным шырокапалосным сігналам, глядзіце наступны малюнак. Вузкапалосны кампанент, які стварае перашкоды, ліквідаваны, і шырокапалосны сігнал захоўваецца ў сігнале памылкі.Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны FIR-фільтр Libero - шырокапалосны дыяпазон і выхад1
  7. Націсніце "Зачыніць", глядзіце наступны малюнак.Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero - Дыяпазон супраць шырокапалоснага выхаду
  8. Вы можаце капіяваць, захоўваць, экспартаваць і наладжваць старонку, а таксама канфігураваць налады друку для дыяграмы сігналу памылкі.
    Пстрыкніце правай кнопкай мышы графік сігналу памылкі.
  9. У кантэкстна-залежным усплывальным акне выберыце патрэбны параметр.
    Ён паказвае розныя варыянты, як паказана на наступным малюнку.
    Дадзеныя можна капіяваць, захоўваць і экспартаваць у дыяграму CSV для аналізу.
    Настройка старонкі, друк, паказ кропкавых значэнняў, маштабаванне і ўстаноўка маштабу па змаўчанні - гэта іншыя варыянты аналізу сігналу.Microsemi DG0441 SmartFusion2 SoC FPGA адаптыўны FIR фільтр Libero - сігнал памылкі
  10. Значэнні ўваходнага сігналу і сігналу памылкі могуць быць viewапублікаваны ў Тэксце Viewэр ўкладка. Націсніце Тэкст Viewer, а затым націсніце адпаведную View паказана на наступным малюнку.Microsemi DG0441 SmartFusion2 SoC FPGA адаптыўны FIR-фільтр Libero - тэкст ViewerНа наступным малюнку паказаны тэкст Viewer ўкладка, якая паказвае значэнні ўваходнага сігналу.Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero - Значэнні ўваходнага сігналу
  11. Каб захаваць уваходны сігнал у выглядзе тэксту file, пстрыкніце правай кнопкай мышы акно «Уваходны сігнал». Акно "Уваходны сігнал" адлюстроўвае розныя параметры, як паказана на наступным малюнку.
  12. Націсніце Захаваць. Выберыце OK, каб захаваць тэкст file.Microsemi DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero - Параметры захавання каэфіцыентаў
  13. Націсніце «Выхад», каб спыніць дэманстрацыю, глядзіце наступны малюнак.Адаптыўны FIR-фільтр Microsemi DG0441 SmartFusion2 SoC FPGA Libero - выхад з дэманстрацыі

2.8 Заключэнне
У гэтай дэманстрацыі змяшчаецца інфармацыя аб асаблівасцях прылады SmartFusion2, уключаючы матэматычныя блокі, і аб тым, як выкарыстоўваць IP-адрас Microsemi (CoreFIR і CoreFFT) або вузкапалоснае прыкладанне для адмены перашкод з дапамогай адаптыўных фільтраў. Гэтая дэманстрацыя на аснове адаптыўнага FIR-фільтра простая ў выкарыстанні і дае некалькі варыянтаў для разумення і ўкаранення фільтраў лічбавай апрацоўкі сігналу (DSP) на прыладзе SmartFusion2.

Дадатак: Укараненне SmartDesign

Адаптыўны фільтр FIR SmartDesign паказаны на наступным малюнку.

Microsemi DG0441 SmartFusion2 SoC FPGA адаптыўны FIR фільтр Libero - адаптыўны FIR фільтр SmartDesignMicrosemi DG0441 SmartFusion2 SoC FPGA Адаптыўны фільтр FIR Libero - MS_FIR_TOP Smart Design

У наступнай табліцы паказаны блокі SmartDesign у фільтры Adaptive FIR.

Табліца 4 • Дэманстрацыя адаптыўнага FIR-фільтра, блокі разумнага дызайну і апісанне

S.No  Назва блока Апісанне
1 Адаптыўны_FIR FIR_FILTER_0 - гэта кампанент, згенераваны System Builder, у якім MMUART настроены на апрацоўку сувязі паміж галоўным ПК і логікай сеткі. Каб стварыць кампанент System Builder, звярніцеся да Кіраўніцтва карыстальніка SmartFusion2 System Builder.
2 DATAHANDLE_FSM Логіка кіравання для адпраўкі/атрымання даных паміж MSS і буферамі даных
3 FILTERCONTROL_FSM Логіка кіравання для генерацыі сігналаў кіравання для аперацый FIR і FFT
4 LMS_FIR_TOP SmartDesign
5 INPUT_Буфер Буфер дадзеных уваходнага сігналу FIR
OUTPUT_Buffer Буфер выхаднога сігналу FIR
FFT_Im_Buffer БПФ выхадны буфер уяўных даных
FFT_Re_Buffer БПФ выхадны буфер рэальных дадзеных
6 АРЕФТ КАРЭФФТ

У наступнай табліцы паказаны блокі SmartDesign у LMS_FIR_TOP.
Табліца 5 • Блокі разумнага дызайну LMS_FIR_TOP і апісанне

S.No  Назва блока Апісанне
1 LMS_ALGO Алгарытм LMS, рэалізаваны ў RTL для вылічэння памылак, папраўчага каэфіцыента і каэфіцыентаў фільтрацыі.
2 LMS_CONTROL_FSM FSM, рэалізаваны ў RTL для кіравання блокам LMS_ALGO
3 КАРЭФІР COREFIR IP

Дадатак: Рэзюмэ выкарыстання рэсурсаў

У наступнай табліцы паказана зводка выкарыстання дэманстрацыйных рэсурсаў фільтра Adaptive FIR.
Прылада: прылада SmartFusion2
Матэлька: M2S010
Пакет: 484 FBGA

Табліца 6 • Рэзюмэ выкарыстання дэма-рэсурсаў адаптыўнага фільтра FIR

Тып Б / у  Усяго  Працэнтtage
4LUT 2834 12084 23.45
ДФФ 2827 12084 23.39
Аператыўная памяць 64x18 0 22 0
RAM1Kx18 11 21 52.38
МАКК 13 22 59.09

У наступнай табліцы паказана зводка аб выкарыстанні рэсурсаў фільтра Adaptive FIR.
Прылада: прылада SmartFusion2
Плашка: M2S090TS
Пакет: 484 FBGA

Табліца 7 • Рэзюмэ выкарыстання дэма-рэсурсаў адаптыўнага фільтра FIR

Тып Б / у  Усяго  Працэнтtage
4LUT 2833 86184 3.29
ДФФ 2827 86184 3.28
Аператыўная памяць 64x18 0 112 0
RAM1K18 11 109 10.09
МАКК 13 84 15.48

У наступнай табліцы паказаны зводныя звесткі аб выкарыстанні блокаў MACC.

Табліца 8 • Рэзюмэ выкарыстання блокаў MACC

CoreFIR CoreFFT LMS_ALGO Усяго
8 04 1 13

Лагатып Microsemi

Карпаратыўны штаб-кватэра Microsemi
One Enterprise, Аліса Вьехо,
CA 92656 ЗША
У межах ЗША: +1 800-713-4113
За межамі ЗША: +1 949-380-6100
Факс: +1 949-215-4996
электронная пошта: sales.support@microsemi.com
www.microsemi.com
© 2017 Microsemi Corporation. Усе правы ахоўваюцца. Microsemi і лагатып Microsemi з'яўляюцца гандлёвымі маркамі Microsemi Corporation. Усе іншыя гандлёвыя маркі і знакі абслугоўвання з'яўляюцца ўласнасцю іх адпаведных уладальнікаў.

Дакументы / Рэсурсы

Microsemi DG0441 SmartFusion2 SoC FPGA адаптыўны FIR фільтр Libero [pdfКіраўніцтва карыстальніка
DG0441 SmartFusion2 SoC FPGA адаптыўны FIR фільтр Libero, DG0441, SmartFusion2 SoC FPGA адаптыўны FIR фільтр Libero, FIR фільтр Libero

Спасылкі

Падобныя паведамленні

Пакінуць каментар

Ваш электронны адрас не будзе апублікаваны. Абавязковыя для запаўнення палі пазначаны *