GOWIN FPGA Lijneya Pêşkeftinê Bernamesazkirina RISCV

Copyright © 2022 Guangdong Gowin Semiconductor Corporation. Hemû maf parastî ne.
Nîşanek bazirganî ya Guangdong Gowin Semiconductor Corporation e û li Chinaîn, Ofîsa Patent û Bazirganî ya Dewletên Yekbûyî, û welatên din hatî tomar kirin. Hemî peyv û logoyên din ên ku wekî tîcarî an nîşaneyên karûbar têne nasîn milkê xwediyên wan ên têkildar in. Nabe ku tu beşek ji vê belgeyê bi rengekî an bi her nîşanek, elektronîkî, mekanîkî, fotokopî, tomarkirinê an wekî din, bêyî destûra nivîskî ya pêşîn a GOWINSEMI were hilberandin an veguheztin.

Disclaimer
GOWINSEMI tu berpirsiyarî nagire û tu garantî nade (an eşkere an jî têgihîştî) û ne berpirsiyar e ji zirarên ku ji ber karanîna materyal an milkê rewşenbîrî digihîje hardware, nermalavê, daneyan an milkê we, ji bilî ku di Merc û Mercên GOWINSEMI de hatine destnîşan kirin. of Sale. Hemî agahdariya di vê belgeyê de divê wekî pêşîn were hesibandin. GOWINSEMI dikare di her kêliyê de bêyî agahiyek pêşîn guhertinan li vê belgeyê bike. Her kesê ku xwe dispêre vê belgeyê divê ji bo belgekirin û xeletiya heyî bi GOWINSEMI re têkilî daynin.

Dîroka Revision

Rojek	Awa	Terîf
04	1.0E	Guhertoya destpêkê hate weşandin.
11	1.1E	Nermalava AndeSight RDS v311 hate nûve kirin. Sêwirana referansê hate nûve kirin. Danasîna dakêşana encamên berhevkirina projeya binavkirî bi navgîniya SPI Flash ve hatî nûve kirin.

Pêşkêş

AE250 Destpêk

AE250 pergala RISC-V MCU ya 32-bit e; avahiya wê di jimar 1-1 de tê nîşandan.

Figure 1-1 AE250 Structure Diagram

Li ser bingeha panela pêşkeftinê ya Gowin FPGA, pergala pêşkeftin û xeletkirina RISC-V AE250 MCU di Figure 1-2 de tê xuyang kirin.

Xiflteya 1-2 Diagrama Struktura Pergalê Pêşketin û Debugging

Çîpa FPGA ya li ser panela pêşkeftinê wekî AE250 MCU bi karanîna Gowin Programmer di PC-yê de tê mîheng kirin, piştî ku Kabloya Debug ve girêdayî ye, hûn dikarin bi nermalava AndeSight RDS v311 ve pêşkeftina bernameya pêvekirî û debugkirinê pêk bînin.

Amadekariyên

Berî ku Gowin FPGA û AE250 ji bo pêşkeftin û debuggkirinê bikar bînin, pêdivî ye ku amûrên jêrîn werin amadekirin:

1. Gowin GW2A rêzika pêşkeftina FPGA.
2. Pakêta sazkirinê ya Gowin Nermalava ji bo mîhengkirin û dakêşana çîpê FPGA.
3. Pakêta sazkirinê ya AndeSight RDS v311 ji bo pêşvebirin û rakirina bernameya pêvekirî.
4. Kabloya Debug ji bo dakêşandin û verastkirina bernameya pêvekirî tê bikar anîn, û xwerû AICE-MINI+ e; bikarhêner hewce ne ku wê bi xwe bikirin.

Not! 

1. Ger hewce bike ku bi navgîniya UART agahiyê derxe, kabloyek UART-a USB-yê hewce ye.
2. Pêdiviyên din ên ku werin bikar anîn hewce ne.

Pêngavên Pêşveçûn û Debugging

Pêngavên bingehîn ji bo pêşkeftin û rakirina RISC-V AE250 MCU li ser bingeha panela pêşkeftinê ya GW2A-55C wiha ne:

1. Nermalava saz bikin: Nermalava Gowin ji bo mîhengkirin û çêkirina sêwirana AE250 RTL û hilberîna Bitstream tê bikar anîn. file ya sêwiranê; Nermalava AndeSight RDS v311 ji bo pêşdebirin û rakirina bernameyên pêvekirî tê bikar anîn; nermalavên din û ajokarên ji bo xeletkirinê jî hewce ne.
2. Kabloya dabînkirina hêzê û dakêşana panela pêşkeftinê mîheng bikin. The Bitstream file ya AE250_chip bi karanîna Gowin Programmer li ser çîpa FPGA-ya li ser panela pêşkeftinê tê dakêşandin, û AE250 li ser panela pêşkeftinê dixebite.
3. Nermalava RDS-ê vekin da ku projeyek nû ya pêvekirî biafirînin an projeyek heyî ji bo kodkirin, berhevkirin û karûbarên din vekin. Kabloya Debugê ya ku ji bo debugkirina AE250 tê bikar anîn girêdin, encama berhevkirina projeyê bi bîranîna rêwerzê (ILM) ya di AE250 de dakêşin û dest bi xeletkirina li ser çîpê bikin.
4. Di dema debugkirinê de, hûn dikarin kabloya UART-a USB-ê bikar bînin da ku pêwendiya UART-ê ya AE250 bi PC-yê ve girêbidin, termînala serial-ya çêkirî ya di RDS-ê de bikar bînin da ku karûbarên têketin û derketinê bixebitin. Hûn dikarin GPIO-ê bikar bînin ku ji bo operasyonên têketin / derketinê bi nîşankerên LED, bişkok, an pinên derveyî ve girêbidin; I2C, SPI, Ethernet, û dorhêlên din jî dikarin werin hilbijartin ku bikar bînin.
5. AE250 dikare bi navgîniya SPI ve bi Flash-ê ve girêbide, encama berhevkirina bernameya pêvekirî bi Flash-ê bi karanîna Gowin Programmer dakêşîne; dema ku çîp tê vekêşandin, AE250 dê bixweber bernameya binavkirî di SPI Flash-ê de bixwîne û dest pê bike. Hûn dikarin Flash-a ku FPGA Bitstream hildide ji nû ve bikar bînin; hinek dikarin bitstreamê FPGA hilînin, û yên din jî dikarin encamên berhevkirina bernameyên pêvekirî hilînin. Ev rêbazek pratîk û aborî ye.
   Hûn dikarin beşa 2 Talîmatên Têkiliya Kabloya Debug, beşa bibînin
   3 Talîmatên ji bo RDS, û beşa 4 Sêwirana Referansê ji bo gavên berfireh bikar bînin.

Talîmatên Têkiliya Kabloya Debug

RDS + AE250 ji hêla xwerû kabloya debugkirinê ya AICE-MINI+ bikar tîne; derve di jimar 2-1 de li milê çepê, û di jimar 2-1 de pîne li rastê têne xuyang kirin. Ew pêwendiyek 12-pin e. Divê were zanîn ku pin 1 di wêneyê de vala ye. Dema ku kablo rast were girêdan û RDS vebe, ronahiya LED-a sor a ku di wêneyê de bi qutiya zer hatî nîşankirin dê derkeve.
Wêne 2-1 AICE-MINI+ Kabloya Debug û Pînên wê

Danasîna pin a kabloya debugkirinê ya AICE-MINI+ wekî ku di Tabloya 2-1 de tê xuyang kirin e. Divê were zanîn ku Pin 1 wekî No Têkilî (NC) tê pênase kirin, ku bi ya vala re têkildar e. Pêdivî ye ku VREF pêvekek hêza 3.3V ve girêbide, û GND tenê pêdivî ye ku pin 3 an pin 5 girêde.

Tabloya 2-1 AICE-MINI+ Debug Cable Pin Pênase

Hejmara Pînê	AICE-MINI+ Debug Cable Pin
1	NC
2	TSRST_N
3	GND
4	TTMS
5	GND
6	TCK
7	VREF
8	NC
9	NC
10	TTRST_N
11	TTDO
12	TTDI

Talîmatên ji bo RDS bikar bînin

Sazkirina RDS

Pakêta sazkirinê vekin û têkevin Windows/Disk1; du caran bikirtînin setup.exe da ku wê saz bikin. Di dema sazkirinê de mîhengên taybetî ne hewce ne. Di dema sazkirinê de, qutiyek diyalogê dê derkeve ku jê dipirse ka ajokar saz bike, ji kerema xwe erê hilbijêrin. Ji bo gavên sazkirinê, bibînin
AndeSight_RDS_v3.2_Installation_Guide_UM207_V1.0.pdf, ku dikare di pakêta sazkirinê de were dîtin.

1.  Dema ku rêça sazkirinê û riya cîhê xebatê destnîşan bikin, tîpên çînî an cîh negirin, an jî ew ê xeletiyek dema xebitandinê bistîne.
2. Guhertoya heyî ya RDS-ê ji hêla xwerû ve Kabloya AICE-MINI+ piştgirî dike.
3. Bernamesaz GOWIN dibe ku piştî sazkirina RDS-ê nikaribe bi panela pêşkeftinê ve girêbide, ku dikare bi ji nû ve sazkirina ajokera Gowin Programmer ve were rast kirin.
4. Ji bo jimareya rêz û sertîfîkayê files, ji kerema xwe têkilî Gowin Semiconductor Corp.

Projeyek Nû Biafirînin

Bikirtînin File > Nû > Proje > Projeya Andes C > Dû re li ser navbeynkariya RDS-ê da ku têkevin navbeynkariya veavakirinê ya Projeya Nû C, wekî ku di Figure 3-1 de tê xuyang kirin.

Wêne 3-1 Projeyek Nû Biafirîne

Ji bo projeya nû ya C, pêdivî ye ku pîvanên jêrîn werin mîheng kirin:

1. Navê projeyê
2. Cih: Cihê xwerû cîhê xebatê yê heyî ye.
3. Veavakirina Girêdanê li ser ICE-ê hatî danîn, ku destnîşan dike ku panela pêşkeftinê bi karanîna kabloya debugkirina ICE ve girêdayî ye. Ger emulator wekî platformek ceribandinê tê bikar anîn, ji kerema xwe SID hilbijêrin.
4. Ji bo Chip Profile, ADP-AE250-N25-GOWIN hilbijêre, ku li gorî Gowin FPGA-ê xweşbînkirî ye.
5. Tîpa Projeyê Projeyek Vala û Projeyek Hello World ANSI C dihewîne.
6. Ji bo Toolchains, nds32le-elf-mculib-v5m xwerû ye.
   Piştî afirandina projeyek nû, li Project Explorer-ê li ser navê projeyê bikirtînin rast-klîk bikin, ji pêşeka daketî Build Project hilbijêrin an jî li ser darika amûrê "" bikirtînin da ku projeyê berhev bikin û girêdin; Projeya Paqij ji pêşeka daketî hilbijêrin da ku proje paqij bikin.

Import and Export a Project

Li cîhê Project Explorer rast bikirtînin da ku "Import" an "Export" hilbijêrin, wekî ku di Figure 3-2 de tê xuyang kirin.

Figure 3-2 Import / Export Project

Bikirtînin "Import > Gişt > Projeya Heyî li cîhê xebatê" da ku projeyek îtxal bikin, û navber wekî ku di Figure 3-3 de tê xuyang kirin. Dema ku "Peldanka root hilbijêrin" hilbijêrin, projeyê di peldankê de derxînin; dema ku "Arşîva pelê Hilbijêre" hilbijêrin, projeyê di zip de derxînin.

Figure 3-3 Import Project

"Export…> Arşîv" hilbijêrin File” ji bo vekirina navrûya projeya hinardekirinê, wekî ku di Figure 3-4 de tê xuyang kirin. Piştî hilbijartina projeya ku were îxrackirin, formata berhevkirinê, riya hilanînê, hwd. hûn dikarin îxracatê temam bikin.

Wêne 3-4 Projeyek derxîne

Bernameyên Flash-ê dakêşin

AE250 destek dike ku ji Flash-ê dest pê dike, dûv re bernameya pêvekirî ji Flash-ê bi navbeynkariya SPI-yê dixwîne û di ILM-ê de hilîne, û dûv re bernameya pêvekirî tê darve kirin. Rêbaza pêşniyarkirî ev e ku meriv SPI Flash-ê ji nû ve bikar bîne ku FPGA Bitstream xilas dike; nîvê yekem ê Flash-ê bikar bînin da ku FPGA Bitstream-ê hilînin, û ya mayî jî ji bo hilanîna binaryê bikar bînin files yên bernameyên bicîbûyî de.

1. Di Gowin Software de jeneratorê bingehîn IP-yê vekin û pîvanên AE250 RTL bang bikin. SMU-ê du caran bikirtînin da ku pêwendiya SMU vekin û "System Reset Vector Default" li 0x80400000 saz bikin, wekî ku di Figure 3-5 de tê xuyang kirin. Cihê SPI Flash 0~0x400000 bi tevahî 4M byte wekî navnîşana hilanînê ya Bitstream destnîşan bikin; ji 0x400000 dest pê dike wekî navnîşana hilanînê ya binary tê bikar anîn files yên bernameyên bicîbûyî de.
   Figure 3-5 System Reset Vector Default
   
2. SPI1-ê du caran bikirtînin da ku pêwendiya SPI1 vekin, "Piştgiriya SPI1" kontrol bikin, û "Navnîşana Bingeha Cihê Nexşeya Bîra SPI1" li ser 0x80400000 saz bikin, wekî ku di Figure 3 6 de tê xuyang kirin.
   jimar 3-6 Veavakirina SPI1
   
3. Di astengiyên laşî yên sêwirana RTL de, pêwendiya SPI1 divê bi SPI Flash-ê ve were girêdan, û pêwendiya SPI1 divê li gorî tabloya jêrîn bi fizîkî were sînordar kirin. Ji bo çîpên FPGA yên cihêreng, cîhê navbeynkariya MSPI jî cûda ye, û pêdivî ye ku pêdivî bi rewşa taybetî re taybetî be.
   Table 3-1 SPI1 Interface Astengiyên Fîzîkî

   Navbera AE250 SPI1	Navrûya FPGA MSPI
   CSN	MCSN
   CLK	MCLK
   MISO	MSO
   MOSI	MSI

4. Navbera MSPI-yê wekî IO-ya birêkûpêk ji nû ve bikar bînin. Di pencereya "Pêvajoya" ya Gowin Software de, rast-klîk "Cih & Rê" bikirtînin, di menuya pop-up de "Pêvajo" hilbijêrin; tabloya "Pîn-armanca dualî" hilbijêrin, û "MSPI wekî IO-ya birêkûpêk bikar bînin" bikirtînin û "OK" bikirtînin da ku danîn û rêvekirinê biqedînin.
   Figure 3-7 Navrûya MSPI-ê ji bo IO-ya birêkûpêk saz bike
   
5. Mîhengên parametreya bernameya bicîbûyî biguherînin. Pêşîn, pîvanên bootloader-ê di skrîpta girêdanê de biguhezînin. Ji ber ku skrîpta girêdanê ya di bernameya pêvekirî ya AE250 de bixweber ji hêla SAG ve tê hilberandin file, divê di SAG-ê de were guherandin file. Ae250.sag vekin, BOOTLOADER-ê bibînin û wê li gorî nirxa System Reset Vector Default di sêwirana RTL de biguhezînin, wekî ku di Figure 3-8 de tê xuyang kirin. Piştre config.h biguherînin. Src/bsp/config/config.h vekin, û pênaseya makroyê bibînin
   "BUILD_MODE" û wê biguherînin "BUILD_BURN".
   Figure 3-8 ae250.sag bootloader Mîhengkirina Parametreyan
   

Not!

• • Pêdivî ye ku pîvan bi nirxa Vektora Vektora Vegerandina Pergalê ya Parametreya RTL re hevaheng be.
  • Mîhengên berhevkirinê biguherînin; li ser navê projeya pêvekirî rast bikirtînin, Mîhengên Avakirin hilbijêrin; Tabloya "Objcopy> Giştî" hilbijêre, û "Neçalak bike" hilbijêrî. (Derketinê bixweber çê nekin file.)

Bernameya pêvekirî ji nû ve berhev bikin da ku binary çêbike files ya projeya pêvekirî, û dakêşin files ji navnîşana SPI Flash 0x400000 re bi karanîna Gowin Programmer moda Flash C Bin ya derveyî.
Sêwirana RTL-ya guherîdî dîsa sentez bikin û bi cîh bikin û rêve bikin, û wê dakêşin navnîşana SPI Flash 0x000000 bi karanîna moda Gowin Programmer ya derveyî Flash-ê.

Li ser-çîpê Debug

Piştî berhevkirinê, encamên berhevkirina projeya pêvekirî ji bo debugkirina li ser-çîpê dikare li panela pêşkeftinê were dakêşandin.
Biguherîne config.h; src/bsp/config/config.h veke, û pênaseya makroyê BUILD_MODE bibîne; wê biguherîne BUILD_LOAD, û bernameya pêvekirî ji nû ve berhev bike.
Li Project Explorer-ê li ser navê projeyê rast-klîk bikin, û ji pêşeka daketî "Debug as> Bernameya MCU" hilbijêrin. Ji bo cara yekem, , qutiyek diyalogê dê ji bo danîna "Vesazkirina Debug", wekî ku di Figure 3-9 de tê xuyang kirin derkeve.

Figure 3-9 Veavakirinên Debug

Di tabloya "Destpêk" de, vebijarka "Reset and Hold" kontrol bikin da ku bernameyê berî pêkanîna fermana yekem rawestîne. Barkirinê di qutiya parametreyê ya li jêr vê vebijarkê de binivîsin da ku encamên berhevkirina projeya pêvekirî li ILM-ê dakêşin berî xeletiya li ser-çîpê.
Di "Vebijarkên Demjimêra Demjimêra" de, "Niqteya veqetandinê li Set" kontrol bikin. Etîketek, wekî sereke di qutiya têketinê de binivîse. Ew dikare di destpêka fonksiyona sereke de xalek veqetandinê destnîşan bike. "Resume" binihêrin, û ew ê piştî ku têkeve debugkirina li ser-çîpê rasterast dest bi xebata domdar bike.
Dema ku têkeve debugkirina li ser-çîpê, ew bixweber diçe debugê view û herêmek dê were xuyang kirin, wekî ku di jimar 3-10 de tê xuyang kirin. Ev herêm qada operasyonê ye ji bo debugkirina li ser-çîpê. Hin bişkokên kurtebirê ji bo debugkirinê di qutiya sor de têne xuyang kirin. Ji çepê ber bi rastê, ew tê wateya ji nû ve destpêkirina DEBUG, berdewamkirina xebitandinê, sekinandinê, bi dawîkirinê, veqetandinê, pêvajoyek veqetandî, gavê, gavê, vegerandina gavê, û moda gavavêtina talîmatê; di vê modê de, her carê ew rêwerzek risc - v re dimeşîne, wekî din her carê ew daxuyaniyek C dimeşîne.

Not!
Îkonên gewr tê vê wateyê ku ew di vê demê de ne berdest in.
Li ser hejmara rêzê ya di nivîsara kodê de du caran li çepê bikirtînin da ku zû xalên veqetînê destnîşan bikin an xalên veqetandinê betal bikin, û li nivîsara kodê rast bikirtînin da ku ji pêşeka pop-upê "run to line" hilbijêrin.

Figure 3-10 Destpêk Bişkokên Debug

Wêneyê 3-11 pencereyek daxuyaniyên civînê ye ku naveroka rêwerzên civînê di ILM de di wextê rast de têne xebitandin nîşan dide.

Wêneyê 3-11 Paceya Koda Telîmata Civînê

RDS Avakirî-li Bikaranîna Termînala Serial

Wêneyê 3-12 Termînala UART ya ku di navbeynkariya RDS de hatî çêkirin nîşan dide. Heke hûn hewce ne ku bikar bînin, bikirtînin "Pencere > Nîşan bide View > Terminal" di pêşeka jorîn de ji bo vekirina pencereya "Termînal"ê, û dûv re "termînalek veke" bikirtînin da ku termînalek serialek nû biafirînin. Piştî danîna hejmara portê (ku dikare bibe viewdi rêveberê hardware de), rêjeya baud û pîvanên din, bikirtînin "OK" da ku dest bi karanîna bikar bînin.

Figure 3-12 RDS Avakirin-li Termînala Serial

Ji bo hûragahiyan, li belgeyê binêrin
AndeSight_RDS_v3.1_User_Manual_UM170_V1.0.pdf, ku dikare di rêça belgeya pelrêça sazkirinê de were dîtin.

Reference Design

Koda Projeyê

The key files di şablona projeya pêvekirî ya AE250 de wiha ne:

1. src/bsp/ae250/ae250.h: Ev file pênasekirina demjimêra pergalê, pênasekirina qeyda derdor, pênase nexşeya navnîşana qeyda dorhêlê, û pênase jimareya çavkaniyê qut dike. Pênaseya demjimêrê divê bi veavakirina parametreyên AE250 re hevaheng be.
2. src/bsp/ae250/ae250.c: Fonksiyona reset_handler têketina destpêkirina bernameya pêvekirî ye. Di têketinê de, destpêkirina UART beriya ku fonksiyona sereke were darve kirin. Porta UART ya pêwîst tê hilbijartin û rêjeya baudê ya pêwîst li gorî veavakirina parametreyê AE250 tê mîheng kirin.
3. src/bsp/ae250/interrupt.c: Ev file danasîna fonksiyonên hilgirê navbirê ya AE250 e
4. src/bsp/config/config.h: Ev file pênaseya makro ya ku rêbaza berhevkirinê kontrol dike dihewîne. #define BUILD_MODE dikare wekî BUILD_LOAD an BUILD_BURN were pênase kirin. BUILD_LOAD tê vê wateyê ku bername rasterast di ILM-ê de tê barkirin, û ew bi gelemperî dema ku xeletiyê dike tê bikar anîn. BUILD_BURN tê vê wateyê ku bername li SPI Flash-ê tê dakêşandin, û bername piştî pêvekirinê pêşî ji SPI Flash-ê ji ILM-ê re tê xwendin, û dûv re jî dimeşîne, ku ji bo berdana bernameyê veguherî ye.
5. Destpêk.S: Destpêk file bi zimanê meclîsê hatiye nivîsandin.
6. src/bsp/loader.c: bootloader file, ku ji bo destpêkirina ji SPI Flash tê bikar anîn.
7. ae250.sag: Sag skrîpta formata belavkirin û berhevkirinê ye. Ew ji bo afirandina skrîpta girêdanê tê bikar anîn. Divê were zanîn ku pîvanên nexşeya bîranînê di ae250.sag de pêdivî ye ku bi yên di AE250 re hevaheng bin.
8. src/bsp/driver: Ev peldank du peldankan dihewîne, ae250 koda ajokerê AE250 e, navgîniya bangê ya fonksiyonên ajokerê jî tê de ye.
9. src/bsp/lib: Di nav de du hene files. Di printf.c de, forma subfunctionê di pirtûkxaneya standard C de ji nû ve tê pênase kirin da ku agahdariya printf bi navgîniya UART derxe. Di read.c de, fonksiyonek hêsan heye ku agahdariya têketinê bi navgîniya UART bixwînin.

Reference Design

Piştî sazkirinê, çend sêwiranên referansa bingehîn dikarin di peldanka demo ya pelrêça sazkirinê de an di zipa sêwirana referansê de li website; sêwirana referansê dikare ji bo ceribandin, verastkirin û ji nû ve pêşvebirinê bi riya importkirinê di RDS-ê de were barkirin. Sêwiranên referansê wiha têne destnîşan kirin:

1. ae250_demo: Ketina/derketina UART û derketina GPIO ya AE250 nîşan dide.
2. ae250_plic: Bersiva kontrolkera navberê li ser astengiyan nîşan dide, û xwenîşandana demjimêra makîneyê û demjimêra pit peyda dike.
3. ae250_freertos: Nîşan dide ku portên AE250 bi hev ve girêdayî ne
   Pergala xebitandinê ya di dema rast de bernameya xebitandinê ya pir-mijara FreeRTOS.
4. ae250_ucosiii: Nîşan dide ku portên AE250 pergala xebitandinê ya rast-demê uC/OS-III bernameya xebitandinê ya pir-têlan vekiriye.

Belge / Çavkanî

GOWIN FPGA Lijneya Pêşkeftinê Bernamesazkirina RISCV [pdf] Rehbera bikaranînê Lijneya Pêşveçûna FPGA Bernamekirina RISCV, Lijneya Bernameya RISCV, Pêşveçûna FPGA Bernamesazkirina RISCV, Bernameya RISCV, Lijneya RISCV

Çavkanî

• Manual Bikarhêner