Intel AN-963 MAX 10 Hitless

Intel® MAX® 10 DD Feature Options Devices Hitless Update ការណែនាំអំពីការអនុវត្ត

សេចក្តីផ្តើម

ឧបករណ៍ Intel® MAX® 10 ផ្តល់ជូននូវមុខងារអាប់ដេតដែលមិនមានផលប៉ះពាល់ ដែលផ្តល់ឱ្យអ្នកនូវសមត្ថភាព និងភាពបត់បែនក្នុងការគ្រប់គ្រងស្ថានភាពនៃម្ជុល I/O កំឡុងពេលអាប់ដេតរូបភាពពន្លឺខាងក្នុង និងការកំណត់រចនាសម្ព័ន្ធឧបករណ៍ Intel MAX 10 ឡើងវិញ។ ម្ជុល I/O ទាំងអស់អាចរក្សាលំនឹងដោយគ្មានការរំខានណាមួយក្នុងដំណើរការអាប់ដេតដែលគ្មានការរំខាន។ លក្ខណៈពិសេសនេះក៏អនុញ្ញាតឱ្យឧបករណ៍ Intel MAX 10 មានឥរិយាបទជាឧបករណ៍បញ្ជាប្រព័ន្ធនៅពេលត្រួតពិនិត្យ និងគ្រប់គ្រងសញ្ញាសំខាន់ៗដោយមិនមានការរំខាន។
ឧបករណ៍ Intel MAX 10 ដែលមានជម្រើសមុខងារ DD ផ្តល់នូវការបន្ថែមនៃការអាប់ដេតដែលមិនធ្លាប់មានជាមួយនឹង JTAG ចំណុចប្រទាក់បន្ថែមលើការប្រើប្រាស់ខាងក្រៅ JTAG ម្ជុល។ ដើម្បីគាំទ្រផ្ទៃក្នុង JTAG ចំណុចប្រទាក់ hitless ធ្វើឱ្យទាន់សម័យ, ឥរិយាបថរបស់ nSTATUS, nCONFIG, និងឥរិយាបថម្ជុល CONF_DONE ត្រូវបានកែប្រែពីដែលអាចគ្រប់គ្រងបាន និងអាចសង្កេតបានទៅជាអាចសង្កេតបាន។
គោលការណ៍ណែនាំទាំងនេះជួយអ្នកឱ្យអនុវត្តការអាប់ដេតដែលមិនចេះចប់ដោយប្រើប្រាស់ខាងក្នុង JTAG ចំណុចប្រទាក់។
មុខងារនេះត្រូវបានគាំទ្រដោយឧបករណ៍ Intel MAX 10 ដែលមានជម្រើសមុខងារ DD ប៉ុណ្ណោះ។ សម្រាប់​ការអាប់ដេត​ឥត​បានការ​ដោយ​ប្រើ​ខាងក្រៅ JTAG ម្ជុល យោងទៅ AN 904: Intel MAX 10 Hitless ការណែនាំអំពីការអនុវត្តការធ្វើបច្ចុប្បន្នភាព។

ព័ត៌មានពាក់ព័ន្ធ

• AN 904៖ ការណែនាំអំពីការអនុវត្តការធ្វើបច្ចុប្បន្នភាព Intel MAX 10 Hitless
  ផ្តល់គោលការណ៍ណែនាំការអនុវត្តបច្ចុប្បន្នភាពដែលមិនចេះចប់ដោយប្រើប្រាស់ខាងក្រៅ JTAG ម្ជុល។
• ឧបករណ៍ Intel MAX 10 FPGA បានបញ្ចប់view
  ផ្តល់ព័ត៌មានការបញ្ជាទិញឧបករណ៍ Intel MAX 10 ។

Hitless Update ដោយប្រើ Internal JTAG ចំណុចប្រទាក់

បង្កើតការរចនាអ្នកប្រើប្រាស់ Intel Quartus® Prime ដែលបើកដំណើរការខាងក្នុង JTAG ចំណុចប្រទាក់ដោយរួមបញ្ចូល JTAG អាតូម WYSIWYG ។ ទាំងបួន JTAG សញ្ញា (TCK, TDI, TMS, និង TDO) នៅក្នុង JTAG អាតូម WYSIWYG ត្រូវតែបញ្ចោញចេញ ដើម្បីធានាថា JTAG ចំណុចប្រទាក់នៃឧបករណ៍ Intel MAX 10 ដំណើរការបានត្រឹមត្រូវ។ មុនពេលអាប់ដេតឥតឈប់ឈរ ការរចនាអ្នកប្រើប្រាស់ដំបូងត្រូវតែរៀបចំកម្មវិធី CFM ជាមួយនឹងរូបភាពកម្មវិធីតាមរយៈក្រណាត់ស្នូល FPGA ហើយជំរុញ I/Os ទាំងអស់ទៅស្ថានភាពដែលចង់បាន។ ការកំណត់រចនាសម្ព័ន្ធឡើងវិញត្រូវបានបង្កឡើងដោយប្រើតក្កវិជ្ជាអ្នកប្រើប្រាស់ជាមួយនឹងការកំណត់រចនាសម្ព័ន្ធពីរ Intel FPGA IP ។
ព័ត៌មានពាក់ព័ន្ធ
ហាងរចនា៖ Intel MAX 10 JTAG ដោះសោសុវត្ថិភាព

សាជីវកម្ម Intel ។ រក្សា​រ​សិទ្ធ​គ្រប់យ៉ាង។ Intel, និមិត្តសញ្ញា Intel និងសញ្ញា Intel ផ្សេងទៀតគឺជាពាណិជ្ជសញ្ញារបស់ Intel Corporation ឬក្រុមហ៊ុនបុត្រសម្ព័ន្ធរបស់ខ្លួន។ Intel ធានាការអនុវត្តផលិតផល FPGA និង semiconductor របស់ខ្លួនទៅនឹងលក្ខណៈបច្ចេកទេសបច្ចុប្បន្នស្របតាមការធានាស្តង់ដាររបស់ Intel ប៉ុន្តែរក្សាសិទ្ធិក្នុងការផ្លាស់ប្តូរផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។ Intel សន្មត់ថាគ្មានទំនួលខុសត្រូវ ឬទំនួលខុសត្រូវដែលកើតចេញពីកម្មវិធី ឬការប្រើប្រាស់ព័ត៌មាន ផលិតផល ឬសេវាកម្មណាមួយដែលបានពិពណ៌នានៅទីនេះ លើកលែងតែមានការយល់ព្រមជាលាយលក្ខណ៍អក្សរដោយ Intel ។ អតិថិជនរបស់ Intel ត្រូវបានណែនាំឱ្យទទួលបានកំណែចុងក្រោយបំផុតនៃការបញ្ជាក់ឧបករណ៍ មុនពេលពឹងផ្អែកលើព័ត៌មានដែលបានបោះពុម្ពផ្សាយណាមួយ និងមុនពេលធ្វើការបញ្ជាទិញផលិតផល ឬសេវាកម្ម។
*ឈ្មោះ និងម៉ាកផ្សេងទៀតអាចត្រូវបានទាមទារជាកម្មសិទ្ធិរបស់អ្នកដទៃ។

Stages នៃ Intel MAX 10 Hitless Update ដោយប្រើ Internal JTAG ចំណុចប្រទាក់

នៅកម្រិតខ្ពស់ លំហូរនៃការអនុវត្តសម្រាប់ Intel MAX 10 អាប់ដេតមិនដំណើរការដោយប្រើផ្ទៃក្នុង
JTAG ចំណុចប្រទាក់អាចត្រូវបានបែងចែកជាប្រាំtages:

• Stage 1៖ អាប់ដេតប្រព័ន្ធពីចម្ងាយ (RSU)។ ឧបករណ៍ Intel MAX 10 ត្រូវបានសរសេរកម្មវិធីជាមួយរូបភាព RSU ហើយបញ្ចូលរបៀបអ្នកប្រើប្រាស់។ ពន្លឺខាងក្នុងឧបករណ៍ Intel MAX 10 (CFM និង UFM) ត្រូវបានធ្វើបច្ចុប្បន្នភាពពីចម្ងាយជាមួយនឹងរូបភាពកម្មវិធីថ្មី ខណៈដែលការរចនានៅតែដំណើរការ។
• Stage 2: I/O clamp តាមរយៈការស្កេនព្រំដែន។ ស្ថានភាព I/O ត្រូវបានតំឡើងដោយផ្អែកលើស្ថានភាព I/O ពេលវេលាជាក់ស្តែងampling ឬដោយការផ្លាស់ប្តូរទិន្នន័យស្កេនព្រំដែនដែលបានកំណត់ជាមុនដោយប្រើខាងក្នុង JTAG ចំណុចប្រទាក់ដើម្បីអនុវត្ត I/O clamp នៅរដ្ឋដែលចង់បាន។ អ្នកអាចរក្សាទុកការចុះបញ្ជីការរចនាសំខាន់ៗ ឬតម្លៃម៉ាស៊ីនរដ្ឋកំណត់ (FSM) និងតម្លៃរដ្ឋ I/O ដែលចង់បានទៅក្នុង UFM មុនពេលដំណើរការ Stagនិង ១០ ។
• Stage 3៖ ការកំណត់រចនាសម្ព័ន្ធខាងក្នុង។ I/Os នៅតែស្ថិតក្នុងស្ថានភាពដែលចង់បាន ខណៈពេលដែលការកំណត់ឡើងវិញកើតឡើងពី flash ខាងក្នុងចូលទៅក្នុង CRAM ។
• Stage 4: ការចាប់ផ្តើមឧបករណ៍។ បន្ទាប់​ពី​ការ​កំណត់​រចនា​សម្ព័ន្ធ​ខាង​ក្នុង​ត្រូវ​បាន​បញ្ចប់ I/Os ត្រូវ​បាន​បញ្ចេញ​បន្ទាប់​ពី​ចូល​ក្នុង​ទម្រង់​អ្នក​ប្រើ។ អ្នកអាចដកទិន្នន័យរដ្ឋ I/O ចុះឈ្មោះ ឬតម្លៃ FSM ដែលរក្សាទុកពីមុននៅក្នុងអង្គចងចាំពន្លឺរបស់អ្នកប្រើប្រាស់ បង្ខំឱ្យតក្កវិជ្ជារចនាអ្នកប្រើប្រាស់ទៅជាស្ថានភាពត្រឹមត្រូវដើម្បីបញ្ចេញតម្លៃ I/O ដែលចង់បានដូចគ្នាទៅនឹង clampនៅក្នុងរដ្ឋ ដើម្បីធានាថាគ្មានការរំខានដល់ប្រព័ន្ធ។
• Stage 5: ប្រតិបត្តិការអ្នកប្រើប្រាស់ធម្មតា។

រូបភាព 1. អេសtages នៃ Intel MAX 10 Hitless Update ដោយប្រើ Internal JTAG ចំណុចប្រទាក់

ផ្ទៃក្នុង JTAG លំហូរការអនុវត្តបច្ចុប្បន្នភាព Hitless

ដើម្បីអនុវត្តផ្ទៃក្នុង JTAG ការអាប់ដេតដោយឥតប្រយោជន៍ សូមអនុវត្តជំហានខាងក្រោមលើការរចនាអ្នកប្រើប្រាស់៖

1. ប្រតិបត្តិ SAMPLE/PreLOAD JTAG ការណែនាំដោយប្រើផ្ទៃក្នុង JTAG ចំណុចប្រទាក់ ផ្លាស់ប្តូរស្ថានភាព I/O ដែលចង់បាន ឬរក្សាស្ថានភាព I/O ដែលមានស្រាប់ពីការស្កេនព្រំដែន។
2. ប្រតិបត្តិ CLAMP ការណែនាំដោយប្រើផ្ទៃក្នុង JTAG ចំណុចប្រទាក់។
3. កំណត់រចនាសម្ព័ន្ធឡើងវិញដោយប្រើតក្កវិជ្ជាអ្នកប្រើប្រាស់ជាមួយនឹងការកំណត់រចនាសម្ព័ន្ធពីរ Intel FPGA IP ។
4. រង់ចាំសម្រាប់ការចាប់ផ្តើមឧបករណ៍ និងការកំណត់រចនាសម្ព័ន្ធខាងក្នុង (សូមមើលតារាងពេលវេលាកំណត់រចនាសម្ព័ន្ធខាងក្នុងសម្រាប់ឧបករណ៍ Intel (មិនបានបង្ហាប់ .rbf) និងពេលវេលាកំណត់រចនាសម្ព័ន្ធខាងក្នុងសម្រាប់ឧបករណ៍ Intel (បង្ហាប់ .rbf) តារាងនៅក្នុងតារាងទិន្នន័យឧបករណ៍ Intel FPGA សម្រាប់ពេលវេលាកំណត់រចនាសម្ព័ន្ធខាងក្នុង)។
5. បន្ទាប់ពីបញ្ចូលរបៀបអ្នកប្រើប្រាស់ អ្នកត្រូវបានណែនាំអោយអនុវត្ត JTAG ប៉ះ កំណត់ឡើងវិញ ដើម្បីបញ្ចេញ I/O clamp. ម្យ៉ាងវិញទៀត អ្នកអាចប្រតិបត្តិការណែនាំ BYPASS ដោយប្រើខាងក្នុង JTAG ចំណុចប្រទាក់ដើម្បីបញ្ចេញ I/O clamp.

ព័ត៌មានពាក់ព័ន្ធ

• ការណែនាំអំពីការកំណត់រចនាសម្ព័ន្ធ Intel MAX 10 FPGA
• សំណុំទិន្នន័យឧបករណ៍ Intel MAX 10 FPGA

ផ្ទៃក្នុង JTAG ការធ្វើបច្ចុប្បន្នភាព Hitless ដោយប្រើ Remote System Update Design Example

អ្នកអាចប្រើប្រាស់ដំណោះស្រាយ Intel MAX 10 remote system update (RSU) ដើម្បីអនុវត្តផ្ទៃក្នុង JTAG អាប់ដេតគ្មានការរំខាន។ នៅលើកំពូលនៅលើ Intel MAX 10 RSU reference design exampដូច្នេះ អ្នក​ត្រូវ​បាន​តម្រូវ​ឱ្យ​បន្ថែម​តក្កវិជ្ជា​អ្នក​ប្រើ​ដែល​តភ្ជាប់​ទៅ​ខាងក្នុង JTAG ចំណុចប្រទាក់ដើម្បីគាំទ្រដល់ការអាប់ដេតឥតឈប់ឈរ។

រូបភាពទី 2. Intel MAX 10 RSU Reference Design Diagram with User Logic for Internal JTAG អាប់ដេតគ្មានការរំខាន

ចំណាំ៖ អ្នក​ត្រូវ​រៀបចំ​តក្កវិជ្ជា​អ្នក​ប្រើ​ផ្ទាល់​របស់​អ្នក​សម្រាប់​ការ​អាប់ដេត​ឥត​បានការ។

លំហូរការរចនាដែលបានណែនាំមានដូចខាងក្រោម៖

1. បើកថាមពលឧបករណ៍ Intel MAX 10 កំណត់រចនាសម្ព័ន្ធឧបករណ៍ជាមួយនឹងការរចនាអាប់ដេតប្រព័ន្ធពីចម្ងាយ ហើយនាំឧបករណ៍ទៅជាទម្រង់អ្នកប្រើប្រាស់។
2. ដំណើរការ Intel MAX 10 RSU ដើម្បីធ្វើបច្ចុប្បន្នភាពរូបភាពកម្មវិធីទៅក្នុង CFM1 ឬ CFM2 ដោយប្រើ On Chip Flash Intel FPGA IP ។
3. ជំរុញ I/Os ទាំងអស់ទៅស្ថានភាពដែលចង់បាន។
4. Nios® II គួរតែធ្វើអន្តរកម្មជាមួយតក្កវិជ្ជារបស់អ្នកប្រើចំពោះ clamp I/Os មុនពេលកំណត់រចនាសម្ព័ន្ធឡើងវិញ។ តក្កវិជ្ជាអ្នកប្រើប្រាស់ clamps I/Os ដោយប្រើខាងក្នុង JTAG ចំណុចប្រទាក់។
   ក. ប្រតិបត្តិ SAMPLE/PreLOAD JTAG ការណែនាំដើម្បីចាប់យកស្ថានភាពទិន្នផលទាំងអស់ចូលទៅក្នុងការកត់ត្រានៃខ្សែសង្វាក់ស្កេនព្រំដែន។
   ខ. ប្រតិបត្តិ CLAMP ការណែនាំដល់ clamp I/Os ទាំងអស់នៅក្នុងស្ថានភាពបច្ចុប្បន្នរបស់ពួកគេ។
   គ. Nios II អានស្ថានភាពបញ្ចប់ពីតក្កវិជ្ជារបស់អ្នកប្រើប្រាស់ បន្ទាប់មកចាប់ផ្តើមការកំណត់រចនាសម្ព័ន្ធឡើងវិញជាមួយ Dual Configuration Intel FPGA IP ។
   ឃ. រង់ចាំ​ការ​កំណត់​រចនាសម្ព័ន្ធ​ឡើងវិញ​ដើម្បី​បញ្ចប់។
   អ៊ី បន្ទាប់ពីបញ្ចូលរបៀបអ្នកប្រើប្រាស់ អ្នកត្រូវបានណែនាំអោយអនុវត្ត JTAG ប៉ះ កំណត់ឡើងវិញ ដើម្បីបញ្ចេញ I/O clamp. ម្យ៉ាងវិញទៀត អ្នកអាចប្រតិបត្តិការណែនាំ BYPASS ដោយប្រើខាងក្នុង JTAG ចំណុចប្រទាក់ដើម្បីបញ្ចេញ I/O clamp.
   ចំណាំ៖ ចTAG TAP RESET អាចត្រូវបានអនុវត្តដោយដាក់ឧបករណ៍បញ្ជាច្រកចូលសាកល្បង (TAP) នៅក្នុងស្ថានភាពកំណត់ឡើងវិញដោយជំរុញម្ជុល TDI និង TMS ឱ្យខ្ពស់ ហើយបិទបើកម្ជុល TCK យ៉ាងហោចណាស់ 5 វដ្តនាឡិកាមុនពេលចាប់ផ្តើម។
5. នៅចំណុចនេះ រូបភាពកម្មវិធីថ្មីត្រូវបានធ្វើបច្ចុប្បន្នភាព ហើយ I/O មិនមែនជា clamp. អ្នកអាចសង្កេតមើលឥរិយាបថ LED រចនា Intel MAX 10 RSU ដែលបង្ហាញពីរូបភាពផ្សេងគ្នាដែលបានផ្ទុកទៅក្នុងឧបករណ៍។

ព័ត៌មានពាក់ព័ន្ធ

• AN 741៖ ការដំឡើងប្រព័ន្ធពីចម្ងាយសម្រាប់ឧបករណ៍ Intel MAX 10 FPGA លើ UART ជាមួយនឹងប្រព័ន្ធដំណើរការ Nios II
• ការណែនាំអំពីការកំណត់រចនាសម្ព័ន្ធ Intel MAX 10 FPGA
• AN 904៖ ការណែនាំអំពីការអនុវត្តការធ្វើបច្ចុប្បន្នភាព Intel MAX 10 Hitless
  ផ្តល់គោលការណ៍ណែនាំការអនុវត្តបច្ចុប្បន្នភាពដែលមិនចេះចប់ដោយប្រើប្រាស់ខាងក្រៅ JTAG
  ម្ជុល។

JTAG សេចក្តីណែនាំ

តារាង 1. JTAG សេចក្តីណែនាំ

ឈ្មោះការណែនាំ	ការណែនាំគោលពីរ	ការពិពណ៌នា
SAMPLE/ PreLOAD	១២៣ ៤	អនុញ្ញាតឱ្យលំនាំទិន្នន័យដំបូងជាលទ្ធផលនៅម្ជុលឧបករណ៍។ អនុញ្ញាតឱ្យអ្នកចាប់យក និងពិនិត្យមើលរូបភាពនៃសញ្ញានៅម្ជុលឧបករណ៍ ប្រសិនបើឧបករណ៍កំពុងដំណើរការក្នុងរបៀបធម្មតា។
EXTEST	១២៣ ៤	បង្ខំលំនាំសាកល្បងនៅម្ជុលលទ្ធផល និងចាប់យកលទ្ធផលតេស្តនៅម្ជុលបញ្ចូល។ អនុញ្ញាត​ឱ្យ​អ្នក​សាកល្បង​ការ​តភ្ជាប់​គ្នា​រវាង​សៀគ្វី​ខាងក្រៅ និង​កម្រិត​ក្តារ។
បៃប៉ាស	៦៧ ៨	ដាក់ការចុះឈ្មោះផ្លូវវាង 1 ប៊ីតរវាងម្ជុល TDI និង TDO ។ អនុញ្ញាតឱ្យទិន្នន័យ BST ឆ្លងកាត់សមកាលកម្មតាមរយៈឧបករណ៍គោលដៅទៅកាន់ឧបករណ៍ដែលនៅជាប់គ្នាក្នុងអំឡុងពេលប្រតិបត្តិការឧបករណ៍ធម្មតា។
CLAMP	៦៧ ៨	ដាក់ការចុះឈ្មោះផ្លូវវាង 1 ប៊ីតរវាងម្ជុល TDI និង TDO ។ 1-bit bypass register ផ្ទុក I/O pins ទៅនឹងស្ថានភាពដែលកំណត់ដោយទិន្នន័យនៅក្នុង boundary-scan register។ អនុញ្ញាតឱ្យទិន្នន័យ BST ឆ្លងកាត់សមកាលកម្មតាមរយៈឧបករណ៍គោលដៅទៅកាន់ឧបករណ៍ដែលនៅជាប់គ្នា ប្រសិនបើឧបករណ៍កំពុងដំណើរការក្នុងរបៀបធម្មតា។

ព័ត៌មានពាក់ព័ន្ធ
Intel MAX 10 JTAG ការណែនាំអំពីការធ្វើតេស្ត Boundary-Scan
ផ្តល់សេចក្តីយោងទាំងស្រុងទៅ JTAG ការណែនាំដែលគាំទ្រដោយ Intel MAX
ឧបករណ៍ចំនួន ៥ ។

ប្រវត្តិនៃការកែប្រែឯកសារសម្រាប់ AN 963: ការណែនាំអំពីការអនុវត្តបច្ចុប្បន្នភាពរបស់ Intel MAX 10 Hitless ដោយប្រើ Internal JTAG ចំណុចប្រទាក់

កំណែឯកសារ	ការផ្លាស់ប្តូរ
2022.04.21	បានបន្ថែម CLAMP នៅក្នុង JTAG សេចក្តីណែនាំ តុ។
2022.01.07	ការចេញផ្សាយដំបូង។

ឯកសារ/ធនធាន

Intel AN-963 MAX 10 Hitless [pdf] ការណែនាំអ្នកប្រើប្រាស់ MAX 10 Hitless, MAX 10, Hitless, AN-963, 710498, AN-963 MAX 10 Hitless

ឯកសារយោង

• សៀវភៅណែនាំអ្នកប្រើប្រាស់