intel AN-963 MAX 10 Hitless

Intel® MAX® 10 DD Aparèy Opsyon Karakteristik Gid Enplemantasyon Mizajou San Hitless

Entwodiksyon

Aparèy Intel® MAX® 10 yo ofri karakteristik aktyalizasyon san frape, ki bay ou kapasite ak fleksibilite pou kontwole eta pin I/O yo pandan aktyalizasyon imaj flash entèn ak rekonfigurasyon yon aparèy Intel MAX 10. Tout broch I/O yo ka rete estab san okenn dezòd pandan tout pwosesis aktyalizasyon san frape. Karakteristik sa a pèmèt tou aparèy Intel MAX 10 la konpòte li kòm yon kontwolè sistèm lè w ap kontwole ak kontwole siyal enpòtan yo san entèripsyon.
Aparèy Intel MAX 10 ak opsyon karakteristik DD ofri yon ekstansyon aktyalizasyon san frape ak JTAG koòdone, anplis de itilize ekstèn JTAG broch. Pou sipòte entèn JTAG koòdone hitless aktyalizasyon, konpòtman an nan nSTATUS, nCONFIG, ak konpòtman PIN CONF_DONE yo chanje soti nan kontwole ak obsèvab nan obsèvab sèlman.
Gid sa yo ede w aplike aktyalizasyon hitless la lè l sèvi avèk JTAG koòdone.
Aparèy Intel MAX 10 ki gen opsyon karakteristik DD sipòte sèlman karakteristik sa a. Pou aktyalizasyon san frape lè l sèvi avèk ekstèn JTAG broch, al gade nan AN 904: Intel MAX 10 Hitless Update Implementation Guidelines.

Enfòmasyon ki gen rapò

• AN 904: Intel MAX 10 Hitless Mizajou Aplikasyon Gid
  Bay direktiv aplikasyon yo aktyalizasyon san frape lè l sèvi avèk ekstèn JTAG broch.
• Intel MAX 10 FPGA Aparèy souview
  Bay enfòmasyon sou kòmande aparèy Intel MAX 10 la.

Mizajou Hitless lè l sèvi avèk Internal JTAG Entèfas

Kreye yon konsepsyon itilizatè Intel Quartus® Prime ki pèmèt JTAG koòdone pa enkli JTAG WYSIWYG atòm. Tout kat JTAG siyal (TCK, TDI, TMS, ak TDO) nan JTAG WYSIWYG atòm bezwen yo dwe dirije deyò pou asire J entèn yoTAG entèfas nan aparèy Intel MAX 10 fonksyone kòrèkteman. Anvan aktyalizasyon san frape, konsepsyon itilizatè yo dwe premye pwograme CFM a ak imaj aplikasyon atravè twal debaz FPGA epi kondwi tout I/O nan eta a vle. Rekonfigirasyon deklanche lè l sèvi avèk lojik itilizatè ak Dual Configuration Intel FPGA IP.
Enfòmasyon ki gen rapò
Magazen konsepsyon: Intel MAX 10 JTAG Degaje an sekirite

Intel Corporation. Tout dwa rezève. Intel, logo Intel ak lòt mak Intel yo se mak komèsyal Intel Corporation oswa filiales li yo. Intel garanti pèfòmans pwodwi FPGA ak semi-conducteurs li yo selon espesifikasyon aktyèl yo an akò ak garanti estanda Intel a, men li rezève dwa pou fè chanjman nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman. Intel pa asime okenn responsablite oswa responsablite ki soti nan aplikasyon an oswa itilizasyon nenpòt enfòmasyon, pwodwi oswa sèvis ki dekri la a eksepte si Intel te dakò ekspreseman alekri. Yo konseye kliyan Intel yo pou yo jwenn dènye vèsyon espesifikasyon aparèy yo anvan yo konte sou nenpòt enfòmasyon ki pibliye epi anvan yo pase lòd pou pwodwi oswa sèvis yo.
*Yo ka reklame lòt non ak mak kòm pwopriyete lòt moun.

StagIntel MAX 10 Hitless Update lè l sèvi avèk Internal JTAG Entèfas

Nan yon nivo segondè, koule nan aplikasyon pou Intel MAX 10 aktyalizasyon hitless lè l sèvi avèk entèn yo
JTAG koòdone ka klase an senk stages:

• Stage 1: Mizajou sistèm adistans (RSU). Aparèy Intel MAX 10 pwograme ak imaj RSU epi antre nan mòd itilizatè. Aparèy Intel MAX 10 flash entèn (CFM ak UFM) se Lè sa a, mete ajou adistans ak nouvo imaj aplikasyon pandan y ap konsepsyon an toujou ap kouri.
• Stage 2: I/O clamp atravè eskanè fwontyè. Eta I/O konfigirasyon baze sou eta I/O an tan reyèlampling oswa lè w deplase nan done eskanè fwontyè predefini lè l sèvi avèk J entèn yoTAG koòdone pou fè I/O clamp nan eta a vle. Ou ka estoke rejis konsepsyon kritik oswa valè machin eta fini (FSM) ak valè eta I/O vle nan UFM la anvan ou fè S.tagak 2.
• Stage 3: Entèn konfigirasyon. I/O yo rete nan eta a vle pandan rekonfigirasyon an pran plas soti nan flash entèn la nan CRAM.
• Stage 4: Inisyalizasyon aparèy. Apre konfigirasyon entèn yo fini, I/O yo lage apre yo fin antre nan mòd itilizatè. Ou ka dechaje done eta I/O, anrejistre, oswa valè FSM ki te deja estoke nan memwa flash itilizatè a, fòse lojik konsepsyon itilizatè a nan yon eta kòrèk pou pwodiksyon menm valè I/O vle ak cl la.ampeta a, pou asire ke pa gen okenn dezòd nan sistèm nan.
• Stage 5: Operasyon itilizatè nòmal.

Figi 1. StagIntel MAX 10 Hitless Update lè l sèvi avèk Internal JTAG Entèfas

Entèn JTAG Hitless Mizajou Aplikasyon Flow

Pou aplike JTAG hitless aktyalizasyon, fè etap sa yo sou konsepsyon itilizatè a:

1. Egzekite SAMPLE/PRELOAD JTAG enstriksyon lè l sèvi avèk entèn JTAG koòdone, chanjman nan eta I/O vle a oswa kenbe eta I/O ki egziste deja soti nan eskanè fwontyè a.
2. Egzekite CLAMP enstriksyon lè l sèvi avèk entèn JTAG koòdone.
3. Deklanche rekonfigirasyon lè l sèvi avèk lojik itilizatè ak Dual Configuration Intel FPGA IP.
4. Rete tann pou inisyalizasyon aparèy ak konfigirasyon entèn (al gade nan Tan Konfigirasyon Entèn pou Aparèy Intel (Uncompressed .rbf) ak Tan Konfigirasyon Entèn pou Aparèy Intel (Konprese .rbf) nan Fichye done Aparèy Intel FPGA pou tan konfigirasyon entèn).
5. Apre w fin antre nan mòd itilizatè, yo rekòmande w fè JTAG TAP RESET pou libere I/O clamp. Altènativman, ou ka egzekite enstriksyon BYPASS lè l sèvi avèk J entènTAG koòdone pou lage I/O clamp.

Enfòmasyon ki gen rapò

• Intel MAX 10 FPGA Konfigirasyon Gid itilizatè
• Fichye done aparèy Intel MAX 10 FPGA

Entèn JTAG Mizajou Hitless lè l sèvi avèk Remote System Update Design Example

Ou ka itilize solisyon Intel MAX 10 aktyalizasyon sistèm elwaye (RSU) pou aplike JTAG hitless aktyalizasyon. Sou tèt sou konsepsyon referans Intel MAX 10 RSU eksample, ou oblije ajoute yon lojik itilizatè ki konekte ak J entènTAG koòdone pou sipòte aktyalizasyon hitless.

Figi 2. Dyagram blòk konsepsyon referans Intel MAX 10 RSU ak lojik itilizatè pou J entènTAG Mizajou Hitless

Remak: Ou bezwen prepare pwòp lojik itilizatè ou a pou aktyalizasyon san frape.

Koule konsepsyon rekòmande a se jan sa a:

1. Limen aparèy Intel MAX 10, konfigirasyon aparèy ak konsepsyon aktyalizasyon sistèm aleka, epi pote aparèy la nan mòd itilizatè.
2. Kouri Intel MAX 10 RSU pou mete ajou imaj aplikasyon an nan CFM1 oswa CFM2 lè l sèvi avèk On Chip Flash Intel FPGA IP.
3. Kondwi tout I/O nan eta vle a.
4. Nios® II ta dwe kominike avèk lojik itilizatè pou clamp I/Os anvan rekonfigirasyon. Lojik itilizatè a clamps I/O lè l sèvi avèk J entèn yoTAG koòdone.
   a. Egzekite SAMPLE/PRELOAD JTAG enstriksyon pou pran tout eta pwodiksyon an nan rejis kaptire chèn fwontyè-eskanè.
   b. Egzekite CLAMP enstriksyon pou clamp tout I/O nan eta aktyèl yo.
   c. Nios II li estati fini nan lojik itilizatè, Lè sa a, deklannche rekonfigirasyon ak Dual Configuration Intel FPGA IP.
   d. Tann pou rekonfigirasyon fini.
   e. Apre w fin antre nan mòd itilizatè, yo rekòmande w fè JTAG TAP RESET pou libere I/O clamp. Altènativman, ou ka egzekite enstriksyon BYPASS lè l sèvi avèk J entènTAG koòdone pou lage I/O clamp.
   Remak: JTAG TAP RESET ka fèt lè w mete kontwolè pò aksè tès la (TAP) nan eta reset nan kondwi TDI ak TMS broch yo wo epi aktive PIN TCK a pou omwen 5 sik revèy anvan inisyalizasyon.
5. Nan pwen sa a, nouvo imaj aplikasyon an mete ajou epi I/O pa clamp. Ou ka obsève konpòtman ki ap dirije konsepsyon Intel MAX 10 RSU ki endike diferan imaj ki chaje nan aparèy la.

Enfòmasyon ki gen rapò

• AN 741: Mizajou sistèm adistans pou aparèy Intel MAX 10 FPGA sou UART ak processeur Nios II
• Intel MAX 10 FPGA Konfigirasyon Gid itilizatè
• AN 904: Intel MAX 10 Hitless Mizajou Aplikasyon Gid
  Bay direktiv aplikasyon yo aktyalizasyon san frape lè l sèvi avèk ekstèn JTAG
  broch.

JTAG Enstriksyon yo

Tablo 1. JTAG Enstriksyon yo

Non Enstriksyon	Enstriksyon binè	Deskripsyon
SAMPLE/ PRELOAD	00 0000 0101	Pèmèt yon modèl done inisyal yo dwe yon pwodiksyon nan broch aparèy yo. Pèmèt ou pran ak egzamine yon snapshot de siyal nan broch aparèy yo si aparèy la ap opere nan mòd nòmal.
EXTEST	00 0000 1111	Fòs modèl tès la nan broch pwodiksyon yo epi pran rezilta tès yo nan broch opinyon yo. Pèmèt ou teste sikwi ekstèn yo ak entèrkonèksyon nan nivo tablo a.
BYPASS	111111 1111	Mete rejis kontoune 1-bit ant broch TDI ak TDO. Pèmèt done BST yo pase synchronously nan aparèy sib nan aparèy adjasan pandan operasyon aparèy nòmal.
CLAMP	000000 1010	Mete rejis kontoune 1-bit ant broch TDI ak TDO. Rejis kontoune 1-bit la kenbe broch I/O nan yon eta ki defini nan done ki nan rejis fwontyè-eskanè a. Pèmèt done BST yo pase synchrone nan aparèy sib yo nan aparèy adjasan si aparèy la ap opere nan mòd nòmal.

Enfòmasyon ki gen rapò
Intel MAX 10 JTAG Boundary-Scan tès pou itilizatè gid
Bay referans konplè sou JTAG enstriksyon Intel MAX sipòte
10 aparèy.

Istwa revizyon dokiman pou AN 963: Intel MAX 10 Hitless Mizajou Aplikasyon Gid lè l sèvi avèk J entènTAG Entèfas

Vèsyon dokiman an	Chanjman
2022.04.21	Te ajoute CLAMP nan la JTAG Enstriksyon yo tab.
2022.01.07	Premye lage.

Dokiman / Resous

intel AN-963 MAX 10 Hitless [pdfGid Itilizatè MAX 10 Hitless, MAX 10, Hitless, AN-963, 710498, AN-963 MAX 10 Hitless

Referans

• Manyèl itilizatè