intel MNL-AVABUSREF Avalon Interface User Manual

Isine ndhelikake

1 Antarmuka Avalon MNL-AVABUSREF

2 Dokumen / Sumber Daya

2.1 Referensi

3 Kiriman sing gegandhengan

Antarmuka Avalon MNL-AVABUSREF

View Fullscreen

Spesifikasi Antarmuka Avalon®
Dianyari kanggo Intel® Quartus® Prime Design Suite: 20.1

Versi Online Kirim Umpan Balik

MNL-AVABUSREF

ID: 683091 Versi: 2022.01.24

Isine

Isine
1. Pambuka Spesifikasi Antarmuka Avalon®…………………………………………………… 4 1.1. Properti lan Parameter Avalon ……………………………………………………………………………………. 5 1.2. Peran Sinyal ………………………………………………………………………………….5 1.3. Wektu Antarmuka ………………………………………………………………………… 5 1.4. Example: Antarmuka Avalon ing Desain Sistem …………………………………………………………. 5
2. Avalon Clock lan Reset Antarmuka………………………………………………………………. 8 2.1. Peran Sinyal Sink Jam Avalon………………………………………………………………………….. 8 2.2. Properti Clock Sink……………………………………………………………………………… 9 2.3. Antarmuka Jam Gegandhengan …………………………………………………………………9 2.4. Peran Sinyal Sumber Jam Avalon………………………………………………………………..9 2.5. Properti Sumber Jam………………………………………………………………………… 9 2.6. Reset Sink ……………………………………………………………………………………. 10 2.7. Reset Properti Antarmuka Sink…………………………………………………………………… 10 2.8. Antarmuka Reset Digandhengake …………………………………………………………………10 2.9. Reset Sumber………………………………………………………………………….10 2.10. Reset Properti Antarmuka Sumber……………………………………………………………….11
3. Antarmuka Avalon-Memori-Mapped………………………………………………………………………….12 3.1. Pambuka Antarmuka Avalon Memory-Mapped…………………………………………………… 12 3.2. Avalon Memory Mapped Interface Peran Sinyal……………………………………………………14 3.3. Properti Antarmuka …………………………………………………………………………….17 3.4. Wektu …………………………………………………………………………….20 3.5. Pindahan …………………………………………………………………………… 20 3.5.1. Transfer Wacan lan Tulis Biasane ……………………………………………………… 21 3.5.2. Transfer Nggunakake Properti WaitrequestAllowance ………………………………… 23 3.5.3. Maca lan Nulis Transfer nganggo Status Enteni Tetep ………………………………….. 26 3.5.4. Transfer Pipa………………………………………………………………………… 27 3.5.5. Transmisi Burst ………………………………………………………………… 30 3.5.6. Wangsulan Wacan lan Tulis……………………………………………………………… 34 3.6. Penyelarasan Alamat …………………………………………………………………………… 36 3.7. Alamat Agen Avalon-MM……………………………………………………………………36
4. Antarmuka Interrupt Avalon………………………………………………………………………… 38 4.1. Pangirim Interupsi ……………………………………………………………………………..38 4.1.1. Peran Sinyal Pangirim Interrupt Avalon………………………………………………….38 4.1.2. Properti Pangirim Interrupt………………………………………………………… 38 4.2. Panrima Interupsi…………………………………………………………………………39 4.2.1. Avalon Interrupt Receiver Peran Sinyal…………………………………………………….. 39 4.2.2. Properti Interrupt Receiver………………………………………………………… 39 4.2.3. Wektu Interupsi ………………………………………………………………… 39
5. Antarmuka Streaming Avalon …………………………………………………………………………. 40 5.1. Sarat lan Konsep …………………………………………………………………………… 41 5.2. Peran Sinyal Antarmuka Streaming Avalon…………………………………………………… 42 5.3. Urutan lan Wektu Sinyal ……………………………………………………… 43 5.3.1. Antarmuka Sinkron ………………………………………………………………43 5.3.2. Jam Ngaktifake…………………………………………………………………… 43

Spesifikasi Antarmuka Avalon® 2

Kirimi Umpan Balik

Isine
5.4. Properti Antarmuka Avalon-ST……………………………………………………………….43 5.5. Pindhah Data Umum ………………………………………………………………… 44 5.6. Rincian Sinyal………………………………………………………………………… 44 5.7. Susunan Data ……………………………………………………………………………. 45 5.8. Transfer Data tanpa Backpressure……………………………………………………………… 46 5.9. Transfer Data kanthi Backpressure ………………………………………………………………. 46
5.9.1. Transfer Data Nggunakake readyLatency lan readyAllowance……………………………….. 47 5.9.2. Transfer Data Nggunakake ReadyLatency ……………………………………………………. 49 5.10. Transfer Data Paket………………………………………………………………………… 50 5.11. Rincian Sinyal …………………………………………………………………………… 51 5.12. Rincian Protokol ………………………………………………………………….52
6. Antarmuka Kredit Streaming Avalon……………………………………………………………… 53 6.1. Sarat lan Konsep …………………………………………………………………………… 53 6.2. Peran Sinyal Antarmuka Kredit Streaming Avalon…………………………………………………….. 54 6.2.1. Antarmuka Sinkron………………………………………………………………55 6.2.2. Pindhah Data Umum……………………………………………………………….56 6.2.3. Pengembalian Kredit ………………………………………………………………. 57 6.3. Sinyal Panganggo Kredit Streaming Avalon………………………………………………………… 58 6.3.1. Sinyal Pangguna Per-Simbol ……………………………………………………… 58 6.3.2. Sinyal Pangguna Per-Paket………………………………………………………………59
7. Antarmuka Avalon Conduit………………………………………………………………………… 60 7.1. Peran Sinyal Avalon Conduit ………………………………………………………………. 61 7.2. Properti Conduit ……………………………………………………………………. 61
8. Antarmuka Avalon Tristate Conduit………………………………………………………………………… 62 8.1. Peran Sinyal Avalon Tristate Conduit……………………………………………………………….. 64 8.2. Properti Tristate Conduit……………………………………………………………… 65 8.3. Tristate Conduit Timing ………………………………………………………………….65
A. Sinyal-sinyal sing ora digunakake ………………………………………………………………………………. 67
B. Riwayat Revisi Dokumen kanggo Spesifikasi Antarmuka Avalon……………………………… 68

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 3

683091 | 2022.01.24 Kirimi Umpan Balik

1. Pambuka kanggo Avalon® Interface Specifications

Antarmuka Avalon® nyederhanakake desain sistem kanthi ngidini sampeyan nyambungake komponen ing Intel® FPGA kanthi gampang. Kulawarga antarmuka Avalon nemtokake antarmuka sing cocog kanggo streaming data kanthi kacepetan dhuwur, maca lan nulis ndhaptar lan memori, lan ngontrol piranti mati-chip. Komponen sing kasedhiya ing Desainer Platform nggabungake antarmuka standar kasebut. Kajaba iku, sampeyan bisa nggabungake antarmuka Avalon ing komponen khusus, nambah interoperabilitas desain.
Spesifikasi iki nemtokake kabeh antarmuka Avalon. Sawise maca spesifikasi iki, sampeyan kudu ngerti antarmuka sing cocog kanggo komponen sampeyan lan peran sinyal sing digunakake kanggo prilaku tartamtu. Spesifikasi iki nemtokake pitung antarmuka ing ngisor iki:
· Avalon Streaming Interface (Avalon-ST)–antarmuka sing ndhukung aliran data searah, kalebu stream multiplexed, paket, lan data DSP.
· Avalon Memory Mapped Interface (Avalon-MM)–antarmuka maca/tulis adhedhasar alamat sing khas saka sambungan Host-Agent.
· Avalon Conduit Interface– jinis antarmuka sing nampung sinyal individu utawa klompok sinyal sing ora cocog karo jinis Avalon liyane. Sampeyan bisa nyambungake antarmuka saluran ing sistem Desainer Platform. Utawa, sampeyan bisa ngekspor kanggo nyambung menyang modul liyane ing desain utawa kanggo pin FPGA.
· Avalon Tri-State Conduit Interface (Avalon-TC) –antarmuka kanggo ndhukung sambungan menyang peripheral mati-chip. Multiple peripheral bisa nuduhake lencana liwat sinyal multiplexing, nyuda count pin saka FPGA lan nomer ngambah ing PCB.
· Avalon Interrupt Interface–antarmuka sing ngidini komponen menehi tandha acara menyang komponen liyane.
· Avalon Clock Interface–antarmuka sing nyopir utawa nampa jam.
· Avalon Reset Interface–antarmuka sing nyedhiyakake konektivitas reset.
Komponen siji bisa nyakup nomer antarmuka kasebut lan uga bisa nyakup pirang-pirang conto saka jinis antarmuka sing padha.

Cathetan:

Antarmuka Avalon minangka standar mbukak. Ora ana lisensi utawa royalti sing dibutuhake kanggo ngembangake lan ngedol produk sing nggunakake utawa adhedhasar antarmuka Avalon.

Informasi sing gegandhengan
· Pambuka kanggo Intel FPGA IP Cores Nyedhiyani informasi umum bab kabeh Intel FPGA intine IP, kalebu parameterizing, ngasilaken, upgrade, lan simulating intine IP.
· Ngasilake Script Setup Simulator Gabungan Nggawe skrip simulasi sing ora mbutuhake nganyari manual kanggo piranti lunak utawa upgrade versi IP.

Intel Corporation. Kabeh hak dilindhungi undhang-undhang. Intel, logo Intel, lan merek Intel liyane minangka merek dagang saka Intel Corporation utawa anak perusahaan. Intel njamin kinerja produk FPGA lan semikonduktor kanggo specifications saiki miturut babar pisan standar Intel, nanging nduweni hak kanggo owah-owahan ing sembarang produk lan layanan ing sembarang wektu tanpa kabar. Intel ora tanggung jawab utawa tanggung jawab sing muncul saka aplikasi utawa panggunaan informasi, produk, utawa layanan sing diterangake ing kene kajaba sing disepakati kanthi tinulis dening Intel. Pelanggan Intel disaranake njupuk versi paling anyar saka spesifikasi piranti sadurunge ngandelake informasi sing diterbitake lan sadurunge nggawe pesenan kanggo produk utawa layanan. * Jeneng lan merek liyane bisa uga diklaim minangka properti wong liya.

ISO 9001:2015 Registered

1. Pambuka kanggo Avalon® Interface Specifications 683091 | 2022.01.24
· Pedoman Praktek Paling Apik Manajemen Proyek kanggo manajemen efisien lan portabilitas proyek lan IP sampeyan files.
1.1. Avalon Properties lan Parameter
Antarmuka Avalon nggambarake prilaku karo properti. Spesifikasi kanggo saben jinis antarmuka nemtokake kabeh sifat antarmuka lan nilai standar. Kanggo example, properti maxChannel antarmuka Avalon-ST ngijini sampeyan kanggo nemtokake nomer saluran didhukung dening antarmuka. Properti clockRate saka antarmuka Jam Avalon nyedhiyakake frekuensi sinyal jam.
1.2. Peran Sinyal
Saben antarmuka Avalon nemtokake peran sinyal lan prilaku. Akeh peran sinyal sing opsional. Sampeyan duwe keluwesan kanggo milih mung peran sinyal sing perlu kanggo ngleksanakake fungsi sing dibutuhake. Kanggo example, antarmuka Avalon-MM kalebu beginbursttransfer opsional lan peran sinyal burstcount kanggo komponen sing ndhukung bursting. Antarmuka Avalon-ST kalebu peran sinyal startofpacket lan endofpacket opsional kanggo antarmuka sing ndhukung paket.
Kajaba kanggo antarmuka Avalon Conduit, saben antarmuka bisa uga kalebu mung siji sinyal saben peran sinyal. Akeh peran sinyal ngidini sinyal aktif-kurang. Sinyal aktif-dhuwur umume digunakake ing dokumen iki.
1.3. Wektu Antarmuka
Bab sakteruse saka dokumen iki kalebu informasi wektu sing njlèntrèhaké transfer kanggo jinis antarmuka individu. Ora ana kinerja sing dijamin kanggo samubarang antarmuka kasebut. Kinerja nyata gumantung ing akeh faktor, kalebu desain komponen lan implementasi sistem.
Paling antarmuka Avalon ora kudu pinggiran sensitif sinyal liyane saka jam lan ngreset. Sinyal liyane bisa transisi kaping pirang-pirang sadurunge stabil. Wektu pas sinyal antarane sudhut jam beda-beda gumantung marang karakteristik saka Intel FPGA dipilih. Spesifikasi iki ora nemtokake karakteristik listrik. Deleng dokumentasi piranti sing cocog kanggo spesifikasi listrik.
1.4. Example: Antarmuka Avalon ing Desain Sistem
Ing mantan ikiample Ethernet Controller kalebu enem jinis antarmuka beda: · Avalon-MM · Avalon-ST · Avalon Conduit · Avalon-TC · Avalon ngganggu · Avalon Jam.
Prosesor Nios® II ngakses kontrol lan ndhaftar status komponen on-chip liwat antarmuka Avalon-MM. Buyar ngumpulake DMA ngirim lan nampa data liwat antarmuka Avalon-ST. Papat komponen kalebu interupsi

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 5

1. Pambuka kanggo Avalon® Interface Specifications 683091 | 2022.01.24

Gambar 1.

antarmuka sing dilayani dening piranti lunak sing mlaku ing prosesor Nios II. A PLL nampa jam liwat antarmuka Avalon Clock Sink lan menehi loro sumber jam. Loro komponen kalebu antarmuka Avalon-TC kanggo ngakses kenangan mati-chip. Akhire, controller DDR3 ngakses memori DDR3 external liwat antarmuka Avalon Conduit.

Antarmuka Avalon ing Desain Sistem karo Kontroler DMA Scatter Gather lan Prosesor Nios II

Papan Sirkuit Cetak

SSRAM Flash

DDR3

Intel FPGA
M Avalon-MM Host Cn Avalon Conduit S Avalon-MM AgentTCM Avalon-TC Host Src Avalon-ST Sumber TCS Avalon-TC Agen Snk Avalon-ST Sink CSrc Avalon Clock Source
CSnk Avalon Jam Sink

Cn Tristate Conduit
Jembatan TCS
TCM Tristate Conduit
Pin Sharer TCS TCS

IRQ4 IRQ3 Nios II

IRQ1 C1

UART S

Timer IRQ2

TCM

Tristate Cntrl SSRAM

Tristate Cntrl Flash

Kontroler Cn DDR3
S

Avalon-MM

Saluran

Cn Src Avalon-ST

Pengontrol Ethernet
Snk

FIFO Buffer Avalon-ST

Avalon-ST

FIFO Buffer

SM Scatter GatheIrRQ4
DMA Snk

S C2

Avalon-ST

Src

M IRQ3

Buyar Klumpukne DMA

CSrc

CSnkPLL C1

Ref Clk

CSrc

Ing gambar ing ngisor iki, prosesor external ngakses kontrol lan ndhaftar status komponen on-chip liwat jembatan bis external karo antarmuka Avalon-MM. PCI Express ROOT Port kontrol piranti ing Papan sirkuit dicithak lan komponen liyane saka FPGA dening drive on-chip PCI Express Endpoint karo antarmuka host AvalonMM. Prosesor eksternal nangani interrupts saka limang komponen. A PLL nampa jam referensi liwat antarmuka sink Avalon Clock lan menehi rong jam

Spesifikasi Antarmuka Avalon® 6

Kirimi Umpan Balik

1. Pambuka kanggo Avalon® Interface Specifications 683091 | 2022.01.24

Gambar 2.

sumber. Kenangan lampu kilat lan SRAM nuduhake pin FPGA liwat antarmuka Avalon-TC. Pungkasan, controller SDRAM ngakses memori SDRAM eksternal liwat antarmuka Avalon Conduit.
Antarmuka Avalon ing Desain Sistem karo PCI Express Endpoint lan Prosesor Eksternal

Papan Sirkuit Cetak

PCI Express ROOT Port

CPU njaba

Intel FPGA
IRQ1
Ethernet MAC

IRQ2 Custom Logika
M
Avalon-MM

PCI Express Endpoint

IRQ3 IRQ5 IRQ4 IRQ3
IRQ2 IRQ1

Jembatan Protokol Bus Eksternal
M

Tristate Cntrl SSRAM TCS

Tristate Cntrl Flash TCS

Pengontrol SDRAM

IRQ4

IRQ5

UART C2

Logika Kustom C2

TCM TCM Tristate Conduit
Pin Sharer TCS
TCM Tristate Conduit
Jembatan Cn

Ref Clk

CSrc CSnk PLL C1
CSrc C2

SSRAM

lampu kilat

Cn SDRAM

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 7

683091 | 2022.01.24 Kirimi Umpan Balik

2. Avalon Jam lan Reset Interfaces

Gambar 3.

Antarmuka Avalon Clock nemtokake jam utawa jam sing digunakake dening komponen. Komponen bisa duwe input jam, output jam, utawa loro-lorone. Fase dikunci loop (PLL) minangka example saka komponèn sing wis loro input jam lan output jam.

Tokoh ing ngisor iki minangka ilustrasi sing disederhanakake sing nuduhake input lan output sing paling penting saka komponen PLL.

Output lan Input Jam Inti PLL

PLL inti

altpll Intel FPGA IP

ngreset

Reset

jam

Sink

Sumber

Antarmuka Output Jam1

Sumber Jam

Antarmuka Output Jam2

ref_clk

jam

Sink

Sumber

Antarmuka Output Jam_n

2.1. Avalon Jam Sink peran Sinyal

A sink jam menehi referensi wektu kanggo antarmuka liyane lan logika internal.

Tabel 1.

Peran Sinyal Jam Sink

Peran Sinyal clk

Jembar 1

Input arah

Dibutuhake Ya

Katrangan
Sinyal jam. Nyedhiyakake sinkronisasi kanggo logika internal lan kanggo antarmuka liyane.

ISO 9001:2015 Registered

2. Avalon Jam lan Reset Interfaces 683091 | 2022.01.24

2.2. Jam Sink Properties

Tabel 2.

Jam Sink Properties

Jeneng clockRate

Nilai standar 0

Nilai Hukum 0

Katrangan
Nuduhake frekuensi ing Hz antarmuka sink jam. Yen 0, tingkat jam ngidini frekuensi apa wae. Yen non-nol, Desainer Platform menehi bebaya yen sumber jam sing disambungake ora frekuensi sing ditemtokake.

2.3. Antarmuka Jam Gegandhengan
Kabeh antarmuka sinkron duwe propertyClock related sing nemtokake sumber jam ing komponen digunakake minangka referensi sinkronisasi kanggo antarmuka. Sifat iki digambarake ing gambar ing ngisor iki.
Gambar 4. Properti Jam sing gegandhengan

rx_clk Jam
Sink

Dwi Jam FIFO

Jam tx_clk
Sink

rx_data ST associatedClock = "rx_clk"
Sink

associatedClock = "tx_clk" ST tx_data
Sumber

2.4. Peran Sinyal Sumber Jam Avalon

Antarmuka sumber Avalon Clock drive sinyal jam metu saka komponen.

Tabel 3.

Peran Sinyal Sumber Jam

Peran Sinyal

Jembar

arah

clk

Output

Dibutuhake Ya

Deskripsi Sinyal jam output.

2.5. Properties Sumber Jam

Tabel 4.

Properties Sumber Jam

Jeneng relatedDirectClock

Nilai Default
N/A

clockRate

clockRateDikenal

palsu

Nilai Legal

Katrangan

input Jeneng input jam sing langsung drive jam iki jeneng jam output, yen ana.

Nuduhake frekuensi ing Hz nalika output jam didorong.

bener, salah

Nuduhake manawa frekuensi jam dikenal utawa ora. Yen frekuensi jam dikenal, sampeyan bisa ngatur komponen liyane ing sistem.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 9

2. Avalon Jam lan Reset Interfaces 683091 | 2022.01.24

2.6. Reset Sink

Tabel 5.

Reset Peran Sinyal Input
Sinyal reset_req minangka sinyal opsional sing bisa digunakake kanggo nyegah korupsi isi memori kanthi nglakokake salaman reset sadurunge pernyataan reset bedo.

Peran Sinyal

Jembar

arah

dibutuhake

Katrangan

reset, reset_n

Input

ya wis

Ngreset logika internal antarmuka utawa komponen

menyang negara sing ditemtokake pangguna. Sifat sinkron saka

reset ditetepake dening synchronousEdges

paramèter.

reset_req

mlebu

Ora

Indikasi awal sinyal reset. Sinyal iki tumindak minangka a

paling ora siji-siklus bebaya saka nunggu reset kanggo ROM

primitif. Gunakake reset_req kanggo mateni jam aktif

utawa mask alamat bis saka memori on-chip, kanggo

nyegah alamat saka transisi nalika a

input reset bedo ditegesi.

2.7. Reset Properties Antarmuka Sink

Tabel 6.

Reset Peran Sinyal Input

Jeneng sing gegandhenganClock

Nilai Default
N/A

sinkron-Edges

DEASSERT

Nilai Legal

Katrangan

jeneng jam

Jeneng jam sing antarmuka iki disinkronake. Dibutuhake yen nilai synchronousEdges yaiku DEASSERT utawa BOTH.

NONE DEASSERT
KARO

Nuduhake jinis sinkronisasi sing dibutuhake input reset. Nilai ing ngisor iki ditetepake:
· NONEno sinkronisasi dibutuhake amarga komponen kalebu logika kanggo sinkronisasi internal sinyal reset.
· DEASSERTasersi reset ora sinkron lan deassertion sinkron.
Loro-lorone reset pernyataan lan deassertion sinkron.

2.8. Digandhengake Reset Antarmuka
Kabeh antarmuka sinkron duwe relatedReset property sing nemtokake sinyal reset kang ngreset logika antarmuka.

2.9. Reset Sumber

Tabel 7.

Reset Peran Sinyal Output
Sinyal reset_req minangka sinyal opsional sing bisa digunakake kanggo nyegah korupsi isi memori kanthi nglakokake salaman reset sadurunge pernyataan reset bedo.

Peran Sinyal

Jembar

arah

dibutuhake

Katrangan

reset reset_n

Output

ya wis

Ngreset logika internal antarmuka utawa komponen

menyang negara sing ditemtokake pangguna.

reset_req

Output

Opsional Aktifake reset request generasi, kang awal

sinyal sing ditegesake sadurunge ngreset pernyataan. sepisan

negesake, iki ora bisa deasserted nganti reset punika

rampung.

Spesifikasi Antarmuka Avalon® 10

Kirimi Umpan Balik

2. Avalon Jam lan Reset Interfaces 683091 | 2022.01.24

2.10. Reset Properties Antarmuka Sumber

Tabel 8.

Reset Properties Antarmuka

jeneng

Nilai Default

Nilai Legal

Katrangan

gegandhenganClock

N/A

jam

Jeneng jam sing antarmuka iki

jeneng

diselarasake. Dibutuhake yen nilai saka

synchronousEdges yaiku DEASSERT utawa BOTH.

relatedDirectReset

N/A

ngreset

Jeneng input reset sing langsung drive iki

jeneng

ngreset sumber liwat link siji-kanggo-siji.

relatedResetSinks

N/A

ngreset

Nemtokake input reset sing nyebabake sumber reset

jeneng

negesake reset. Kanggo example, sinkronisasi reset sing

nindakake operasi UTAWA karo sawetara input reset kanggo

ngasilake output reset.

synchronousEdges

DEASSERT

NONE DEASSERT
KARO

Nuduhake sinkronisasi output reset. Nilai ing ngisor iki ditetepake:
· NONE Antarmuka reset ora sinkron.
· DEASSERTasersi reset ora sinkron lan deassertion sinkron.
· Loro-lorone reset pernyataan lan deassertion sing sinkron.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 11

683091 | 2022.01.24 Kirimi Umpan Balik
3. Antarmuka Avalon Memory-Mapped
3.1. Pambuka kanggo Avalon Memory-Mapped Antarmuka
Sampeyan bisa nggunakake antarmuka Avalon Memory-Mapped (Avalon-MM) kanggo ngleksanakake antarmuka maca lan nulis kanggo komponen Host lan Agen. Ing ngisor iki sing examples saka komponen sing biasane kalebu antarmuka memori-peta: · Mikroprosesor · Kenangan · UARTs · DMAs · Timer Avalon-MM antarmuka sawetara saka prasaja kanggo Komplek. Kanggo example, antarmuka SRAM sing duwe siklus tetep maca lan nulis transfer duwe antarmuka Avalon-MM prasaja. Antarmuka pipa sing bisa transfer bledosan rumit.

ISO 9001:2015 Registered

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Gambar 5.

Fokus ing Transfer Agen Avalon-MM
Tokoh ing ngisor iki nuduhake sistem khas, nyorot sambungan antarmuka agen Avalon-MM menyang kain interconnect.
Ethernet PHY

sistem valon-MM
Prosesor Avalon-MM
tuan rumah

Ethernet MAC
Host Avalon-MM

Logika Kustom
Host Avalon-MM

Interconnect

Agen Avalon-MM
Flash Controller

Agen Avalon-MM
Pengontrol SRAM

Agen Avalon-MM
Pengontrol RAM

Agen Avalon-MM
UART

AvaAavloanlon- MM SlaAvgeePnotrt
Adat Lor
Logika

Agen Saluran Tristate
Tristate Conduit Pin Sharer & Tristate Conduit Bridge
Tristate Conduit Host

Agen Saluran Tristate
Flash Memory

Agen Saluran Tristate
Memori SRAM

Memori RAM

RS-232

Komponen Avalon-MM biasane kalebu mung sinyal sing dibutuhake kanggo logika komponen.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 13

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Gambar 6.

ExampKomponen Agen

Periferal I/O tujuan umum 16-bit sing ditampilake ing gambar ing ngisor iki mung nanggapi panjaluk nulis. Komponen iki mung kalebu sinyal Agen sing dibutuhake kanggo transfer nulis.

Data tulis Periferal Avalon-MM[15..0] D

Aplikasi-

pio_out[15..0] Spesifik
Antarmuka

Antarmuka Avalon-MM
(Avalon-MM nulis Antarmuka Agen)
clk

CLK_EN

Saben sinyal ing agen Avalon-MM cocog karo persis siji peran sinyal Avalon-MM. Antarmuka Avalon-MM bisa nggunakake mung siji Kayata saben peran sinyal.

3.2. Avalon Memori Mapped Interface Peran Sinyal

Peran sinyal nemtokake jinis sinyal sing Avalon memori dipetakan host lan bandar agen ngidini.

specification iki ora mbutuhake kabeh sinyal ana ing memori Avalon antarmuka dipetakan. Ora ana sinyal sing tansah dibutuhake. Syarat minimal kanggo antarmuka dipetakan memori Avalon yaiku readdata kanggo antarmuka mung diwaca, utawa writedata lan nulis kanggo antarmuka mung nulis.

Tabel ing ngisor iki nampilake peran sinyal kanggo antarmuka peta memori Avalon:

Tabel 9.

Avalon Memori dipetakan peran Sinyal
Sawetara sinyal Avalon memori dipetakan bisa aktif dhuwur utawa aktif kurang. Nalika aktif kurang, jeneng sinyal rampung karo _n.

Peran Sinyal

Jembar

arah

dibutuhake

Katrangan

alamat

1 – 64 Host Agen

byteenable byteenable_n

2, 4, 8, 16,
32, 64, 128

Agen tuan rumah

Sinyal dhasar

Ora

Hosts: Kanthi gawan, sinyal alamat nuduhake bait

alamat. Nilai alamat kudu sejajar karo jembar data.

Kanggo nulis menyang bita tartamtu ing tembung data, host kudu nggunakake

sinyal byteenable. Deleng antarmuka address Units

properti kanggo alamat tembung.

Agen: Kanthi gawan, interconnect nerjemahake alamat byte menyang alamat tembung ing papan alamat agen. Saka perspektif agen, saben akses agen kanggo tembung data.

Kanggo example, alamat = 0 milih tembung pisanan agen. alamat = 1 milih tembung liya saka agen. Deleng properti antarmuka addressUnit kanggo alamat bait.

Ora

Mbisakake siji utawa luwih jalur byte tartamtu sajrone transfer ing

antarmuka sing ambane luwih saka 8 bit. Saben bit ing byteenable

cocog karo bita ing writedata lan readdata. Sing duwe omah

dicokot saka byteenable nuduhake apa byte dadi

terus…

Spesifikasi Antarmuka Avalon® 14

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Peran Sinyal
debugaccess maca read_n readdata respon [1:0] nulis write_n writedata

Jembar

Arah Dibutuhake

Katrangan

ditulis kanggo. Sajrone nulis, byteenables nemtokake bait sing ditulis. Byte liyane kudu diabaikan dening agen. Sajrone maca, byteenables nuduhake byte sing diwaca dening host. Agen sing mung ngasilake readdata tanpa efek samping bebas nglirwakake byteenables sajrone maca. Yen antarmuka ora duwe sinyal byteenable, transfer nerusake kaya kabeh byteenables ditegesake.
Nalika luwih saka siji bit saka sinyal byteenable ditegesake, kabeh jalur sing ditegesake jejer.

Agen tuan rumah

Ora

Yen ditegesake, ngidini prosesor Nios II nulis ing chip

kenangan diatur minangka ROMs.

Agen tuan rumah

Ora

Ditegesake kanggo nuduhake transfer diwaca. Yen ana, readdata punika

dibutuhake.

8, 16, Agen Host

Ora

The readdata mimpin saka agen kanggo inang kanggo nanggepi

32,

transfer diwaca. Dibutuhake kanggo antarmuka sing ndhukung maca.

64,

128,

256,

512,

1024

Agen Host

Ora

Sinyal respon minangka sinyal opsional sing nggawa

status respon.

Cathetan: Amarga sinyal kasebut dienggo bareng, antarmuka ora bisa ngetokake utawa nampa respon nulis lan respon diwaca ing siklus jam sing padha.

· 00: OKAY–Tanggepan sing sukses kanggo transaksi.

· 01: RESERVED–Encoding dilindhungi undhang-undhang.

· 10: SLVERR–Error saka agen endpoint. Nuduhake transaksi sing ora kasil.

· 11: DECODEERROR– Nuduhake nyoba akses menyang lokasi sing ora ditemtokake.

Kanggo maca tanggapan:

· Siji respon dikirim karo saben readdata. Dawane bledosan diwaca N ngasilake respon N. Luwih sithik tanggapan ora bener, sanajan ana kesalahan. Nilai sinyal respon bisa beda kanggo saben readdata ing bledosan.

· Antarmuka kudu maca sinyal kontrol. Dhukungan pipa bisa ditindakake kanthi sinyal readdatavalid.

· Nalika kesalahan maca, data maca sing cocog yaiku "ora peduli".

Kanggo nulis tanggapan:

· Siji respon nulis kudu dikirim kanggo saben printah nulis. A bledosan nulis asil mung siji respon, kang kudu dikirim sawise transfer nulis final ing bledosan ditampa.

· Yen writeresponsevalid ana, kabeh printah nulis kudu rampung karo nulis respon.

Agen tuan rumah

Ora

Ditegesake kanggo nuduhake transfer nulis. Yen ana, writedata yaiku

dibutuhake.

8, 16, 32, 64, 128, 256, 512, 1024

Agen tuan rumah

Ora

Data kanggo transfer nulis. Jembaré kudu padha karo

jembaré readdata yen loro-lorone ana. Dibutuhake kanggo antarmuka

sing ndhukung nyerat.

Sinyal Status Tunggu

terus…

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 15

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Kunci peran sinyal
pelayana_n
macadatavali d macadatavali d_n
writerespons sah

Jembar 1
1
1 1

Arah Dibutuhake

Katrangan

Agen tuan rumah

Ora

kunci njamin yen inang menang arbitrase, inang menang

njaga akses menyang agen kanggo macem-macem transaksi. Kunci

negesake pas karo maca utawa nulis pisanan sing dikunci

urutan transaksi. Ngunci deasserts ing final

transaksi saka urutan dikunci transaksi. pratelan kunci

ora njamin yen arbitrase menang. Sawise kunci-

asserting host wis diwenehake, sing inang nahan grant nganti

kunci wis deasserted.

Tuan rumah sing dilengkapi kunci ora bisa dadi host bledosan. Nilai prioritas arbitrase kanggo host sing dilengkapi kunci ora digatekake.

kunci utamané migunani kanggo operasi maca-modify-write (RMW). Operasi maca-modify-write khas kalebu langkah-langkah ing ngisor iki:

1. Host A negesake ngunci lan maca data 32-bit sing nduweni sawetara kolom bit.

2. Host A deasserts kunci, ngganti siji lapangan dicokot, lan nulis data 32-dicokot maneh.

kunci ngalangi host B nindakake nulis antarane Host A kang maca lan nulis.

Agen Host

Ora

Agen negesake waitrequest nalika ora bisa nanggapi a

maca utawa nulis request. Meksa host ngenteni nganti

interconnect siap kanggo nerusake karo transfer. Ing wiwitan saka

kabeh transfer, inang miwiti transfer lan ngenteni nganti

waitrequest wis deasserted. Tuan rumah ora kudu nggawe asumsi

babagan status pratelan waitrequest nalika host ora aktif:

waitrequest bisa dhuwur utawa kurang, gumantung saka sistem

properti.

Nalika waitrequest ditegesake, sinyal kontrol inang kanggo agen kudu tetep pancet kajaba beginbursttransfer. Kanggo diagram wektu sing nggambarake sinyal beginbursttransfer, waca tokoh ing Read Bursts.

Agen sing dipetakan ing memori Avalon bisa uga negesake waitrequest sajrone siklus nganggur. Tuan rumah sing dipetakan ing memori Avalon bisa miwiti transaksi nalika waitrequest ditegesake lan ngenteni sinyal kasebut deasserted. Kanggo ngindhari kunci sistem, piranti agen kudu negesake waitrequest nalika direset.

Sinyal Pipa

Agen Host

Ora

Digunakake kanggo latensi variabel, transfer maca pipelined. kapan

negesake, nuduhake yen sinyal readdata ngemot data sing bener.

Kanggo maca bledosan karo nilai burstcount , ing

sinyal readdatavalid kudu ditegesake kaping, sapisan kanggo

saben item readdata. Paling ora ana siji siklus latensi

antarane acceptance saka diwaca lan pratelan saka

readdatavalid. Kanggo diagram wektu sing nggambarake sinyal readdatavalid, deleng Pipelined Read Transfer with Variable Latency.

Agen bisa negesake readdatavalid kanggo nransfer data menyang host kanthi bebas saka manawa agen kasebut mandhegake prentah anyar karo waitrequest.

Dibutuhake yen inang ndhukung maca pipelined. Burst host karo fungsi maca kudu kalebu sinyal readdatavalid.

Agen Host

Ora

Sinyal opsional. Yen saiki, masalah antarmuka nulis

respon kanggo nulis printah.

Nalika ditegesake, nilai ing sinyal respon minangka respon nulis sing bener.

Writeresponsevalid mung ditegesake siji siklus jam utawa luwih sawise printah nulis ditampa. Paling ora ana latensi siji siklus jam saka panriman printah nganti pernyataan

nulisresponsevalid.

terus…

Spesifikasi Antarmuka Avalon® 16

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Peran Sinyal

Jembar

Arah Dibutuhake

Katrangan

A printah nulis dianggep ditampa nalika beat pungkasan bledosan ditanggepi kanggo agen lan waitrequest kurang. writeresponsevalid bisa ditegesake siji utawa luwih siklus jam sawise beat pungkasan bledosan wis ditanggepi.

burstcount

1 11 Agen Inang

Sinyal Burst

Ora

Digunakake dening bursting host kanggo nunjukake jumlah transfer ing

saben bledosan. Nilai parameter burstcount maksimum

kudu daya 2. Antarmuka burstcount saka jembaré bisa encode burst maksimal ukuran 2 ( -1). Kanggo examplan, 4-bit

Sinyal burstcount bisa ndhukung jumlah burst maksimal 8.

Ing burstcount minimal 1. Ing

property constantBurstBehavior kontrol wektu ing

sinyal burstcount. Bursting sarwa dumadi karo fungsi maca kudu

kalebu sinyal readdatavalid.

Kanggo mbledhos host lan agen nggunakake alamat byte, watesan ing ngisor iki ditrapake kanggo jembaré alamat:

>= +
log 2 ( )
Kanggo sarwa dumadi lan agen sing nggunakake alamat tembung, istilah log2 ing ndhuwur diilangi.

wiwitanbursttr

Interconnect

njawab

Agen

Ora

Ditegesake kanggo siklus pertama bledosan kanggo nuduhake nalika bledosan

transfer diwiwiti. Sinyal iki deasserted sawise siji siklus

preduli saka Nilai waitrequest. Kanggo diagram wektu

ilustrasi beginbursttransfer, deleng tokoh ing Read

Jeblugan.

beginbursttransfer iku opsional. Agen tansah bisa ngetung wiwitan transaksi bledosan nulis sabanjure kanthi ngitung transfer data.

Pènget: aja nganggo sinyal iki. Sinyal iki ana kanggo ndhukung pengontrol memori warisan.

3.3. Properties Antarmuka

Tabel 10. Avalon-MM Interface Properties

Jeneng alamat Unit

Nilai Default
Simbol host Agen -
tembung

Nilai Legal
tembung, simbol

Katrangan
Nemtokake unit kanggo alamat. Simbol biasane bait. Deleng definisi alamat ing tabel Tipe Sinyal Antarmuka Avalon Memory-Mapped Interface kanggo panggunaan khas properti iki.

tansahBurstMaxBurst burstcount Units

tembung palsu

bener, salah
tembung, simbol

Yen bener, nuduhake yen host tansah ngetokake bledosan dawa maksimum. Dawane bledosan maksimum 2burstcount_width - 1. Parameter iki ora duwe efek kanggo antarmuka agen Avalon-MM.
Properti iki nemtokake unit kanggo sinyal burstcount. Kanggo simbol, nilai burstcount diinterpretasikake minangka jumlah simbol (bait) ing bledosan. Kanggo tembung, nilai burstcount diinterpretasikake minangka jumlah transfer tembung ing burst.

burstOnBurstBoundariesMung

palsu

bener, salah

Yen bener, transfer burst sing ditampilake ing antarmuka iki diwiwiti ing alamat sing kelipatan ukuran burst maksimal.
terus…

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 17

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Jeneng konstanBurstBehavior
holdTime(1) linewrapBursts
MaximumPendingReadTransaksi (1)
maksimumPendingWriteTransact ion minimalResponseLatency

Default Value Host -false Agent -false
0 palsu
1(2)
0 1

Nilai Legal bener, palsu
0 1000 siklus
bener, salah
1 64
1 64

Katrangan
Host: Yen bener, nyatakake yen host nduweni alamat lan burstcount konstan sajrone transaksi bledosan. Nalika palsu (standar), mratelakaken bilih inang ngemu alamat lan burstcount pancet mung kanggo pisanan ngalahaken bledosan. Agen: Yen bener, nyatakake yen agen ngarepake alamat lan burstcount tetep konstan sajrone bledosan. Nalika palsu (standar), nyatakake yen agen sampalamat les lan burstcount mung ing beat pisanan bledosan.
Nemtokake wektu ing wektu Unit antarane deassertion saka nulis lan deassertion saka alamat lan data. (Mung ditrapake kanggo nulis transaksi.)
Sawetara piranti memori ngleksanakake bledosan wrapping tinimbang bledosan incrementing. Nalika bledosan pambungkus tekan wates bledosan, alamat kasebut bali menyang wates bledosan sadurunge. Mung bit urutan ngisor sing dibutuhake kanggo pancacahan alamat. Kanggo example, bledosan bungkus kanggo alamat 0xC kanthi wates burst saben 32 bita ing antarmuka 32-bit nulis menyang alamat ing ngisor iki: · 0xC · 0x10 · 0x14 · 0x18 · 0x1C · 0x0 · 0x4 · 0x8
Agen: Parameter iki minangka jumlah maksimal maca sing ditundha sing bisa antri agen. Nilai kudu non-nol kanggo agen apa wae sing duwe sinyal readdatavalid.
Waca Transfer Waca Pipelin karo Latency Variabel kanggo diagram wektu sing nggambarake sifat iki lan kanggo informasi tambahan babagan nggunakake waitrequest lan readdatavalid kanthi macem-macem maca sing luar biasa.
Hosts: Properti iki minangka jumlah maksimum transaksi maca sing luar biasa sing bisa ditindakake dening host.
Cathetan: Aja nyetel parameter iki dadi 0. (Kanggo kompatibilitas mundur, piranti lunak ndhukung setelan parameter 0. Nanging, sampeyan ora kudu nggunakake setelan iki ing desain anyar).
Jumlah maksimum sing ditundha ora dikirim nulis sing agen bisa nampa utawa host bisa ngetokake. A agen negesake waitrequest yen interkoneksi tekan watesan iki, lan host mandheg nerbitake printah. Nilai standar yaiku 0, sing ngidini transaksi nulis tanpa wates kanggo host sing ndhukung tanggapan nulis. Agen sing ndhukung nulis respon kudu nyetel iki menyang nilai non-nol.
Kanggo antarmuka sing ndhukung readdatavalid utawa writeresponsevalid, nemtokake jumlah minimal siklus antarane printah maca utawa nulis lan respon kanggo printah.
terus…

Spesifikasi Antarmuka Avalon® 18

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Jeneng readLatency(1) readWaitTime(1) setupTime(1) timingUnit(1) waitrequestAllowance
writeWaitTime(1)
gegandhenganClock

Nilai Default

Nilai Legal

Katrangan

0 63

Waca latensi kanggo agen Avalon-MM latensi tetep. Kanggo

diagram wektu sing nggunakake latensi tetep diwaca, deleng

Transfer Waca Pipelin karo Latency Tetep.

Agen Avalon-MM sing latensi tetep kudu menehi nilai kanggo properti antarmuka iki. agen Avalon-MM

sing latensi variabel nggunakake sinyal readdatavalid kanggo nemtokake data sing bener.

0 1000 Kanggo antarmuka sing ora nggunakake waitrequest

siklus

sinyal. readWaitTime nuduhake wektu ing

timingUnit sadurunge agen nampa maca

dhawuh. Wektune kaya-kaya agen kasebut negesake

waitrequest kanggo siklus readWaitTime.

0 1000 Nemtokake wektu ing timingUnit antarane pratelan

siklus

alamat lan data lan pratelan maca utawa nulis.

siklus

siklus,
nanodetik s

Nemtokake unit kanggo setupTime, holdTime,
writeWaitTime lan macaWaitWaktu. Gunakake siklus kanggo piranti sing sinkron lan nanodetik kanggo piranti sing ora sinkron. Meh kabeh piranti agen Avalon-MM sinkron.
Komponen Avalon-MM sing nyambungake saka antarmuka agen AvalonMM menyang piranti mati-chip bisa uga ora sinkron. Piranti mati-chip kasebut bisa uga duwe wektu penyelesaian tetep kanggo turnaround bis.

Nemtokake nomer transfer sing bisa ditanggepi utawa

ditampa sawise waitrequest ditegesake.

Nalika WaitrequestAllowance 0, tulis,
sinyal diwaca lan waitrequest njaga prilaku sing wis ana minangka diterangake ing Tabel peran Sinyal Avalon-MM.

Nalika waitrequestAllowance luwih saka 0, saben siklus jam sing ditulis utawa diwaca dianggep minangka transfer printah. Sawise waitrequest ditegesake, mung waitrequestAllowance transfer printah luwih sah nalika waitrequest tetep ditegesake. Sawise WaitrequestAllowance tekan, nulis lan maca kudu tetep deasserted kanggo anggere waitrequest ditegesake.

Sawise waitrequestdeasserts, transfer bisa diterusake ing sembarang wektu tanpa watesan nganti waitrequest negesake maneh. Ing wektu iki, waitrequestAllowance luwih akeh transfer bisa rampung nalika waitrequest tetep ditegesake.

0 1000 Kanggo antarmuka sing ora nggunakake waitrequest

Siklus

sinyal, writeWaitTime nemtokake wektu ing

timingUnit sadurunge agen nampa nulis. Ing

wektu kaya-kaya agen negesake waittrequest kanggo siklus writeWaitTime utawa nanodetik.

Kanggo diagram wektu sing nggambarake panggunaan writeWaitTime, waca Transfer Waca lan Tulis nganggo Negara Enteni Tetep.

Properti Hubungan Antarmuka

N/A

Jeneng antarmuka jam sing Avalon-MM iki

antarmuka sinkron.

terus…

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 19

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

jeneng

Nilai Default

Nilai Legal

Katrangan

relatedReset

N/A

Jeneng antarmuka reset kang ngreset logika ing

antarmuka Avalon-MM iki.

bridgesToHost

Avalon-MM Jembatan Avalon-MM kasusun saka agen lan host,

Jeneng host lan nduweni properti sing akses menyang agen

ing

njaluk bait utawa bita nyebabake bait sing padha utawa

padha

bita sing bakal dijaluk dening host. Avalon-MM

komponen Pipeline Bridge ing komponèn Desainer Platform

perpustakaan ngleksanakake fungsi iki.

Cathetan:
1. Senajan sifat iki ciri piranti agen, sarwa dumadi bisa wara-wara properti iki kanggo ngaktifake sambungan langsung antarane inang cocog lan antarmuka agen.
2. Yen antarmuka agen nampa transfer diwaca luwih saka diijini, interconnect ditundha maca FIFO bisa overflow karo asil ranyono. Agen bisa ilang readdata utawa rute readdata menyang antarmuka host sing salah. Utawa, sistem bisa dikunci. Antarmuka agen kudu negesake waitrequest kanggo nyegah kebanjiran iki.

Informasi sing gegandhengan · Avalon Memory Mapped Interface Peran Sinyal ing kaca 14 · Maca lan Nulis Tanggapan ing kaca 34 · Pipelined Read Transfer karo Variabel Latency ing kaca 28 · Pipelined Read Transfers karo Fixed Latency ing kaca 29 · Read and Write Response
Ing Pandhuan Pangguna Desainer Platform: Intel Quartus® Prime Pro Edition

3.4. Wektu
Antarmuka Avalon-MM sinkron. Saben antarmuka Avalon-MM disinkronake menyang antarmuka jam sing gegandhengan. Sinyal bisa kombinasional yen didorong saka output register sing sinkron karo sinyal jam. Spesifikasi iki ora ndhikte carane utawa nalika sinyal transisi antarane sudhut jam. Diagram wektu ora duwe informasi wektu sing apik.

3.5. Pindhah
Bagean iki nemtokake rong konsep dhasar sadurunge ngenalake jinis transfer:
· Transfer–Transfer yaiku operasi maca utawa nulis saka tembung utawa siji utawa luwih simbol data. Transfer dumadi antarane antarmuka Avalon-MM lan interconnect. Transfer njupuk siji utawa luwih siklus jam kanggo ngrampungake.
Loro host lan agen minangka bagean saka transfer. Host Avalon-MM miwiti transfer lan agen Avalon-MM nanggapi.
· Pasangan Host-Agen–Istilah iki nuduhake antarmuka host lan antarmuka agen sing melu transfer. Sajrone transfer, kontrol antarmuka host lan sinyal data ngliwati kain interkoneksi lan sesambungan karo antarmuka agen.

Spesifikasi Antarmuka Avalon® 20

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

3.5.1. Transfer Waca lan Tulis Biasane

Bagean iki njlèntrèhaké antarmuka Avalon-MM khas sing ndhukung transfer maca lan nulis karo waitrequest sing dikontrol agen. Agen kasebut bisa nyegah interkoneksi nganti pirang-pirang siklus kaya sing dibutuhake kanthi negesake sinyal waitrequest. Yen agen nggunakake waitrequest kanggo transfer maca utawa nulis, agen kasebut kudu nggunakake waitrequest kanggo loro kasebut.

A agen biasane nampa alamat, byteenable, maca utawa nulis, lan writedata sawise pinggiran munggah jam. A agen negesake waitrequest sadurunge pinggiran jam munggah kanggo nahan transfer. Nalika agen negesake waitrequest, transfer kasebut ditundha. Nalika waitrequest ditegesake, alamat lan sinyal kontrol liyane tetep. Transfer lengkap ing pojok munggah saka clk pisanan sawise antarmuka agen deasserts waitrequest.
Ora ana watesan babagan suwene antarmuka agen bisa mandheg. Mulane, sampeyan kudu mesthekake yen antarmuka agen ora negesake waitrequest tanpa wates. Tokoh ing ngisor iki nuduhake transfer maca lan nulis nggunakake waitrequest.

Cathetan:

waitrequest bisa decoupled saka maca lan nulis sinyal request. waitrequest bisa ditegesake sajrone siklus nganggur. Host Avalon-MM bisa miwiti transaksi nalika waitrequest ditegesake lan ngenteni sinyal kasebut deasserted. Nggabungake waitrequest saka panjalukan maca lan nulis bisa nambah wektu sistem. Decoupling ngilangi loop kombinasional kalebu sinyal maca, nulis, lan ngenteni. Yen luwih decoupling dibutuhake, gunakake properti waitrequestAllowance. WaitrequestAllowance kasedhiya wiwit karo release Quartus® Prime Pro v17.1 Stratix® 10 ES Editions.

Gambar 7.

Waca lan Tulis Transfer karo Waitrequest

clk

alamat

bisa ditepungi

maca nulis waitrequest readdata

maca data

wangsulan

nulis data

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 21

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24
Angka-angka ing diagram wektu iki, tandhani transisi ing ngisor iki: 1. alamat, byteenable, lan maca ditegesake sawise pinggiran munggah clk. Ing
agen negesake waitrequest, stalling transfer. 2. waitrequest punika sampLED. Amarga waitrequest ditegesake, siklus dadi
negara ngenteni. alamat, maca, nulis, lan byteenable tetep pancet. 3. Agen deasserts waitrequest sawise pinggiran munggah clk. Agen kasebut negesake
maca data lan respon. 4. Tuan rumah samples readdata, nanggepi lan deasserted waitrequest
ngrampungake transfer. 5. alamat, writedata, byteenable, lan sinyal nulis ditegesake sawise
munggah pinggir clk. Agen negesake waitrequest nundha transfer kasebut. 6. Agen deasserts waitrequest sawise pinggiran munggah clk. 7. Agen njupuk nulis data mungkasi transfer.

Spesifikasi Antarmuka Avalon® 22

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

3.5.2. Transfer Nggunakake WaitrequestAllowance Property

Properti waitrequestAllowance nemtokake jumlah transfer sing bisa ditindakake dening host AvalonMM utawa agen Avalon-MM kudu nampa sawise sinyal waitrequest ditegesake. waitrequestAllowance kasedhiya wiwit karo release piranti lunak Intel Quartus Prime 17.1.
Nilai standar waitrequestAllowance yaiku 0, sing cocog karo prilaku sing diterangake ing Transfer Waca lan Tulis Khas, ing ngendi pratelan waitrequest mandhegake transfer saiki supaya ora ditanggepi utawa ditampa.
Agen Avalon-MM kanthi WaitrequestAllowance luwih saka 0 biasane bakal negesake waitrequest nalika buffer internal mung bisa nampa entri waitrequestAllowance sadurunge kebak. Avalon-MM sarwa dumadi karo waitrequestAllowance luwih saka 0 wis waitrequestAllowance siklus tambahan kanggo mungkasi ngirim transfer, sing ngidini pipelining liyane ing logika inang. Host kudu deassert sinyal maca utawa nulis nalika waitrequestallowance wis ngginakaken.
Nilai waitrequestAllowance luwih saka 0 ndhukung desain-kacepetan dhuwur ngendi wangun langsung saka backpressure bisa nyebabake gulung ing frekuensi operasi maksimum (FMAX) asring amarga logika combinatorial ing dalan kontrol. Agen Avalon-MM kudu ndhukung kabeh wektu transfer sing sah kanggo nilai WaitrequestAllowance. Kanggo example, agen karo waitrequestAllowance = 2 kudu bisa nampa samubarang gelombang transfer inang sing dituduhake ing ngisor ikiamples.

Informasi sing Gegandhengan Transfer Wacan lan Tulis Umum ing kaca 21

3.5.2.1. waitrequestAllowance Equals Two
Diagram wektu ing ngisor iki nggambarake wektu kanggo host Avalon-MM sing duwe rong siklus jam kanggo miwiti lan mungkasi ngirim transfer sawise agen Avalon-MM deasserts utawa negesake waitrequest.

Figure 8. Host nulis: waitrequestAllowance padha karo Two Clock Cycles

1 2

3 4

jam

nulis

panjalukan

data[7:0]

A0 A1 A2

A3 A4

B0 B1

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 23

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Penanda ing gambar iki menehi tandha acara ing ngisor iki:
1. Avalon-MM> inang drive nulis lan data.
2. Agen Avalon-MM> negesake waitrequest. Amarga waitrequestAllowance 2, host bisa ngrampungake 2 transfer data tambahan.
3. Tuan rumah deasserts nulis minangka dibutuhake amarga agen asserting waitrequest kanggo siklus katelu.
4. Avalon-MM> inang drive nulis lan data. Agen ora negesake waitrequest. Tulisan rampung.
5. Avalon inang drive nulis lan data sanajan agen negesake waitrequest. Amarga WaitrequestAllowance ana 2 siklus, nulis rampung.
6. Avalon inang drive nulis lan data. Agen ora negesake waitrequest. Tulisan rampung.

3.5.2.2. waitrequestAllowance padha karo siji
Diagram wektu ing ngisor iki nggambarake wektu kanggo host Avalon-MM sing duwe siji siklus jam kanggo miwiti lan mungkasi ngirim transfer sawise agen Avalon-MM deasserts utawa negesake waitrequest, mungguh:
Figure 9. Host Tulis: waitrequestAllowance Podo karo Siji Siklus Jam

1 klk

23 4

6 7

nulis

panjalukan

data[7:0]

A0 A1 A2

A3 A4

B1 B2

Nomer ing tokoh iki nandhani acara ing ngisor iki:
1. Avalon-MM inang drive nulis lan data.
2. Agen Avalon-MM negesake waitrequest. Amarga waitrequestAllowance 1, host bisa ngrampungake nulis.
3. Tuan rumah deasserts nulis amarga agen negesake waitrequest kanggo siklus kapindho.
4. Avalon-MM inang drive nulis lan data. Agen ora negesake waitrequest. Tulisan rampung.
5. Agen negesake waitrequest. Amarga WaitrequestAllowance yaiku 1 siklus, nulis rampung.

Spesifikasi Antarmuka Avalon® 24

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

6. Avalon-MM inang drive nulis lan data. Agen ora negesake waitrequest. Tulisan rampung.
7. Agen Avalon-MM negesake waitrequest. Amarga waitrequestAllowance 1, host bisa ngrampungake siji transfer data tambahan.
8. Avalon inang drive nulis lan data. Agen ora negesake waitrequest. Tulisan rampung.

3.5.2.3. waitrequestAllowance Equals Two - Ora Dianjurake

Diagram ing ngisor iki nggambarake wektu kanggo host Avalon-MM> sing bisa ngirim rong transfer sawise waitrequest ditegesake.

Wektu iki sah, nanging ora dianjurake. Ing mantan ikiample host counts nomer transaksi tinimbang nomer siklus jam. Pendekatan iki mbutuhake counter sing ndadekake implementasine luwih rumit lan bisa nyebabake penutupan wektu.
Nalika inang nemtokake nalika kanggo drive transaksi karo sinyal waitrequest lan nomer pancet siklus, inang miwiti utawa mungkasi transaksi adhedhasar sinyal kadhaptar.

Figure 10. waitrequestAllowance padha karo Loro Transfer

1 23 klr

nulis

panjalukan

data

Angka ing tokoh iki nandhani acara ing ngisor iki: 1. Avalon-MM> host negesake nulis lan drive data.
2. Agen Avalon-MM> negesake waitrequest.
3. Avalon-MM> inang drive nulis lan data. Amarga waitrequestAllowance 2, host drive data ing 2 siklus consecutive.
4. Avalon-MM> inang deasserts nulis amarga inang wis ngginakaken 2-transfer waitrequestAllowance.
5. Avalon-MM> inang masalah nulis sanalika waitrequest deasserted.
6. Avalon-MM> inang drive nulis lan data. Agen negesake waitrequest kanggo 1 siklus.
7. Nanggepi waitrequest, Avalon-MM> inang ngemu data kanggo 2 siklus.

3.5.2.4. WaitrequestAllowance Compatibility kanggo Avalon-MM Host lan Antarmuka Agen
Avalon-MM sarwa dumadi lan agen sing ndhukung sinyal waitrequest support backpressure. Host karo backpressure tansah bisa nyambung menyang agen tanpa backpressure. Host tanpa backpressure ora bisa nyambung menyang agen karo backpressure.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 25

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Tabel 11. kompatibilitas waitrequestAllowance kanggo Host Avalon-MM lan Agen

Host lan Agent waitrequestAllowance

Kompatibilitas

host = 0 agen = 0
host = 0 agen > 0

Nderek aturan kompatibilitas padha standar antarmuka Avalon-MM.
Sambungan langsung ora bisa. Adaptasi prasaja dibutuhake kanggo kasus host kanthi sinyal waitrequest. A sambungan mokal yen inang ora ndhukung sinyal waitrequest.

host > 0 agen = 0
host> 0 agen> 0

Sambungan langsung ora bisa. Adaptasi (buffers) dibutuhake nalika nyambung menyang agen karo sinyal waitrequest utawa negara ngenteni tetep.
Ora ana adaptasi sing dibutuhake yen sangu tuan rumah <= sangu agen. Yen tunjangan host < tunjangan agen, register pipa bisa dilebokake. Kanggo sambungan titik-kanggo-titik, sampeyan bisa nambah ndhaftar pipeline ing sinyal printah utawa sinyal waitrequest. Nganti ndhaftar stages bisa dilebokake ing ngendi yaiku bedane antarane sangu. Nyambungake host karo waitrequestAllowance luwih dhuwur tinimbang agen mbutuhake buffering.

3.5.2.5. WaitrequestAllowance Kasalahan Kahanan
Prilaku ora bisa ditebak yen antarmuka Avalon-MM nglanggar spesifikasi tunjangan waitrequest.
· Yen inang nerak waitrequestAllowance = specification dening ngirim luwih saka transfer, transfer bisa uga dropped utawa korupsi data bisa kelakon.
· Yen agen ngiklanake WaitrequestAllowance luwih gedhe tinimbang sing bisa ditindakake, sawetara transfer bisa dicopot utawa korupsi data bisa kedadeyan.
3.5.3. Waca lan Tulis Transfer karo Status Enteni Tetep
Agen bisa nemtokake status tunggu tetep nggunakake properti readWaitTime lan writeWaitTime. Nggunakake status tunggu tetep minangka alternatif kanggo nggunakake waitrequest kanggo nyegah transfer. Sinyal alamat lan kontrol (byteenable, maca, lan nulis) tetep konstan kanggo wektu transfer. Nyetel readWaitTime utawa writeWaitTime kanggo iku padha karo asserting waitrequest kanggo siklus saben transfer.
Ing gambar ing ngisor iki, agen duwe writeWaitTime = 2 lan readWaitTime = 1.

Spesifikasi Antarmuka Avalon® 26

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Gambar 11.

Waca lan Tulis Transfer nganggo Status Tunggu Tetep ing Antarmuka Agen

clk

alamat

bisa ditepungi

maca

nulis readdata respon writedata

respon readdata

nulis data

Nomer ing diagram wektu iki nandhani transisi ing ngisor iki:
1. Inang negesake alamat lan maca ing pojok munggah clk.
2. Pinggiran munggah sabanjure clk tandha pungkasan siklus ngenteni-negara pisanan lan mung. ReadWaitTime yaiku 1.
3. Agen negesake readdata lan respon ing pinggiran munggah clk. Transfer diwaca rampung.
4. writedata, alamat, byteenable, lan sinyal nulis kasedhiya kanggo agen.
5. Transfer nulis rampung sawise 2 siklus ngenteni-negara.
Transfer karo status tunggu siji umume digunakake kanggo peripheral off-chip multicycle. Peripheral njupuk alamat lan sinyal kontrol ing pojok munggah clk. Peripheral duwe siji siklus lengkap kanggo ngasilake data.
Komponen karo nul ngenteni-negara diijini. Nanging, komponen kanthi status tunggu nol bisa nyuda frekuensi sing bisa ditindakake. Zero ngenteni-negara mbutuhake komponèn kanggo generate respon ing siklus padha panjalukan iki presented.

3.5.4. Pipelined Transfer
Transfer diwaca pipelined Avalon-MM nambah throughput kanggo piranti agen sinkron sing mbutuhake sawetara siklus kanggo bali data kanggo akses pisanan. Piranti kasebut biasane bisa ngasilake siji nilai data saben siklus kanggo sawetara wektu sabanjure. Transfer maca pipelined anyar bisa diwiwiti sadurunge readdata kanggo transfer sadurunge bali.
Transfer maca pipelined nduweni fase alamat lan fase data. Tuan rumah miwiti transfer kanthi menehi alamat sajrone fase alamat. Agen ngrampungake transfer kasebut kanthi ngirim data sajrone fase data. Fase alamat kanggo transfer anyar (utawa sawetara transfer) bisa diwiwiti sadurunge fase data transfer sadurunge rampung. Wektu tundha kasebut diarani latensi pipa. Latensi pipeline yaiku durasi saka pungkasan fase alamat nganti wiwitan fase data.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 27

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Wektu transfer kanggo status tunggu lan latensi pipa duwe prabédan utama ing ngisor iki:
· Wait-states–Wait-states nemtokake dawa fase alamat. Enteni-negara mbatesi throughput maksimum port. Yen agen mbutuhake negara ngenteni kanggo nanggapi panjalukan transfer, port mbutuhake rong siklus jam saben transfer.
· Pipeline Latency–Pipeline Latency nemtokake wektu nganti data bali kanthi bebas saka fase alamat. Agen pipelined tanpa status tunggu bisa nahan siji transfer saben siklus. Nanging, agen bisa mbutuhake sawetara siklus latensi kanggo ngasilake unit data pisanan.
Status tunggu lan maca pipelined bisa didhukung bebarengan. Latensi pipa bisa tetep utawa variabel.

3.5.4.1. Transfer Waca Pipelin karo Latensi Variabel
Sawise njupuk sinyal alamat lan kontrol, agen pipelined Avalon-MM njupuk siji utawa luwih siklus kanggo ngasilake data. Agen pipelined bisa uga duwe sawetara transfer maca sing ditundha ing wektu tartamtu.
Transfer maca pipelined-variable:
· Mbutuhake siji sinyal tambahan, readdatavalid, sing nuduhake yen data sing diwaca bener.
· Kalebu set sinyal sing padha karo transfer maca non-pipelined.
Ing transfer maca pipelined variable-latensi, periferal Agen sing nggunakake readdatavalid dianggep pipelined karo latensi variabel. Sinyal readdata lan readdatavalid sing cocog karo printah sing diwaca bisa ditegesake siklus sawise printah maca kasebut ditegesake, paling awal.
Agen kasebut kudu ngasilake readdata kanthi urutan sing padha karo perintah maca sing ditampa. Port agen pipelined karo latensi variabel kudu nggunakake waitrequest. Agen bisa negesake waitrequest kanggo transfer kios kanggo njaga jumlah transfer sing ditundha. A agen bisa negesake readdatavalid kanggo nransfer data menyang inang independen apa agen wis stalling printah anyar karo waitrequest.

Cathetan:

Jumlah maksimum transfer sing ditundha minangka properti saka antarmuka agen. Kain interconnect mbangun logika kanggo rute readdata kanggo njaluk host nggunakake nomer iki. Antarmuka agen, dudu kain interkoneksi, kudu nglacak jumlah maca sing ditundha. Agen kudu negesake waitrequest kanggo nyegah jumlah maca sing ditundha ngluwihi jumlah maksimal. Yen agen duwe waitrequestAllowance> 0, agen kudu negesake waitrequest cukup awal supaya total transfer sing ditundha, kalebu sing ditampa nalika waitrequest ditegesake, ora ngluwihi jumlah maksimum transfer sing ditundha.

Spesifikasi Antarmuka Avalon® 28

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Gambar 12.

Transfer Waca Pipelin karo Latency Variabel

Tokoh ing ngisor iki nuduhake sawetara transfer diwaca agen. Agen kasebut pipelined karo latensi variabel. Ing tokoh iki, agen bisa nampa maksimal rong transfer sing ditundha. Agen nggunakake waitrequest supaya ora ngluwihi maksimum iki.

clk

alamat

addr1

addr2

addr3

addr4

addr5

maca

panjalukan

readdata readdatavalid

data 1

data2

data 3

data4

data5

Nomer ing diagram wektu iki, tandhani transisi ing ngisor iki:
1. Inang negesake alamat lan maca, miwiti transfer diwaca.
2. Agen njupuk addr1.
3. Agen njupuk addr2.
4. Agen negesake waitrequest amarga agen wis nampa maksimal rong maca sing ditundha, nyebabake transfer kaping telu menyang lapak.
5. Agen negesake data1, respon kanggo addr1. Agen deasserts waitrequest.
6. Agen njupuk addr3. Interkoneksi njupuk data1.
7. Agen njupuk addr4. Interkoneksi njupuk data2.
8. Agen drive readdatavalid lan readdata nanggepi transfer maca katelu.
9. Agen njupuk addr5. Interkoneksi njupuk data3. Sinyal maca wis deasserted. Nilai waitrequest wis ora cocog maneh.
10. Interkoneksi njupuk data4.
11. Agen drive data5 lan negesake readdatavalid ngrampungake fase data kanggo transfer diwaca pungkasan sing ditundha.
Yen agen ora bisa nangani transfer nulis nalika ngolah transfer diwaca sing ditundha, agen kudu negesake waitrequest lan mandhegake operasi nulis nganti transfer diwaca sing ditundha wis rampung. Spesifikasi Avalon-MM ora nemtokake nilai readdata yen agen nampa transfer nulis menyang alamat sing padha karo transfer diwaca sing lagi ditundha.
3.5.4.2. Transfer Waca Pipelin karo Latency Tetep
Fase alamat kanggo transfer maca latensi tetep identik karo kasus latensi variabel. Sawise fase alamat, pipelined karo latensi diwaca tetep njupuk jumlah siklus jam sing tetep kanggo ngasilake data sing bener. Properti readLatency nemtokake jumlah siklus jam kanggo ngasilake readdata sing bener. Interkoneksi njupuk readdata ing pinggiran jam munggah cocok, mungkasi phase data.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 29

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Sajrone fase alamat, sing bisa negesake waitrequest kanggo nahan transfer. Utawa, nemtokake readLatency kanggo nomer tetep negara ngenteni. Fase alamat rampung ing pinggir clk sabanjure sawise ngenteni negara, yen ana.

Sajrone fase data, drive maca data sawise latensi tetep. Kanggo latensi diwaca saka , kudu nampilake readdata sing bener ing Rising pinggiran clk sawise mburi phase alamat.

Gambar 13.

Transfer Waca Pipelin karo Latency Tetep Rong Siklus

Tokoh ing ngisor iki nuduhake sawetara transfer data antarane host lan pipelined. The drive waitrequest kanggo transfer lapak lan duwe latensi maca tetep 2 siklus.

clk

alamat

addr1

addr2 addr3

maca

panjalukan

maca data

data1

data2 data3

Angka ing diagram wektu iki, tandhani transisi ing ngisor iki: 1. A inang miwiti transfer diwaca dening asserting maca lan addr1. 2. The negesake waitrequest kanggo terus mati transfer kanggo siji siklus. 3. Sing nyekel addr1 ing pojok munggah clk. Tahap alamat rampung ing kene. 4. The presents valid readdata sawise 2 siklus, mungkasi transfer. 5. addr2 lan maca ditegesake kanggo transfer diwaca anyar. 6. Inang miwiti transfer maca katelu sak siklus sabanjuré, sadurunge data saka
transfer sadurunge bali.

3.5.5. Transfer Burst
A burst nindakake sawetara transfer minangka unit, tinimbang nambani saben tembung kanthi mandiri. Bursts bisa nambah throughput kanggo bandar agen sing entuk efisiensi luwih nalika nangani sawetara tembung sekaligus, kayata SDRAM. Efek net saka bursting yaiku ngunci arbitrase sajrone bledosan. Antarmuka Avalon-MM bledosan sing ndhukung maca lan nulis kudu ndhukung maca lan nulis bledosan.
Antarmuka Avalon-MM burst kalebu sinyal output burstcount. Yen agen duwe input burstcount, agen kasebut bisa bledosan.
Sinyal burstcount tumindak kaya ing ngisor iki:
· Ing wiwitan bledosan, burstcount nampilake jumlah transfer sekuensial ing burst.
· Kanggo jembaré saka burstcount, dawa burst maksimum yaiku 2 ( -1).Dawa bledosan legal minimal siji.

Spesifikasi Antarmuka Avalon® 30

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24
Kanggo ndhukung bledosan maca agen, agen uga kudu ndhukung:
· Enteni negara karo sinyal waitrequest.
· Transfer pipa kanthi latensi variabel kanthi sinyal readdatavalid.
Ing wiwitan bledosan, agen ndeleng alamat lan nilai dawa bledosan ing burstcount. Kanggo bledosan kanthi alamat lan nilai burstcount saka , agen kudu nindakake transfer consecutive wiwit saka alamat . Burst rampung sawise agen nampa (nulis) utawa bali (maca) ing tembung data. Agen bursting kudu njupuk alamat lan burstcount mung sapisan kanggo saben burst. Logika agen kudu nyimpulake alamat kanggo kabeh kajaba transfer pisanan ing bledosan. A agen uga bisa nggunakake sinyal input beginbursttransfer, kang interconnect negesake ing siklus pisanan saben bledosan.
3.5.5.1. Tulis Bursts
Aturan iki ditrapake nalika bledosan nulis diwiwiti kanthi jumlah burst luwih saka siji:
· Nalika burstcount saka diwenehi ing awal bledosan, agen kudu nampa unit nulis data berturut-turut kanggo ngrampungake bledosan. Arbitrase antarane pasangan host-agen tetep dikunci nganti bledosan rampung. Kunci iki njamin yen ora ana host liyane sing bisa nglakokake transaksi ing agen nganti bledosan nulis rampung.
· Agen mung kudu njupuk writedata nalika nulis negesake. Sajrone bledosan, host bisa deassert nulis nuduhake yen writedata ora bener. Deasserting nulis ora mungkasi bledosan. Deassertion nulis tundha bledosan lan ora ana host liyane sing bisa ngakses agen kasebut, nyuda efisiensi transfer.
· Agen tundha transfer kanthi negesake waitrequest meksa writedata, nulis, burstcount, lan byteenable supaya tetep.
· Fungsi saka sinyal byteenable padha kanggo bursting lan nonbursting agen. Kanggo 32-bit host burst-writing menyang agen 64-bit, diwiwiti saka alamat byte 4, transfer nulis pisanan sing katon dening agen ing alamat 0, kanthi byteenable = 8'b11110000. The byteenables bisa ngganti kanggo macem-macem tembung saka bledosan.
· Sinyal byteenable ora kabeh kudu ditegesake. A host burst nulis tembung parsial bisa nggunakake sinyal byteenable kanggo ngenali data sing ditulis.
· Nulis karo sinyal byteenable kabeh 0 mung liwati menyang agen AvalonMM minangka transaksi bener.
· Properti constantBurstBehavior nemtokake prilaku sinyal bledosan.
- Nalika constantBurstBehavior bener kanggo inang, inang terus alamat lan burstcount stabil saindhenging bledosan. Yen bener kanggo agen, constantBurstBehavior nyatakake yen agen ngarepake alamat lan burstcount bakal stabil sajrone bledosan.
- Nalika constantBurstBehavior palsu, inang terus alamat lan burstcount stabil mung kanggo transaksi pisanan bledosan. Nalika constantBurstBehavior palsu, agen sampalamat les lan burstcount mung ing transaksi pisanan bledosan.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 31

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Gambar 14.

Tulis Burst karo constantBurstBehavior Setel menyang Palsu kanggo Host lan Agen

Tokoh ing ngisor iki nduduhake agen nulis bledosan dawa 4. Ing Ex ikiample, agen negesake waitrequest kaping pindho tundha bledosan.

clk

alamat

addr1

miwitibursttransfer

burstcount

nulis

nulis data

data1

data2

data3

data4

panjalukan

Nomer ing diagram wektu iki nandhani transisi ing ngisor iki:
1. Host negesake alamat, burstcount, nulis, lan drive unit pisanan writedata.
2. Agen langsung negesake waitrequest, nuduhake yen agen ora siap kanggo nerusake transfer.
3. waitrequest kurang. Agen njupuk addr1, burstcount, lan unit pisanan saka writedata. Ing siklus sakteruse saka transfer, alamat lan burstcount ora digatèkaké.
4. Agen njupuk unit kapindho data ing pinggiran munggah clk.
5. Jeblugan ngaso nalika nulis deasserted.
6. Agen njupuk unit katelu saka data ing pojok munggah clk.
7. Agen negesake waitrequest. Kanggo nanggepi, kabeh output tetep konstan liwat siklus jam liyane.
8. Agen njupuk unit pungkasan data ing pinggiran munggah clk iki. Agen nulis burst ends.
Ing gambar ing ndhuwur, sinyal beginbursttransfer ditegesake kanggo siklus jam pisanan saka bledosan lan deasserted ing siklus jam sabanjuré. Malah yen agen negesake waitrequest, sinyal beginbursttransfer mung ditegesake kanggo siklus jam pisanan.
Informasi sing gegandhengan
Properti Antarmuka ing kaca 17

3.5.5.2. Maca Bursts
Waca semburan padha karo transfer maca pipelined kanthi latensi variabel. A maca bledosan nduweni alamat lan fase data sing béda. readdatavalid nuduhake nalika agen nampilake readdata sing bener. Ora kaya transfer maca pipelined, alamat bledosan diwaca siji nyebabake transfer data pirang-pirang.

Spesifikasi Antarmuka Avalon® 32

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Aturan iki ditrapake kanggo maca burst:
· Nalika inang nyambung langsung menyang agen, burstcount saka tegese agen kudu bali tembung readdata kanggo ngrampungake bledosan. Kanggo kasus nalika interkoneksi ngubungake pasangan host lan agen, interkoneksi bisa nyuda perintah maca sing dikirim saka host menyang agen. Kanggo example, yen inang ngirim printah diwaca karo nilai byteenable 0, interconnect bisa nyuda maca. Akibaté, agen ora nanggapi printah maca.
· Agen menehi saben tembung kanthi menehi readdata lan negesake readdata valid kanggo siklus. Deassertion saka telat readdatavalid nanging ora mungkasi phase data bledosan.
· Kanggo maca kanthi burstcount> 1, Intel nyaranake supaya kabeh byteenables.

Cathetan:

Intel nyaranake agen sing bisa bledosan ora duwe efek samping maca. (Spesifikasi iki ora njamin jumlah bita sing diwaca dening host saka agen supaya bisa nyukupi panjaluk.)

Gambar 15.

Maca Burst

Tokoh ing ngisor iki nggambaraké sistem karo loro bledosan sarwa dumadi ngakses agen. Elinga yen Host B bisa nyopir

panjalukan sing diwaca sadurunge data bali kanggo Host A.

clk

alamat A0 (Host A) A1 Host (B)

maca

miwitibursttransfer

panjalukan

burstcount

readdatavalid

maca data

D(A0)D(A0+1) D(A0+2D)(A0+3)D(A1)D(A1+1)

Nomer ing diagram wektu iki, tandhani transisi ing ngisor iki:
1. Host A negesake alamat (A0), burstcount, lan maca sawise pinggiran munggah clk. Agen negesake waitrequest, nyebabake kabeh input kajaba beginbursttransfer tetep konstan liwat siklus jam liyane.
2. Agen njupuk A0 lan burstcount ing pinggiran munggah clk iki. Transfer anyar bisa diwiwiti ing siklus sabanjure.
3. Host B drive alamat (A1), burstcount, lan maca. Agen negesake waitrequest, nyebabake kabeh input kajaba beginbursttransfer tetep. Agen kasebut bisa mbalekake data sing wis diwaca saka panjaluk sing diwaca pisanan ing wektu iki, paling awal.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 33

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24
4. Agen nampilake data sing wis diwaca sing bener lan negesake readdatavalid, nransfer tembung pisanan data kanggo host A.
5. Tembung kaloro kanggo host A ditransfer. Agen deasserts readdatavalid ngaso bledosan maca. Port agen bisa tetep readdatavalid deasserted kanggo nomer kasepakatan siklus jam.
6. Tembung pisanan kanggo host B bali.
3.5.5.3. LineWrapped Bursts
Prosesor kanthi cache instruksi entuk efisiensi kanthi nggunakake bledosan sing dibungkus garis. Nalika prosesor njaluk data sing ora ana ing cache, controller cache kudu ngisi kabeh baris cache. Kanggo prosesor karo ukuran garis cache 64 bait, cache miss nimbulaké 64 bait diwaca saka memori. Yen prosesor maca saka alamat 0xC nalika cache miss kedaden, pangontrol cache ora efisien bisa ngetokake bledosan ing alamat 0, asil ing data saka alamat diwaca 0x0, 0x4, 0x8, 0xC, 0x10, 0x14, 0x18, . . . 0x3c. Data sing dijaluk ora kasedhiya nganti maca kaping papat. Kanthi bledosan linewrapping, urutan alamat yaiku 0xC, 0x10, 0x14, 0x18, . . . 0x3C, 0x0, 0x4, lan 0x8. Data sing dijaluk bali dhisik. Kabeh baris cache pungkasane diisi maneh saka memori.
3.5.6. Waca lan Tulis Tanggapan
Kanggo agen Avalon-MM, prentah kudu diproses kanthi cara sing bebas bebaya. Waca lan tulis tanggapan kanthi urutan pesen sing ditampa.
3.5.6.1. Pesenan Transaksi kanggo Tanggapan Waca lan Tulis Avalon-MM (Host lan Agen)
Kanggo sembarang host Avalon-MM: · Avalon Interface Specifications njamin sing printah kanggo agen padha
tekan agen ing urutan masalah printah, lan agen nanggapi ing urutan masalah printah. · Agen sing beda-beda bisa nampa lan nanggapi prentah kanthi urutan sing beda tinimbang sing ditindakake dening host. Yen sukses, agen kasebut nanggapi kanthi urutan masalah. · Responses (yen ana) bali ing urutan masalah printah, preduli saka maca utawa nulis printah kanggo agen padha utawa beda. · Avalon Interface Specifications ora njamin supaya transaksi antarane host beda.
3.5.6.2. Avalon-MM Maca lan Nulis Responses Diagram Wektu
Diagram ing ngisor iki nuduhake acceptance printah lan pesenan masalah printah kanggo Avalon-MM maca lan nulis respon. Amarga antarmuka maca lan nulis nuduhake sinyal respon, antarmuka ora bisa ngetokake utawa nampa respon nulis lan respon maca ing siklus jam sing padha.
Waca tanggapan, kirim siji tanggapan kanggo saben data sing diwaca. A maca bledosan dawa saka asil ing wangsulan.

Spesifikasi Antarmuka Avalon® 34

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Tulis tanggapan, kirim siji tanggapan kanggo saben printah nulis. A bledosan nulis asil mung siji respon. Antarmuka agen ngirim respon sawise nampa transfer nulis final ing bledosan. Nalika antarmuka kalebu sinyal writeresponsevalid, kabeh printah nulis kudu rampung karo nulis respon.

Figure 16. Avalon-MM Maca lan Nulis Responses Wektu Diagram

clk

alamat

maca

nulis

readdatavalid

nulisresponsevalid

wangsulan

3.5.6.2.1. MinimumResponseLatency Timing Diagram kanthi readdatavalid utawa writeresponsevalid

Kanggo antarmuka karo readdatavalid utawa writeresponsevalid, standar minimalResponseLatency siji siklus bisa nyebabake kesulitan nutup wektu ing host Avalon-MM.

Diagram wektu ing ngisor iki nuduhake prilaku kanggo minimalResponseLatency 1 utawa 2 siklus. Elinga yen latensi respon nyata uga bisa luwih gedhe tinimbang nilai minimal sing diidinake kaya sing digambarake ing diagram wektu kasebut.

Gambar 17. minimalResponseLatency padha karo Siji Siklus

clk maca
maca data sing bener

Latensi respon minimal 1 siklus

Gambar 18. minimalResponseLatency padha karo Rong Siklus clk
maca 2 siklus minimalResponseLatency
maca data sing bener

Kompatibilitas
Antarmuka kanthi minimalResponseLatency sing padha bisa dioperasikake tanpa adaptasi. Yen host duwe minimalResponseLatency sing luwih dhuwur tinimbang agen, gunakake ndhaptar pipa kanggo ngimbangi bedane. Register pipa kudu

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 35

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

tundha readdata saka agen. Yen agen nduweni minimalResponseLatency sing luwih dhuwur tinimbang host, antarmuka bisa dioperasikake tanpa adaptasi.

3.6. Penyelarasan Alamat
Interkoneksi mung ndhukung akses sing selaras. Tuan rumah mung bisa ngetokake alamat sing dadi pirang-pirang ambane data ing simbol. Tuan rumah bisa nulis tembung parsial kanthi ngilangi sawetara byteenables. Kanggo example, byteenables nulis 2 bita ing alamat 2 yaiku 4'b1100.

3.7. Avalon-MM Agen Ngalamat

Ukuran bis dinamis ngatur data sajrone transfer antarane pasangan host-agen kanthi jembar data sing beda-beda. Data agen didadekake siji ing bita cedhak ing papan alamat host.

Yen ambane data inang luwih amba tinimbang ambane data agen, tembung ing papan alamat host map menyang sawetara lokasi ing papan alamat agen. Kanggo example, host 32-dicokot diwaca saka agen 16-dicokot asil loro transfer diwaca ing sisih agen. Wacan kasebut menyang alamat sing berturut-turut.

Yen host luwih sempit tinimbang agen, banjur interkoneksi ngatur jalur byte agen. Sajrone transfer diwaca host, interkoneksi mung menehi jalur bita sing cocog kanggo data agen menyang host sing luwih sempit. Sajrone transfer nulis host, interconnect
kanthi otomatis negesake sinyal byteenable kanggo nulis data mung menyang jalur byte agen sing ditemtokake.

Agen kudu duwe jembar data 8, 16, 32, 64, 128, 256, 512 utawa 1024 bit. Tabel ing ngisor iki nuduhake alignment kanggo data agen saka macem-macem widths ing host 32-bit nindakake akses lengkap tembung. Ing tabel iki, OFFSET[N] nuduhake ukuran tembung agen sing diimbangi menyang ruang alamat agen.

Tabel 12. Dynamic Bus ukuran Host-kanggo-Agen Pemetaan Alamat

Alamat Host Byte (1)

Akses

0x00

0x04

0x08

32-Bit Host Data

Nalika Ngakses Antarmuka Agen 8-Bit

Nalika Ngakses Antarmuka Agen 16-Bit

OFFSET[0]7..0

OFFSET[0]15..0 (2)

OFFSET[1]7..0 OFFSET[2]7..0 OFFSET[3]7..0

OFFSET[1]15..0 ——

OFFSET[4]7..0

OFFSET[2]15..0

OFFSET[5]7..0 OFFSET[6]7..0 OFFSET[7]7..0

OFFSET[3]15..0 ——

OFFSET[8]7..0

OFFSET[4]15..0

OFFSET[9]7..0

OFFSET[5]15..0

Nalika Ngakses Antarmuka Agen 64-Bit OFFSET[0]31..0 — — —
OFFSET[0]63..32 — — —
OFFSET[1]31..0 —
terus…

Spesifikasi Antarmuka Avalon® 36

Kirimi Umpan Balik

3. Avalon Memori-Mapped Antarmuka 683091 | 2022.01.24

Alamat Host Byte (1)

Akses

Nalika Ngakses Antarmuka Agen 8-Bit

32-Bit Host Data
Nalika Ngakses Antarmuka Agen 16-Bit

OFFSET[10]7..0

—

OFFSET[11]7..0

—

0x0c

OFFSET[12]7..0

OFFSET[6]15..0

OFFSET[13]7..0

OFFSET[7]15..0

OFFSET[14]7..0

—

4 Lan sateruse

OFFSET[15]7..0 Lan sateruse

— Lan sateruse

Cathetan: 1. Senajan host masalah alamat byte, host ngakses lengkap tembung 32-bit. 2. Kanggo kabeh entri agen, [ ] yaiku tembung offset lan nilai subskrip minangka bit ing tembung kasebut.

Nalika Ngakses Antarmuka Agen 64-Bit ——
OFFSET[1]63..32 — — — Lan sateruse

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 37

683091 | 2022.01.24 Kirimi Umpan Balik

4. Antarmuka ngganggu Avalon
Antarmuka Avalon Interrupt ngidini komponen agen menehi tandha acara menyang komponen host. Kanggo example, controller DMA bisa ngganggu prosesor sawise rampung transfer DMA.

4.1. Pangirim interrupt
Pangirim interrupt drive sinyal interrupt siji menyang panrima interrupt. Wektu sinyal irq kudu sinkron karo pinggiran munggah jam sing gegandhengan. irq ora ana hubungane karo transfer apa wae ing antarmuka liyane. irq kudu ditegesake nganti diakoni ing antarmuka agen Avalon-MM sing gegandhengan.
Interrupts minangka komponen tartamtu. Panrima biasane nemtokake respon sing cocok kanthi maca ndhaftar status interrupt saka antarmuka agen Avalon-MM.

4.1.1. Avalon Interrupt Pangirim Peran Sinyal

Tabel 13. Peran Sinyal Pangirim Interrupt

Peran Sinyal

Jembar

arah

dibutuhake

irq irq_n

1-32

Output

ya wis

Katrangan
Panjaluk Interrupt. Pangirim interrupt drive sinyal interrupt menyang panrima interrupt.

4.1.2. Interrupt Pangirim Properties

Tabel 14. Interrupt Pangirim Properties

Jeneng Properti

Nilai Default

Nilai Legal

Katrangan

digandhengakeAddressabl

N/A

ePoint

gegandhenganClock

N/A

Jeneng agen Avalon-MM ing komponen iki.
Jeneng antarmuka jam iki
komponen.

Jeneng antarmuka agen Avalon-MM sing menehi akses menyang ndhaftar kanggo layanan interrupt.
Jeneng antarmuka jam sing pangirim interupsi iki sinkron. Pangirim lan panrima bisa uga duwe nilai sing beda kanggo properti iki.

relatedReset

N/A

Jeneng reset

Jeneng antarmuka reset sing ngganggu iki

antarmuka iki

pangirim iku sinkron.

komponen.

ISO 9001:2015 Registered

4. Antarmuka ngganggu Avalon 683091 | 2022.01.24

4.2. Interrupt Receiver
Antarmuka panrima interrupt nampa interrupts saka antarmuka pangirim interrupt. Komponen karo antarmuka host Avalon-MM bisa kalebu panrima interrupts kanggo ndeteksi interrupts ditegesake dening komponen agen karo interrupted pangirim antarmuka. Panrima interrupt nampa panjalukan interrupt saka saben pangirim interrupt minangka bit kapisah.

4.2.1. Avalon Interrupt Receiver Peran Sinyal

Tabel 15. Peran Sinyal Panrima Interrupt

Peran Sinyal

Jembar

arah

dibutuhake

irq

Input

ya wis

Katrangan
irq iku -bit vektor, ing ngendi saben bit cocog langsung karo siji pangirim IRQ tanpa asumsi gawan saka prioritas.

4.2.2. Interrupt Receiver Properties

Tabel 16. Interrupt Receiver Properties

Jeneng Properti

Nilai Default

Nilai Legal

Katrangan

relatedAddressable Point

N/A

Jeneng Jeneng antarmuka host Avalon-MM digunakake kanggo

interrupts layanan Avalon-MM ditampa ing antarmuka iki.

tuan rumah

antarmuka

gegandhenganClock

N/A

Jeneng a Jeneng antarmuka Avalon Jam sing iki

Avalon

panrima interupsi sinkron. Pangirim lan

jam

panrima bisa duwe nilai beda kanggo sifat iki.

antarmuka

relatedReset

N/A

Jeneng a Jeneng antarmuka reset sing ngganggu iki

Avalon

panrima iku sinkron.

Reset

antarmuka

4.2.3. Wektu Interrupt

Avalon-MM host layanan prioritas 0 interrupt sadurunge prioritas 1 interrupt.

Gambar 19.

Wektu Interrupt

Ing gambar ing ngisor iki, interrupt 0 nduweni prioritas sing luwih dhuwur. Panrima interupsi lagi proses nangani int1

nalika int0 ditegesake. Panangan int0 diarani lan rampung. Banjur, panangan int1 diterusake. Ing

diagram nuduhake int0 deasserts ing wektu 1. int1 deasserts ing wektu 2.

clk

Panjaluk int0 individu
ing1

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 39

683091 | 2022.01.24 Kirimi Umpan Balik

5. Antarmuka Streaming Avalon

Sampeyan bisa nggunakake antarmuka Avalon Streaming (Avalon-ST) kanggo komponen sing drive bandwidth dhuwur, low-latency, data unidirectional. Aplikasi umum kalebu stream multiplexed, paket, lan data DSP. Sinyal antarmuka Avalon-ST bisa njlèntrèhaké antarmuka streaming tradisional ndhukung stream siji data tanpa kawruh saluran utawa wates paket. Antarmuka uga bisa ndhukung protokol sing luwih rumit sing bisa bledosan lan transfer paket kanthi paket interleaved ing pirang-pirang saluran.

Cathetan:

Yen sampeyan butuh antarmuka streaming data kanthi kinerja dhuwur, deleng Bab 6 Antarmuka Kredit Streaming Avalon.

Gambar 20. Antarmuka Avalon-ST - Aplikasi Khas Antarmuka Avalon-ST

Papan Sirkuit Cetak Antarmuka Intel FPGA Avalon-ST (Bidang Data)

Penjadwal

Input Avalon-ST

Rx IF inti ch

Sumber 0-2 Sink 1

Antarmuka Avalon-MM (Bidang Kontrol)

Sumber

Tx IF Inti Sink

Output Avalon-ST

Avalon-MM Host Interface
Prosesor

Avalon-MM Host Interface
Kontrol IO

Antarmuka Agen Avalon-MM
SDRAM Cntl
Memori SDRAM

Kabeh Avalon-ST sumber lan sink antarmuka ora kudu interoperable. Nanging, yen loro antarmuka nyedhiyakake fungsi sing cocog kanggo ruang aplikasi sing padha, adaptor kasedhiya kanggo ngidini interoperate.

ISO 9001:2015 Registered

5. Antarmuka Streaming Avalon 683091 | 2022.01.24
Antarmuka Avalon-ST ndhukung jalur data sing mbutuhake fitur ing ngisor iki:
· Low-latency, dhuwur-throughput point-to-point transfer data
· Dhukungan sawetara saluran kanthi interleaving paket fleksibel
· Sideband signaling saluran, kesalahan, lan wiwitan lan pungkasan delineation paket
· Dhukungan kanggo bledosan data
· Adaptasi antarmuka otomatis
5.1. Sarat lan Konsep
Protokol antarmuka Avalon-ST nemtokake istilah lan konsep ing ngisor iki:
· Avalon Streaming System–Sistem Avalon Streaming ngemot siji utawa luwih sambungan Avalon-ST sing nransfer data saka antarmuka sumber menyang antarmuka sink. Sistem sing ditampilake ing ndhuwur kalebu antarmuka Avalon-ST kanggo transfer data saka input sistem menyang output. Avalon-MM kontrol lan status ndhaftar antarmuka nyedhiyani kanggo kontrol lunak.
· Komponen Streaming Avalon–Sistem khas sing nggunakake antarmuka Avalon-ST nggabungake pirang-pirang modul fungsional, sing diarani komponen. Perancang sistem ngatur komponen lan nyambungake bebarengan kanggo ngleksanakake sistem.
· Antarmuka lan Sambungan Sumber lan Sink–Nalika rong komponen nyambung, data mili saka antarmuka sumber menyang antarmuka sink. Avalon Interface Specifications nelpon kombinasi antarmuka sumber nyambungake menyang antarmuka sink sambungan.
· Backpressure–Backpressure ngidini sink kanggo menehi tandha sumber supaya mandheg ngirim data. Dhukungan kanggo backpressure opsional. Sink nggunakake backpressure kanggo mungkasi aliran data amarga alasan ing ngisor iki:
- Nalika FIFOs sink kebak
- Nalika ana rame ing antarmuka output sawijining
· Transfer lan Siklus Siap–Transfer nyebabake panyebaran data lan kontrol saka antarmuka sumber menyang antarmuka sink. Kanggo antarmuka data, siklus siap minangka siklus sajrone sink bisa nampa transfer.
· Simbol–Simbol minangka unit data sing paling cilik. Kanggo umume antarmuka paket, simbol minangka bait. Siji utawa luwih simbol nggawe siji unit data sing ditransfer ing siklus.
· Saluran–Sawijining saluran minangka jalur utawa tautan fisik utawa logis sing ngliwati informasi antarane rong port.
· Beat–Beat yaiku transfer siklus siji antarane antarmuka sumber lan sink sing digawe saka siji utawa luwih simbol.
· Paket–Paket minangka kumpulan data lan sinyal kontrol sing dikirimake sumber bebarengan. Paket bisa ngemot header kanggo mbantu router lan piranti jaringan liyane ngarahake paket menyang tujuan sing bener. Aplikasi nemtokake format paket, dudu spesifikasi iki. Paket Avalon-ST bisa beda-beda dawa lan bisa interleaved antarane sambungan. Kanthi antarmuka Avalon-ST, panggunaan paket minangka opsional.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 41

5. Antarmuka Streaming Avalon 683091 | 2022.01.24

5.2. Peran Sinyal Antarmuka Streaming Avalon

Saben sinyal ing sumber streaming Avalon utawa antarmuka sink cocog karo siji peran sinyal streaming Avalon. Antarmuka streaming Avalon bisa uga ngemot siji conto saben peran sinyal. Kabeh peran sinyal streaming Avalon ditrapake kanggo sumber lan sink lan duwe makna sing padha.

Tabel 17.

Sinyal Antarmuka Streaming Avalon
Ing tabel ing ngisor iki, kabeh peran sinyal aktif dhuwur.

Peran Sinyal

Jembar

arah

dibutuhake

Katrangan

kesalahan data saluran siap
sah

1 128 1 8,192 1 256
1
1

Sinyal dhasar

Sumber Sink

Ora

Nomer saluran kanggo data sing ditransfer

ing siklus saiki.

Yen antarmuka ndhukung sinyal saluran, ing

antarmuka uga kudu netepake parameter maxChannel.

Sumber Sink

Ora

Sinyal data saka sumber menyang sink,

biasane nggawa akeh informasi

ditransfer.

Parameter luwih nemtokake isi lan

format sinyal data.

Sumber Sink

Ora

Topeng dicokot kanggo nandhani kasalahan sing mengaruhi data

ditransfer ing siklus saiki. A bit siji

saka sinyal kesalahan topeng saben kasalahan ing

komponen ngenali. ErrorDescriptor

nemtokake sifat sinyal kesalahan.

Sumber Sink

Ora

Negesake dhuwur kanggo nuduhake yen sink bisa nampa

data. siap ditegesake dening sink ing siklus

kanggo menehi tandha siklus minangka siap

sepeda; Pit; ontel. Sumber bisa mung negesake bener lan

nransfer data sajrone siklus siap.

Sumber tanpa input siap ora ndhukung backpressure. Sinks tanpa output siap ora perlu backpressure.

Sumber Sink

Ora

Sumber negesake sinyal iki supaya nduweni kualifikasi liyane

sumber kanggo sink sinyal. Sink samples data lan

sinyal sumber-kanggo-sink liyane ing siklus siap

ngendi sah ditegesake. Kabeh siklus liyane

digatekake.

Sumber tanpa output bener implicitly nyedhiyani data bener ing saben siklus sing sink ora negesake backpressure. Sinks tanpa input bener nyana data bener ing saben siklus sing padha ora backpressuring.

kosong
endofpacket startofpacket

1 10
1 1

Sinyal Transfer Paket

Sumber Sink

Ora

Nuduhake nomer simbol sing kosong,

sing, ora makili data bener. Sing kosong

sinyal ora perlu ing antarmuka ngendi ana

iku siji simbol saben beat.

Sumber Sink

Ora

Dipuntegesi dening sumber kanggo menehi tandha pungkasan a

paket

Sumber Sink

Ora

Ditegesake dening sumber kanggo menehi tandha wiwitan

paket.

Spesifikasi Antarmuka Avalon® 42

Kirimi Umpan Balik

5. Antarmuka Streaming Avalon 683091 | 2022.01.24

5.3. Urutan Sinyal lan Wektu

5.3.1. Antarmuka Sinkron
Kabeh transfer sambungan Avalon-ST kedadeyan sinkron menyang pinggiran munggah sinyal jam sing gegandhengan. Kabeh output saka antarmuka sumber menyang antarmuka sink, kalebu data, saluran, lan sinyal kesalahan, kudu kadhaptar ing pojok munggah jam. Input menyang antarmuka sink ora kudu didaftar. Ndhaptar sinyal ing sumber nggampangake operasi frekuensi dhuwur.
5.3.2. Jam Ngaktifake
Komponen Avalon-ST biasane ora kalebu jam ngaktifake input. Sinyal Avalon-ST dhewe cukup kanggo nemtokake siklus sing kudu lan ora bisa diaktifake. Komponen sing cocog karo Avalon-ST bisa uga duwe input jam kanggo logika internal. Nanging, komponen nggunakake jam mbisakake kudu mesthekake yen wektu antarmuka manut protokol.

5.4. Avalon-ST Interface Properties

Tabel 18. Avalon-ST Interface Properties

Jeneng Properti relatedClock

Nilai Default
1

Nilai Legal
Antarmuka jam

Katrangan
Jeneng antarmuka Jam Avalon sing antarmuka Avalon-ST iki sinkron.

relatedReset beatsPerCycle

Reset

Jeneng antarmuka Avalon Reset sing iki

antarmuka Avalon-ST antarmuka sinkron.

1,2,4,8 Nemtokake jumlah beats sing ditransfer ing siji

sepeda; Pit; ontel. Properti iki ngidini sampeyan nransfer 2 kapisah,

nanging aliran gathukane nggunakake padha

wiwitan_paket, pungkasan_paket, siap lan

sinyal bener.

beatsPerCycle minangka fitur sing arang digunakake saka protokol AvalonST.

dataBitsPerSymbol

1 512 Nemtokake jumlah bit saben simbol. Kanggo example,

antarmuka bait-oriented duwe simbol 8-dicokot. Nilai iki

ora diwatesi dadi kekuwatan 2.

kosongWithinPacket

palsu

bener, palsu Yen bener, kosong bener kanggo kabeh paket.

kesalahanDescriptor

Dhaptar saka

Dhaptar tembung sing nggambarake kesalahan sing ana gandhengane

senar

saben bit saka sinyal kesalahan. Dawane dhaftar kudu

padha karo jumlah bit ing sinyal kesalahan.

Tembung pisanan ing dhaptar ditrapake kanggo urutan paling dhuwur

dicokot. Kanggo example, "crc, overflow" tegese bit [1]

kesalahan nuduhake kesalahan CRC. Bit [0] nuduhake a

kesalahan overflow.

firstSymbolInHigh OrderBits

bener

bener, salah

Yen bener, simbol urutan pisanan didorong menyang bit paling penting ing antarmuka data. Simbol urutan paling dhuwur diwenehi label D0 ing spesifikasi iki. Nalika sifat iki disetel kanggo palsu, simbol pisanan katon ing bit kurang. D0 katon ing data [7:0]. Kanggo bis 32-bit, yen bener, D0 katon ing bit [31:24].
terus…

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 43

5. Antarmuka Streaming Avalon 683091 | 2022.01.24

Jeneng Properti maxChannel readyLatency
siapAllowance(1)

Nilai Default
0 0
0

Nilai Hukum 0 255
0 8
0 8

Katrangan
Jumlah maksimum saluran sing antarmuka data bisa ndhukung.
Nemtokake hubungan antarane pratelan saka sinyal siap lan pratelan saka sinyal bener. Yen siapLatency = ngendi n > 0, valid mung bisa ditegesake siklus sawise pratelan siap. Kanggo example, yen readyLatency = 1, nalika sink negesake siap, sumber kudu nanggapi karo pratelan bener paling 1 siklus sawise ndeleng pratelan siap saka sink.
Nemtokake jumlah transfer sing bisa dijupuk sink sawise siap deasserted. Nalika readyAllowance = 0, sink ora bisa nampa transfer sembarang sawise siap deasserted. Yen siyap Sangu = ngendi luwih saka 0, sink bisa nampa nganti transfer sawise siap deasserted.

Cathetan:

Yen sampeyan ngasilake interkoneksi streaming Avalon karo sumber streaming Avalon / sink BFM utawa komponen khusus lan BFM utawa komponen khusus iki duwe syarat readyLatency sing beda, Desainer Platform bakal masang adaptor ing interkoneksi sing digawe kanggo nampung prabédan readyLatency ing antarane sumber lan antarmuka sink. Dikarepake manawa sumber lan logika sink sampeyan netepi sifat interkoneksi sing digawe.

5.5. Transfer Data Biasane
Bagean iki nemtokake transfer data saka antarmuka sumber menyang antarmuka sink. Ing kabeh kasus, sumber data lan sink data kudu tundhuk karo spesifikasi. Sink data ora tanggung jawab kanggo ndeteksi kesalahan protokol sumber.

5.6. Rincian Sinyal
Tokoh nuduhake sinyal sing antarmuka Avalon-ST biasane kalebu. Antarmuka sumber Avalon-ST khas nyopir sinyal sing bener, data, kesalahan, lan saluran menyang sink. Sink bisa aplikasi backpressure karo sinyal siap.

(1) · Yen readyLatency = 0, readyAllowance bisa 0 utawa luwih saka 0.
· Yen readyLatency > 0, readyAllowance kudu padha utawa luwih gedhe tinimbang readyLatency.
· Yen sumber utawa sink ora nemtokake nilai kanggo readyAllowance banjur readyAllowance = readyLatency. Desain ora mbutuhake tambahan readyAllowance kajaba sampeyan pengin sumber utawa sink kanggo njupuk advantage saka fitur iki.

Spesifikasi Antarmuka Avalon® 44

Kirimi Umpan Balik

5. Antarmuka Streaming Avalon 683091 | 2022.01.24

Gambar 21. Sumber Data Sinyal Antarmuka Avalon-ST Khas
saluran kesalahan data bener

Data Sink siap

Rincian liyane babagan sinyal kasebut:
· siap–Ing antarmuka ndhukung backpressure, sink negesake siap kanggo menehi tandha ing siklus ngendi transfer bisa kelakon. Yen siap ditegesake ing siklus , sepeda; Pit; ontel dianggep siklus siap.
· valid–Sinyal sing sah nduweni kualifikasi data sing bener ing siklus apa wae kanthi transfer data saka sumber menyang sink. Ing saben siklus bener sink samples sinyal data lan sumber liyane kanggo sink sinyal.
· data–Sinyal data nggawa akeh informasi sing ditransfer saka sumber menyang sink. Sinyal data kasusun saka siji utawa luwih simbol sing ditransfer ing saben siklus jam. Parameter dataBitsPerSymbol nemtokake cara sinyal data dipérang dadi simbol.
· kesalahan–Ing sinyal kesalahan, saben bit cocog karo kondisi kesalahan sing bisa ditindakake. Nilai 0 ing siklus apa wae nuduhake data tanpa kesalahan ing siklus kasebut. Spesifikasi iki ora nemtokake tumindak sing ditindakake komponen nalika kesalahan dideteksi.
· saluran–Sumber nyopir sinyal saluran opsional kanggo nunjukake saluran data kasebut. Makna saluran kanggo antarmuka tartamtu gumantung ing aplikasi kasebut. Ing sawetara aplikasi, saluran nuduhake nomer antarmuka. Ing aplikasi liyane, saluran nuduhake nomer kaca utawa timeslot. Nalika sinyal saluran digunakake, kabeh data sing ditransfer ing saben siklus aktif belongs kanggo saluran sing padha. Sumber bisa ganti menyang saluran sing beda ing siklus aktif sing terus-terusan.
Antarmuka sing nggunakake sinyal saluran kudu nemtokake parameter maxChannel kanggo nuduhake nomer saluran maksimum. Yen jumlah saluran antarmuka ndhukung owah-owahan dinamis, maxChannel nuduhake nomer maksimum antarmuka bisa ndhukung.

5.7. Tata letak data

Gambar 22.

Simbol Data

Gambar ing ngisor iki nuduhake sinyal data 64-bit kanthi dataBitsPerSymbol=16. Simbol 0 paling

simbol pinunjul.

48 47 32 31 16 15

simbol 0 simbol 1 simbol 2 simbol 3

Antarmuka Avalon Streaming ndhukung mode big-endian lan little-endian. Tokoh ing ngisor iki minangka mantanample saka mode amba-endian, ngendi Symbol 0 ing bit-urutan dhuwur.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 45

5. Antarmuka Streaming Avalon 683091 | 2022.01.24

Gambar 23.

Tata letak data
Diagram wektu ing gambar ing ngisor iki nuduhake ex 32-bitample ngendi dataBitsPerSymbol = 8, lan beatsPerCycle = 1.
clk
siap
sah

kesalahan saluran
data[31:24] data[23:16] data[15:8] data[7:0]

D10

D11

DA DE

D12

DB DF

D13

5.8. Transfer Data tanpa Backpressure

Transfer data tanpa backpressure minangka transfer data Avalon-ST sing paling dhasar. Ing sembarang siklus jam tartamtu, antarmuka sumber drive data lan saluran opsional lan sinyal kesalahan, lan negesake bener. Antarmuka sink samples sinyal kasebut ing pojok munggah saka jam referensi yen bener wis negesake.

Gambar 24.

Transfer Data tanpa Backpressure

clk sah

data kesalahan saluran

D0 D1

D2 D3

5.9. Transfer Data karo Backpressure
Sink negesake siap kanggo siklus jam siji kanggo nunjukaké wis siyap kanggo siklus aktif. Yen sink wis siyap kanggo data, siklus kasebut minangka siklus siap. Sajrone siklus siap, sumber bisa negesake bener lan menehi data menyang sink. Yen sumber ora duwe data kanggo ngirim, sumber deasserts bener lan bisa drive data kanggo Nilai sembarang.
Antarmuka sing ndhukung backpressure nemtokake parameter readyLatency kanggo nunjukake jumlah siklus saka wektu sing siap ditegesake nganti data sing bener bisa didorong. Yen readyLatency ora nol, siklus yaiku siklus siap yen wis siap ditegesake ing siklus .
Nalika readyLatency = 0, transfer data mung kedadeyan nalika siap lan valid ditegesake ing siklus sing padha. Ing mode iki, sumber ora nampa sinyal siap sink sadurunge ngirim data bener. Sumber menehi data lan negesake sah yen sumber nduweni data sing bener. Sumber ngenteni sink kanggo njupuk data lan negesake siap. Sumber bisa ngganti data ing sembarang wektu. Sink mung njupuk data input saka sumber nalika wis siyap lan bener sing loro negesake.

Spesifikasi Antarmuka Avalon® 46

Kirimi Umpan Balik

5. Antarmuka Streaming Avalon 683091 | 2022.01.24
Nalika readyLatency>= 1, sink negesake siap sadurunge siklus siap dhewe. Sumber bisa nanggapi sajrone siklus sabanjure sing cocog kanthi negesake sah. Sumber bisa uga ora negesake sah sajrone siklus sing durung siap.
readyAllowance nemtokake jumlah transfer sing sink bisa dijupuk nalika siap deasserted. Nalika readyAllowance = 0, sink ora bisa nampa transfer sembarang sawise siap deasserted. Yen siyap Sangu = ngendi n> 0, sink bisa nampa nganti transfer sawise siap deasserted.
5.9.1. Transfer Data Nggunakake readyLatency lan readyAllowance

Aturan ing ngisor iki ditrapake nalika nransfer data nganggo readyLatency lan readyAllowance.
· Yen readyLatency 0, readyAllowance bisa luwih gedhe utawa padha karo 0.
· Yen readyLatency luwih saka 0, readyAllowance bisa luwih gedhe utawa padha karo readyLatency.

Nalika readyLatency = 0 lan readyAllowance = 0, transfer data mung kedadeyan yen wis siyap lan valid. Ing kasus iki, sumber ora nampa sinyal siap sink sadurunge ngirim data bener. Sumber menehi data lan negesake sah yen bisa. Sumber ngenteni sink kanggo njupuk data lan negesake siap. Sumber bisa ngganti data ing sembarang wektu. Sink mung njupuk data input saka sumber nalika wis siyap lan bener sing loro negesake.

Gambar 25. readyLatency = 0, readyAllowance = 0

Nalika readyLatency = 0 lan readyAllowance = 0 sumber bisa negesake sah ing sembarang wektu. Sink njupuk data saka sumber mung nalika siap = 1.

Gambar ing ngisor iki nuduhake prastawa kasebut: 1. Ing siklus 1 sumber menehi data lan negesake valid. 2. Ing siklus 2, sink negesake siap lan transfer D0. 3. Ing siklus 3, D1 pindhah. 4. Ing siklus 4, sink negesake siap, nanging sumber ora drive data bener. 5. Sumber menehi data lan negesake bener ing siklus 6. 6. Ing siklus 8, sink negesake siap, supaya D2 transfer. 7. Transfer D3 ing siklus 9 lan transfer D4 ing siklus 10.

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

siap

sah

data

D0 D1

D3 D4

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 47

5. Antarmuka Streaming Avalon 683091 | 2022.01.24

Gambar 26. readyLatency = 0, readyAllowance = 1

Nalika readyLatency = 0 lan readyAllowance = 1 sink bisa njupuk siji transfer data maneh sawise siap = 0.

Tokoh ing ngisor iki nuduhake prastawa kasebut: 1. Ing siklus 1 sumber menehi data lan negesake valid nalika sink negesake siap. D0 pindhah. 2. D1 ditransfer ing siklus 2. 3. Ing siklus 3, deaserts siap, nanging wiwit readyAllowance = 1 siji transfer maneh diijini, dadi D2
transfer. 4. Ing siklus 5 loro bener lan siap negasake, supaya D3 transfer. 5. Ing siklus 6, sumber deassers valid, supaya ora transfer data. 6. Ing siklus 7, negesake valid lan deaserts siap, nanging wiwit readyAllowance = 1 siji transfer maneh
diijini, supaya D4 transfer.

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

siap

sah

data

D0 D1 D2

D5 D6

Gambar 27. readyLatency = 1, readyAllowance = 2

Nalika readyLatency = 1 lan readyAllowance = 2 sink bisa nransfer data siji siklus sawise siap negesake, lan loro siklus transfer diijini sawise deasserts siap.

Tokoh ing ngisor iki nduduhake acara iki: 1. Ing siklus 0 sink negesake siap. 2. Ing siklus 1, sumber menehi data lan negesake valid. Transfer kedadeyan langsung. 3. Ing siklus 3, sink deasserts siap, nanging sumber isih negesake valid, lan drive data valid
amarga sink bisa dijupuk data rong siklus sawise deasserts siap. 4. Ing siklus 6, sink negesake siap. 5. Ing siklus 7, sumber menehi data lan negesake valid. Data iki ditampa. 6. Ing siklus 10, sink wis deasserted siap, nanging sumber negesake valid lan drive data valid amarga
sink bisa dijupuk data rong siklus sawise deasserts siap.

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

siap

sah

data

D0 D1 D2 D3

D4 D5

D6 D7

Requirements Adaptasi Tabel ing ngisor iki nerangake apa sumber lan sink antarmuka mbutuhake adaptasi.

Spesifikasi Antarmuka Avalon® 48

Kirimi Umpan Balik

5. Antarmuka Streaming Avalon 683091 | 2022.01.24

Tabel 19. Syarat Adaptasi Sumber/Sink

siap Latency

siap sangu

Adaptasi

Sumber readyLatency = Sink Sumber readyAllowance =

siap Latency

Sink siap sangu

Ora ana adaptasi sing dibutuhake: Sink bisa nangkep kabeh transfer.

Sumber readyAllowance > Sink readyAllowance

Adaptasi dibutuhake: Sawise siap wis deasserted, sumber bisa ngirim transfer luwih saka sink bisa dijupuk.

Sumber readyAllowance < Sink readyAllowance

Ora ana adaptasi dibutuhake: Sawise siap wis deasserted, sink bisa dijupuk transfer luwih saka sumber bisa ngirim.

Sumber readyLatency > Sink Source readyAllowance =

siap Latency

Sink siap sangu

Ora ana adaptasi dibutuhake: Sawise siap ditegesake, sumber wiwit ngirim mengko saka sink bisa dijupuk. Sawise siap deasserted, sumber bisa ngirim minangka akeh transfer minangka sink bisa dijupuk.

Sumber readyAllowance> Sink readyAllowance

Adaptasi dibutuhake: Sawise siap wis deasserted, sumber bisa ngirim transfer luwih saka sink bisa dijupuk.

Sumber siapAllowance< Sink readyAllowance

Ora ana adaptasi dibutuhake: Sawise siap wis deasserted, sumber ngirim transfer kurang saka sink bisa dijupuk.

Sumber readyLatency < SinkreadyLatency

Sumber readyAllowance = Sink readyAllowance

Adaptasi dibutuhake: Sumber bisa miwiti ngirim transfer sadurunge sink bisa dijupuk.

Sumber readyAllowance> Sink readyAllowance

Adaptasi dibutuhake: Sumber bisa miwiti ngirim transfer sadurunge sink bisa dijupuk. Uga, sawise siap deasserted, sumber bisa ngirim transfer luwih saka sink bisa dijupuk.

Sumber readyAllowance < Sink readyAllowance

Adaptasi dibutuhake: Sumber bisa miwiti ngirim transfer sadurunge sink bisa dijupuk.

5.9.2. Transfer Data Nggunakake readyLatency
Yen sumber utawa sink ora nemtokake nilai kanggo readyAllowance banjur readyAllowance = readyLatency. Desain sing nggunakake sumber lan sink ora mbutuhake tambahan readyAllowance kajaba sampeyan pengin sumber utawa sink njupuk advantage saka fitur iki.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 49

5. Antarmuka Streaming Avalon 683091 | 2022.01.24

Gambar 28.

Transfer karo Backpressure, readyLatency = 0
Tokoh ing ngisor iki nggambarake acara kasebut:

1. Sumber menehi data lan negesake bener ing siklus 1, sanajan sink durung siap.

2. Sumber ngenteni nganti siklus 2, nalika sink wis siap, sadurunge pindhah menyang siklus data sabanjuré.

3. Ing siklus 3, sumber drive data ing siklus padha lan sink siap nampa data. Transfer kedadeyan langsung.
4. Ing siklus 4, sink negesake siap, nanging sumber ora drive data bener.

012345678 klk

siap

sah

saluran

kesalahan

data

D0 D1

D2 D3

Gambar 29.

Transfer karo Backpressure, readyLatency = 1

Angka ing ngisor iki nuduhake transfer data kanthi readyLatency = 1 lan readyLatency = 2. Ing loro kasus kasebut, siap ditegesake sadurunge siklus siap, lan sumber nanggapi 1 utawa 2 siklus mengko kanthi menehi data lan negesake sah. Nalika readyLatency ora 0, sumber kudu deassert bener ing siklus non-siap.
clk

siap

sah

saluran

kesalahan

data

D0 D1

D2 D3 D4

Gambar 30.

Transfer karo Backpressure, readyLatency = 2

clk

siap

sah

saluran

kesalahan

data

D0 D1

D2 D3

5.10. Transfer Data Paket
Properti transfer paket nambah dhukungan kanggo transfer paket saka antarmuka sumber menyang antarmuka sink. Telung sinyal tambahan ditetepake kanggo ngleksanakake transfer paket. Antarmuka sumber lan sink kudu kalebu sinyal tambahan iki kanggo ndhukung paket. Sampeyan mung bisa nyambung sumber lan sink antarmuka karo

Spesifikasi Antarmuka Avalon® 50

Kirimi Umpan Balik

5. Antarmuka Streaming Avalon 683091 | 2022.01.24

sifat paket sing cocog. Desainer Platform ora kanthi otomatis nambah wiwitan paket, endofpacket, lan sinyal kosong menyang sumber utawa sink antarmuka sing ora kalebu sinyal kasebut.

Gambar 31. Sumber Data Sinyal Antarmuka Paket Avalon-ST

Data Sink

siap
sah
saluran kesalahan data paket wiwitan
endofpacket kosong

5.11. Rincian Sinyal
· paket wiwitan–Kabeh antarmuka sing ndhukung transfer paket mbutuhake sinyal wiwitan paket. startofpacket nandhani siklus aktif sing ngemot wiwitan paket. Sinyal iki mung diinterpretasikake nalika ditegesake sah.
· endofpacket–Kabeh antarmuka sing ndhukung transfer paket mbutuhake sinyal endofpacket. endofpacket nandhani siklus aktif sing ngemot pungkasan paket kasebut. Sinyal iki mung diinterpretasikake nalika ditegesake sah. startofpacket lan endofpacket bisa ditegesake ing siklus sing padha. Ora ana siklus nganggur sing dibutuhake ing antarane paket. Sinyal wiwitan paket bisa langsung sawise sinyal paket pungkasan sadurunge.
· kosong–Sinyal kosong opsional nuduhake jumlah simbol sing kosong sajrone siklus endofpacket. Sink mung mriksa nilai kosong sajrone siklus aktif sing wis ditetepake endofpacket. Simbol kosong tansah simbol pungkasan ing data, sing digawa dening bit-urutan kurang nalika firstSymbolInHighOrderBits = bener. Sinyal kosong dibutuhake ing kabeh antarmuka paket sing sinyal data nggawa luwih saka siji simbol data lan duwe format paket dawa variabel. Ukuran sinyal kosong ing bit ceil[log2( )].

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 51

5. Antarmuka Streaming Avalon 683091 | 2022.01.24

5.12. Rincian Protokol

Transfer data paket ngetutake protokol sing padha karo transfer data khas kanthi tambahan paket wiwitan, paket pungkasan, lan kosong.

Gambar 32.

Transfer Paket
Tokoh ing ngisor iki nggambarake transfer paket 17-bait saka antarmuka sumber menyang antarmuka sink, ing ngendi readyLatency = 0. Diagram wektu iki nggambarake acara ing ngisor iki:

1. Transfer data dumadi ing siklus 1, 2, 4, 5, lan 6, nalika wis siap lan valid.

2. Sajrone siklus 1, paket wiwitan ditegesake. 4 bait pisanan saka paket ditransfer.

3. Sajrone siklus 6, endofpacket ditegesake. kosong nduweni nilai 3. Nilai iki nuduhake yen iki pungkasan paket lan 3 saka 4 simbol kosong. Ing siklus 6, byte urutan dhuwur, data [31:24] drive data valid.

1234567 klk

siap

sah

paket wiwitan

endofpacket

kosong

saluran

000

kesalahan

000

data[31:24]

D0 D4

D8 D12 D16

data[23:16]

D1 D5

D9 D13

data[15:8]

D2 D6

D10 D14

data[7:0]

D3 D7

D11 D15

Spesifikasi Antarmuka Avalon® 52

Kirimi Umpan Balik

683091 | 2022.01.24 Kirimi Umpan Balik

6. Antarmuka Kredit Streaming Avalon
Antarmuka Avalon Streaming Credit kanggo digunakake karo komponen sing drive bandwidth dhuwur, low-latency, data unidirectional. Aplikasi umum kalebu stream multiplexed, paket, lan data DSP. Sinyal antarmuka Avalon Streaming Credit bisa njlèntrèhaké antarmuka streaming tradisional sing ndhukung aliran data siji, tanpa kawruh babagan saluran utawa wates paket. Antarmuka uga bisa ndhukung protokol sing luwih rumit sing bisa bledosan lan transfer paket kanthi paket interleaved ing pirang-pirang saluran.
Kabeh sumber Avalon Streaming Credit lan sink antarmuka ora kudu interoperable. Nanging, yen loro antarmuka nyedhiyakake fungsi sing cocog kanggo ruang aplikasi sing padha, adaptor kasedhiya kanggo ngidini interoperate.
Sampeyan uga bisa nyambungake sumber Avalon Streaming Credit menyang sink Avalon Streaming liwat adaptor. Kajaba iku, sampeyan bisa nyambungake sumber Avalon Streaming menyang sink Avalon Streaming Credit liwat adaptor.
Antarmuka Avalon Streaming Credit ndhukung jalur data sing mbutuhake fitur ing ngisor iki:
· Low-latency, dhuwur-throughput point-to-point transfer data
· Dhukungan sawetara saluran kanthi interleaving paket fleksibel
· Sideband signaling saluran, kesalahan, lan wiwitan lan pungkasan delineation paket
· Dhukungan kanggo bledosan data
· Sinyal pangguna minangka sinyal sideband kanggo fungsi sing ditemtokake pangguna

6.1. Sarat lan Konsep
Protokol antarmuka Avalon Streaming Credit nemtokake istilah lan konsep ing ngisor iki:
· Sistem Kredit Streaming Avalon– Sistem Kredit Streaming Avalon ngemot siji utawa luwih sambungan Kredit Streaming Avalon sing nransfer data saka antarmuka sumber menyang antarmuka sink.
· Komponen Kredit Streaming Avalon- Sistem khas sing nggunakake antarmuka Avalon Streaming nggabungake macem-macem modul fungsional, sing diarani komponen. Perancang sistem ngatur komponen lan nyambungake bebarengan kanggo ngleksanakake sistem.
· Antarmuka lan Sambungan Sumber lan Sink–Nalika rong komponen disambungake, kridit mili saka sink menyang sumber; lan data mili saka antarmuka sumber kanggo antarmuka sink. Kombinasi antarmuka sumber sing disambungake menyang antarmuka sink diarani minangka sambungan.
· Transfer– Transfer ngasilake data lan kontrol panyebaran saka antarmuka sumber menyang antarmuka sink. Kanggo antarmuka data, sumber bisa miwiti transfer data mung yen wis kasedhiya kridit. Kajaba iku, sink mung bisa nampa data yen duwe kridit sing pinunjul.

ISO 9001:2015 Registered

6. Antarmuka Kredit Streaming Avalon 683091 | 2022.01.24

· Simbol–Simbol minangka unit data sing paling cilik. Siji utawa luwih simbol nggawe siji unit data sing ditransfer ing siklus.
· Beat–Beat yaiku transfer siklus siji antarane antarmuka sumber lan sink sing digawe saka siji utawa luwih simbol.
· Paket–Paket minangka kumpulan data lan sinyal kontrol sing dikirim bebarengan. Paket bisa ngemot header kanggo mbantu router lan piranti jaringan liyane ngarahake paket menyang tujuan sing bener. Format paket ditetepake dening aplikasi, dudu spesifikasi iki. Paket Avalon Streaming bisa beda-beda dawa lan bisa interleaved antarane sambungan. Kanthi antarmuka Kredit Streaming Avalon, panggunaan paket minangka opsional.

6.2. Avalon Streaming Credit Interface Peran Sinyal

Saben sinyal ing sumber Avalon Streaming Credit utawa antarmuka sink cocog karo siji peran sinyal Avalon Streaming Credit. Antarmuka Avalon Streaming Credit bisa uga ngemot siji conto saben peran sinyal. Kabeh peran sinyal Avalon Streaming Credit ditrapake kanggo loro sumber lan sinks lan duwe teges padha kanggo loro.

Tabel 20. Sinyal Antarmuka Kredit Streaming Avalon

Jeneng Sinyal

arah

nganyari

Sink menyang

sumber

Jembar

kredit

Sink menyang

1-9

sumber

Opsional / dibutuhake

Katrangan

dibutuhake

Sink ngirim nganyari lan sumber nganyari counter kredit kasedhiya. Sink ngirim nganyari kanggo sumber nalika transaksi njedhul saka buffer sawijining.
counter kredit ing sumber tambah dening Nilai ing bis kredit saka sink kanggo sumber.

dibutuhake

Nuduhake kredit tambahan kasedhiya ing sink nalika nganyari ditegesake.
Bus iki nduweni nilai sing ditemtokake dening sink. Jembar saka bus kredit punika ceilog2 (MAX_CREDIT + 1). Sink ngirim kasedhiya nilai kredit ing bis iki sing nuduhake nomer transaksi bisa nampa. Sumber njupuk nilai kredit
mung yen sinyal nganyari ditegesake.

return_credit Sumber kanggo 1 sink

data sah
kesalahan

Sumber kanggo sink
Sumber kanggo sink

1-8192 1

Sumber kanggo sink

1-256

Dibutuhake Dibutuhake Dibutuhake Opsional

Ditegesake dening sumber kanggo bali 1 kredit bali menyang sink.
Cathetan: Kanggo rincian liyane, deleng Bagean 6.2.3 Mbalikake Kredit.
Data dipérang dadi simbol miturut definisi Avalon Streaming sing ana.
Ditegesake dening sumber kanggo nduweni kabeh sumber liyane kanggo nglelebke sinyal. Sumber bisa negesake mung sah yen kredit sing kasedhiya luwih saka 0.
Topeng bit digunakake kanggo nandhani kasalahan sing mengaruhi data sing ditransfer ing siklus saiki. A dicokot siji ing kesalahan digunakake kanggo saben kasalahan dikenali dening komponèn, minangka ditetepake dening property errorDescriptor.
terus…

Spesifikasi Antarmuka Avalon® 54

Kirimi Umpan Balik

6. Antarmuka Kredit Streaming Avalon 683091 | 2022.01.24

Saluran Jeneng Sinyal
startofpacket endofpacket kosong

Arah Sumber kanggo sink
Sumber kanggo sink Sumber kanggo sink Sumber kanggo sink
Sumber kanggo sink
Sumber kanggo sink

Jembar

Opsional / dibutuhake

Katrangan

1-128

Opsional

Nomer saluran kanggo data sing ditransfer ing siklus saiki.
Yen antarmuka ndhukung sinyal saluran, iku uga kudu nemtokake parameter maxChannel.

Sinyal Transfer Paket

Opsional

Ditegesake dening sumber kanggo menehi tandha wiwitan

saka paket.

Opsional

Ditegesake dening sumber kanggo menehi tandha pungkasan

paket.

ceil(log2(NUM_SYMBOLS)) Opsional

Nuduhake jumlah simbol sing kosong, yaiku, ora nuduhake data sing valid. Sinyal kosong ora digunakake ing antarmuka sing ana siji simbol saben beat.

Sinyal pangguna

1-8192

Opsional

Sembarang jumlah sinyal pangguna saben paket bisa ditampilake ing antarmuka sumber lan sink. Sumber mranata Nilai sinyal iki nalika
startofpacket ditegesake. Sumber ngirim ora ngganti nilai sinyal iki nganti wiwitan paket anyar. Rincian liyane ana ing bagean Sinyal Panganggo.

1-8192

Opsional

Sembarang sinyal pangguna saben simbol bisa ana ing sumber lan sink. Rincian liyane ana ing bagean Sinyal Panganggo.

6.2.1. Antarmuka Sinkron

Kabeh transfer sambungan Avalon Streaming kedadeyan sinkron menyang pinggiran munggah sinyal jam sing gegandhengan. Kabeh output saka antarmuka sumber menyang antarmuka sink,
kalebu data, saluran, lan sinyal kesalahan, kudu kadhaptar ing pinggiran munggah jam. Input menyang antarmuka sink ora kudu didaftar. Ndhaptar sinyal ing sumber nggampangake operasi frekuensi dhuwur.

Tabel 21. Properties Antarmuka Kredit Streaming Avalon

Jeneng Properti

Nilai Default

Nilai Legal

Katrangan

gegandhenganClock

jam

Jeneng antarmuka Jam Avalon sing iki

antarmuka

Antarmuka Avalon Streaming sinkron.

relatedReset

Reset

Jeneng antarmuka Avalon Reset sing iki

antarmuka

Antarmuka Avalon Streaming sinkron.

dataBitsPerSymbol symbolsPerBeat

1 8192

Nemtokake jumlah bit saben simbol. Kanggo example,

antarmuka bait-oriented duwe simbol 8-dicokot. Nilai iki

ora diwatesi dadi kekuwatan 2.

1 8192

Jumlah simbol sing ditransfer ing saben

siklus sah.

maksKredit

256

1-256

Jumlah maksimum kridit sing antarmuka data bisa ndhukung.
terus…

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 55

6. Antarmuka Kredit Streaming Avalon 683091 | 2022.01.24

Jeneng Properti errorDescriptor

Nilai Default
0

firstSymbolInHighOrderBits bener

maxChannel

Nilai Legal

Katrangan

Dhaptar senar

Dhaptar tembung sing nggambarake kesalahan sing ana gandhengane karo saben sinyal kesalahan. Dawane dhaptar kudu padha karo jumlah bit ing sinyal kesalahan. Tembung pisanan ing dhaptar ditrapake kanggo bit urutan paling dhuwur. Kanggo example, "crc, overflow" tegese bit [1] kesalahan nuduhake kesalahan CRC. Bit [0] nuduhake kesalahan overflow.

bener, salah

Jumlah maksimum saluran sing antarmuka data

bisa ndhukung.

6.2.2. Transfer Data Biasane
Bagean iki nemtokake transfer data saka antarmuka sumber menyang antarmuka sink. Ing kabeh kasus, sumber data lan sink data kudu tundhuk karo spesifikasi. Ora tanggung jawab sink data kanggo ndeteksi kesalahan protokol sumber.
Tokoh ing ngisor iki nuduhake sinyal sing biasane digunakake ing antarmuka Avalon Streaming Credit.
Gambar 33. Sinyal Kredit Streaming Avalon Khas

Minangka tokoh iki nuduhake, antarmuka sumber Avalon Streaming Credit khas drive bener, data, kesalahan, lan sinyal saluran menyang sink. Sink drive nganyari lan sinyal kredit.

Spesifikasi Antarmuka Avalon® 56

Kirimi Umpan Balik

6. Antarmuka Kredit Streaming Avalon 683091 | 2022.01.24
Gambar 34. Kredit Khas lan Transfer Data

Tokoh ndhuwur nuduhake kredit khas lan transfer data antarane sumber lan sink. Ana bisa dadi wektu tundha kasepakatan antarane sink asserting nganyari lan sumber nampa nganyari. Kajaba iku, bisa uga ana wektu tundha sewenang-wenang ing antarane sumber sing negesake sah kanggo data lan sink sing nampa data kasebut. Wektu tundha ing jalur kredit saka sink menyang sumber lan jalur data saka sumber menyang sink ora kudu padha. telat iki bisa 0 siklus uga, IE nalika sink negesake nganyari, iku katon dening sumber ing siklus padha. Kosok baline, nalika sumber negesake sah, katon dening sink ing siklus sing padha. Yen sumber wis nul kridit, iku ora bisa negesake bener. Kredit sing ditransfer minangka kumulatif. Yen sink wis ditransfer kridit witjaksono kanggo property maxCredit sawijining, lan durung nampa data sembarang, ora bisa negesake nganyari nganti nampa paling 1 data utawa wis nampa pulsa return_credit saka sumber.
Sink ora bisa backpressure data saka sumber yen sink wis kasedhiya kridit kanggo sumber, IE sink kudu nampa data saka sumber yen ana kridit pinunjul. Sumber ora bisa negesake sah yen durung nampa kredit utawa kesel kridit sing ditampa, yaiku wis ngirim data minangka ganti kridit sing ditampa.
Yen sumber wis nul kridit, sumber ora bisa miwiti transfer data ing siklus padha nampa kridit. Kajaba iku, yen sink wis nransfer kridit sing padha karo properti maxCredit lan nampa data, sink ora bisa ngirim nganyari ing siklus sing padha karo data sing ditampa. Watesan kasebut wis ditindakake kanggo ngindhari puteran kombinasi ing implementasine.
6.2.3. Mulihake Kredit
Protokol Kredit Streaming Avalon ndhukung sinyal return_credit. Iki digunakake dening sumber kanggo bali kridit bali menyang sink. Saben siklus sinyal iki ditegesake, iku nuduhake sumber menehi bali 1 kredit. Yen sumber pengin ngasilake pirang-pirang kridit, sinyal iki kudu ditegesake kanggo pirang-pirang siklus. Kanggo example, yen sumber pengin bali 10 kridit pinunjul, negesake sinyal return_credit kanggo 10 siklus. Sink kudu akun kanggo kridit bali ing counters pangopènan kredit internal sawijining. Kredit bisa dibalekake kanthi sumber kapan wae sajrone duwe kridit luwih saka 0.
Tokoh ing ngisor iki exemplifies sumber bali kredit. Minangka ditampilake ing tokoh, outstanding_credit minangka counter internal kanggo sumber. Nalika sumber ngasilake kridit, counter iki dikurangi.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 57

Gambar 35. Sumber Returning Credits

6. Antarmuka Kredit Streaming Avalon 683091 | 2022.01.24

Cathetan:

Senajan diagram ing ndhuwur nuduhake bali saka kridit nalika sah deasserted, return_credit uga bisa negesake nalika sah ditegesake. Ing kasus iki, sumber èfèktif nglampahi 2 kridit: siji kanggo sah, lan siji kanggo return_credit.

6.3. Sinyal Panganggo Kredit Streaming Avalon
Sinyal pangguna minangka sinyal sideband opsional sing mili bebarengan karo data. Iki dianggep bener mung nalika data bener. Amarga sinyal pangguna ora duwe makna utawa tujuan sing ditemtokake, ati-ati kudu digunakake nalika nggunakake sinyal kasebut. Tanggung jawab perancang sistem kanggo mesthekake yen loro IP sing disambungake siji liyane setuju karo peran sinyal pangguna.
Rong jinis sinyal pangguna diusulake: sinyal pangguna saben simbol lan sinyal pangguna saben paket.
6.3.1. Sinyal Pangguna Per-Simbol
Minangka jeneng kasebut, data kasebut nemtokake sinyal pangguna saben simbol (symbol_user) saben simbol. Saben simbol ing data bisa duwe sinyal pangguna. Kanggo example, yen nomer simbol ing data punika 8, lan amba symbol_user 2 bit, total jembaré saka sinyal symbol_user 16 bit.
Symbol_user sah mung nalika data bener. Sumber bisa ngganti sinyal iki saben siklus nalika data bener. Sink bisa nglirwakake nilai bit symbol_user kanggo simbol kosong.
Yen sumber sing duwe sinyal iki disambungake menyang sink sing ora duwe sinyal iki ing antarmuka, sinyal saka sumber tetep dangling ing interconnect kui.
Yen sumber sing ora duwe sinyal iki disambungake menyang sink sing nduweni sinyal iki ing antarmuka, sinyal input pangguna sink bakal dadi 0.
Yen loro sumber lan sink duwe nomer witjaksono saka simbol ing data, banjur sinyal pangguna kanggo loro kudu padha widths. Yen ora, padha ora bisa disambungake.

Spesifikasi Antarmuka Avalon® 58

Kirimi Umpan Balik

6. Antarmuka Kredit Streaming Avalon
683091 | 2022.01.24
Yen sumber sudhut disambungake menyang sink panah, lan loro-lorone duwe sinyal saben-simbol pangguna, banjur loro-lorone kudu bit witjaksono saka sinyal pangguna gadhah saben simbol. Kanggo example, yen sumber 16-simbol nduweni 2 bit sinyal pangguna sing digandhengake karo saben simbol (kanggo total 32 bit sinyal pangguna), banjur sink 4-simbol kudu duwe sinyal pangguna lebar 8-bit (2 bit sing digandhengake karo saben simbol). Adaptor format data bisa ngowahi data sumber 16-simbol menyang data sink 4-simbol, lan sinyal pangguna 32-bit dadi sinyal pangguna 8-bit. Adaptor format data njaga asosiasi simbol karo bit sinyal pangguna sing cocog.
Kajaba iku, yen sumber sing sempit disambungake menyang sink sing amba, lan loro-lorone duwe sinyal pangguna saben simbol, mula loro-lorone kudu duwe sinyal pangguna sing padha karo saben simbol. Kanggo example, yen sumber 4-simbol duwe 2 bit sinyal pangguna sing digandhengake karo saben simbol (kanggo total 8 bit sinyal pangguna), banjur sink 16-simbol kudu duwe sinyal pangguna lebar 32-bit (2 bit sing digandhengake karo saben simbol). Adaptor format data bisa ngowahi data sumber 4-simbol menyang data sink 16-simbol, lan sinyal pangguna 8-bit dadi sinyal pangguna 32-bit. Adaptor format data njaga asosiasi simbol karo bit sinyal pangguna sing cocog. Yen paket luwih cilik tinimbang rasio lebar data, adaptor format data nyetel nilai kosong. Sink kudu nglirwakake nilai bit pangguna sing ana gandhengane karo simbol kosong.
6.3.2. Sinyal Pangguna Per-Paket
Saliyane symbol_user, sinyal pangguna saben paket (packet_user) uga bisa diumumake ing antarmuka. Packet_user bisa ukurane sewenang-wenang. Ora kaya symbol_user, packet_user kudu tetep konstan ing saindhenging paket, yaiku nilaine kudu disetel ing wiwitan paket lan kudu tetep padha nganti pungkasan paket. Watesan iki ndadekake implementasine adaptor format data luwih gampang amarga ngilangi pilihan kanggo niru utawa chop (sumber sudhut, sink sempit) utawa concatenate (sumber sempit, sink sudhut) packet_user.
Yen sumber duwe packet_user lan sink ora, packet_user saka sumber tetep dangling. Ing kasus kaya mengkono, desainer sistem kudu ati-ati lan ora ngirim informasi kontrol kritis ing sinyal iki amarga wis rampung utawa sebagian ora digatèkaké.
Yen sumber ora duwe packet_user lan sink, packet_user kanggo sink diikat karo 0.

Kirimi Umpan Balik

Spesifikasi Antarmuka Avalon® 59

683091 | 2022.01.24 Kirimi Umpan Balik

7. Avalon Conduit Antarmuka

Cathetan:

Antarmuka Avalon Conduit nglumpukake koleksi sinyal sing sewenang-wenang. Sampeyan bisa nemtokake peran apa wae kanggo sinyal saluran. Nanging, nalika sampeyan nyambungake saluran, peran lan jembaré kudu cocog, lan arah kudu ngelawan. Antarmuka Avalon Conduit bisa kalebu sinyal input, output, lan bidirectional. A modul bisa duwe macem-macem Avalon Conduit antarmuka kanggo nyedhiyani klompok sinyal logis. Antarmuka saluran bisa ngumumake jam sing gegandhengan. Nalika antarmuka saluran sing disambungake ana ing domain jam sing beda, Desainer Platform ngasilake pesen kesalahan.
Yen bisa, sampeyan kudu nggunakake standar Avalon-MM utawa Avalon-ST antarmuka tinimbang nggawe antarmuka Avalon Conduit. Desainer Platform nyedhiyakake validasi lan adaptasi kanggo antarmuka kasebut. Desainer Platform ora bisa menehi validasi utawa adaptasi kanggo antarmuka Avalon Conduit.
Antarmuka saluran biasane digunakake kanggo drive sinyal piranti mati-chip, kayata alamat SDRAM, data lan sinyal kontrol.

ISO 9001:2015 Registered

7. Avalon Conduit Antarmuka 683091 | 2022.01.24

Gambar 36. Fokus ing Antarmuka Conduit

Ethernet PHY

Sistem Avalon-MM
Prosesor Avalon-MM
tuan rumah

Ethernet MAC
Host Avalon-MM

Logika Kustom
Host Avalon-MM

Sistem Interkoneksi Fabric

Agen Avalon-MM
Pengontrol SDRAM

Agen Avalon
Logika Kustom

Antarmuka Conduit
Memori SDRAM

Dokumen / Sumber Daya

intel MNL-AVABUSREF Avalon Interface [pdf] Manual pangguna
MNL-AVABUSREF, Antarmuka Avalon, Antarmuka Avalon MNL-AVABUSREF

Referensi

Manual pangguna

Antarmuka Avalon MNL-AVABUSREF

Dokumen / Sumber Daya

Referensi

Ninggalake komentar

Batal balesan