intel GX デバイスの正誤表と設計の推奨事項
この文書について
このドキュメントでは、インテル® Arria® 10 GX/GT デバイスに影響を与える既知のデバイスの問題に関する情報を提供します。 また、 Arria 10 GX/GT デバイスを使用する際に従うべき設計上の推奨事項も提供します。
ISO 9001：2015登録
Arria 10 GX/GT デバイスの設計上の推奨事項
次のセクションでは、 Arria 10 GX/GT デバイスを使用する際に従うべき推奨事項について説明します。
インテル Arria 10 デバイスの寿命に関するガイダンス
以下の表は、VGA ゲイン設定に対応する Arria 10 製品ファミリーの寿命ガイダンスを示しています。
| VGA ゲイン設定 | 継続稼働のためのデバイスの寿命に関するガイダンス (1) | |
| 100°CTJ （年） | 90°CTJ （年） | |
| 0 | 11.4 | 11.4 |
| 1 | 11.4 | 11.4 |
| 2 | 11.4 | 11.4 |
| 3 | 11.4 | 11.4 |
| 4 | 11.4 | 11.4 |
| 5 | 9.3 | 11.4 |
| 6 | 6.9 | 11.4 |
| 7 | 5.4 | 11.4 |
設計上の推奨事項
VGA ゲイン設定 5、6、または 7 を使用しており、11.4 年の寿命が必要な場合、インテルは次のガイドラインのいずれかを推奨します。
- VGA ゲイン設定を 4 に変更し、リンクを再調整します。または
- ジャンクション温度 TJ を 90°C に制限してください。
(1) デバイスの推奨寿命の計算では、デバイスが設定されており、トランシーバーの電源が常に入っている (24 x 7 x 365) ことを前提としています。
Arria 10 GX/GT デバイスのデバイス正誤表
| 問題 | 影響を受けるデバイス | 計画的な修正 |
| PCIe の自動レーン極性反転 ハードIP 6ページ目 | すべての Arria 10 GX/GT デバイス | 修正予定なし |
| PCIe ハードのリンク等化要求ビット ソフトウェアでIPをクリアできない 7ページ目 | すべての Arria 10 GX/GT デバイス | 修正予定なし |
| VCC に電源が供給されているときの VCCBAT 電流が大きい 下 8ページ目 | すべての Arria 10 GX/GT デバイス | 修正予定なし |
| エラー使用時の行 Y59 での失敗 検出巡回冗長検査 (EDCRC) またはパーシャル リコンフィギュレーション (PR) 9ページ目 | • インテル Arria 10 GX 160 デバイス
• インテル Arria 10 GX 220 デバイス • インテル Arria 10 GX 270 デバイス |
修正予定なし |
| • インテル Arria 10 GX 320 デバイス | ||
| GPIO 出力がオンチップ シリーズを満たしていない可能性があります 校正なしの終端 (Rs OCT) 抵抗許容差の仕様または電流 強さの期待値 10ページ目 | • インテル Arria 10 GX 160 デバイス
• インテル Arria 10 GX 220 デバイス • インテル Arria 10 GX 270 デバイス • インテル Arria 10 GX 320 デバイス |
修正予定なし |
| • インテル Arria 10 GX 480 デバイス | ||
| • インテル Arria 10 GX 570 デバイス | ||
| • インテル Arria 10 GX 660 デバイス |
PCIe ハード IP の自動レーン極性反転
PCIe リンクの両端を制御しない Arria 10 PCIe ハード IP オープン・システムの場合、インテルは Gen1x1 構成、プロトコル経由の構成 (CvP)、または自律ハード IP モードでの自動レーン極性反転を保証しません。 リンクが正常にトレーニングされないか、予想よりも狭い幅でトレーニングされる可能性があります。 計画された回避策や修正はありません。 他のすべての構成については、次の回避策を参照してください。
- 回避策: この問題を回避するための詳細については、ナレッジ データベースを参照してください。
- 状態: インテル Arria 10 GX/GT デバイスに影響します。 ステータス: 修正の予定はありません。
- 関連情報: 知識データベース
PCIeハードIPのリンク等化要求ビット
リンク等化要求ビット (リンク ステータス 5 レジスタのビット 2) は、PCIe Gen3 リンク等化中に設定されます。 このビットを一度設定すると、ソフトウェアでクリアすることはできません。 自律等化メカニズムはこの問題の影響を受けませんが、ソフトウェア等化メカニズムはリンク等化要求ビットの使用状況に応じて影響を受ける可能性があります。
- 回避策
PCIe エンドポイントとルート ポートの実装の両方にソフトウェア ベースのリンク イコライゼーション メカニズムを使用しないでください。 - 状態
- 影響: インテル Arria 10 GX/GT デバイス。
- 状態: 修正の予定はありません。
VCCがパワーダウンしたときの高いVCCBAT電流
VCCBAT の電源がオンのままのときに VCC の電源をオフにすると、VCCBAT は予想よりも高い電流を消費する可能性があります。
システムの電源が入っていないときにバッテリを使用して揮発性セキュリティ キーを維持すると、VCCBAT 電流が最大 120 µA になり、バッテリ寿命が短くなる可能性があります。
回避策
ボードで使用されているバッテリーの保持期間への影響を評価するには、バッテリー プロバイダーにお問い合わせください。
VCCBAT をオンボードの電源レールに接続しても影響はありません。
- 状態
- 影響: インテル Arria 10 GX/GT デバイス
- ステータス: 修正予定はありません。
エラー検出巡回冗長検査 (EDCRC) または部分再構成 (PR) を使用する場合の行 Y59 の障害
エラー検出巡回冗長検査 (EDCRC) または部分リコンフィギュレーション (PR) 機能が有効になっている場合、 Arria 20 GX デバイスの行 59 に配置されているフリップフロップ、DSP、M10K、または LUTRAM などのクロック駆動コンポーネントから予期しない出力が発生する可能性があります。
この障害は、温度と体積に敏感ですtage.
インテル Quartus® Prime 開発ソフトウェアのバージョン 18.1.1 以降では、次のエラー メッセージが表示されます。
- インテル Quartus Prime スタンダード・エディション:
- 情報 (20411): EDCRC の使用が検出されました。 ターゲット デバイスでこれらの機能を確実に動作させるには、特定のデバイス リソースを無効にする必要があります。
- エラー (20412): 行 Y=59 でデバイス リソースをブロック アウトし、EDCRC で信頼性の高い動作を確保するには、フロアプランの割り当てを作成する必要があります。 Logic Lock (標準) リージョン ウィンドウを使用して、原点 X0_Y59、高さ = 1、幅 = <#> の空の予約済みリージョンを作成します。 また、view その行と重複する既存の Logic Lock (標準) リージョンをすべて削除し、それらが未使用のデバイス リソースを占めているかどうかを確認します。
- インテル Quartus Prime プロ・エディション:
- 情報 (20411): PR および/または EDCRC の使用が検出されました。 ターゲット デバイスでこれらの機能を確実に動作させるには、特定のデバイス リソースを無効にする必要があります。
- エラー (20412): フロアプラン割り当てを作成して行 Y=59 のデバイス リソースをブロックし、PR および/または EDCRC による信頼性の高い動作を確保する必要があります。 [ロジック ロック領域] ウィンドウを使用して空の予約領域を作成するか、 set_instance_assignment -name EMPTY_PLACE_REGION “X0 Y59 X<#> Y59-R:C-empty_region” -to | を追加します。 Quartus設定に直接アクセス File (.qsf)。 また、view その行と重なっている既存の Logic Lock 領域を調べ、それらが未使用のデバイス リソースを占めているかどうかを確認します。
注記：
インテル Quartus Prime ソフトウェアのバージョン 18.1 以前では、これらのエラーは報告されません。
回避策
Quartus Prime Settings で空のロジック ロック領域インスタンスを適用します。 File (.qsf) 行 Y59 の使用を避けるため。 詳細については、対応するナレッジ ベースを参照してください。
状態
影響:
- インテル Arria 10 GX 160 デバイス
- インテル Arria 10 GX 220 デバイス
- インテル Arria 10 GX 270 デバイス
- インテル Arria 10 GX 320 デバイス
ステータス: 修正予定はありません。
GPIO 出力は、キャリブレーション抵抗許容範囲の仕様または電流強度の期待値がない場合、オンチップ直列終端 (Rs OCT) に適合しない場合があります
説明
GPIO プルアップ・インピーダンスは、 Arria 10 デバイスのデータシートに記載されているキャリブレーション抵抗許容差仕様がなければ、オンチップ直列終端 (Rs OCT) を満たさない可能性があります。 電流強度の選択を使用しているときに、GPIO 出力バッファが VOH vol で予想される電流強度を満たさない場合があります。tagHIGH 駆動時の e レベル。
回避策
デザインでキャリブレーションを使用してオンチップ直列終端 (Rs OCT) を有効にします。
状態
影響:
- インテル Arria 10 GX 160 デバイス
- インテル Arria 10 GX 220 デバイス
- インテル Arria 10 GX 270 デバイス
- インテル Arria 10 GX 320 デバイス
- インテル Arria 10 GX 480 デバイス
- インテル Arria 10 GX 570 デバイス
- インテル Arria 10 GX 660 デバイス
ステータス: 修正予定はありません。
Arria 10 GX/GT デバイスの正誤表と設計の推奨事項の文書改訂履歴
| ドキュメントバージョン | 変更点 |
| 2022.08.03 | 新しい正誤表を追加しました: GPIO 出力は、キャリブレーション抵抗許容範囲の仕様または電流強度の期待値がない場合、オンチップ直列終端 (Rs OCT) に適合しない場合があります. |
| 2020.01.10 | 新しい正誤表を追加しました: エラー検出巡回冗長検査 (EDCRC) または部分再構成 (PR) を使用する場合の行 Y59 の障害. |
| 2019.12.23 | 新しい正誤表を追加しました: PCIe ハード IP のリンク等化要求ビットをソフトウェアでクリアできない. |
| 2017.12.20 | 新しい正誤表を追加しました: 高い VCCBAT 現在 いつ VCC is パワード 下. |
| 2017.07.28 | 初回リリース。 |
インテルコーポレーション。 全著作権所有。 Intel、Intel ロゴ、およびその他の Intel マークは、Intel Corporation またはその子会社の商標です。 インテルは、インテルの標準保証に従って、FPGA および半導体製品の性能を現在の仕様に合わせて保証しますが、予告なしにいつでも製品およびサービスを変更する権利を留保します。 インテルは、インテルが書面で明示的に同意した場合を除き、ここに記載されている情報、製品、またはサービスの適用または使用から生じる一切の責任を負わないものとします。 インテルのお客様は、公開されている情報を信頼したり、製品やサービスを注文したりする前に、最新バージョンのデバイス仕様を入手することをお勧めします。
*その他の名称およびブランドは、一般に各社の所有物である場合があります。
ドキュメント / リソース
 |
intel GX デバイスの正誤表と設計の推奨事項 [pdf] ユーザーガイド GX、GT、GX デバイスの正誤表と設計の推奨事項、デバイスの正誤表と設計の推奨事項、正誤表と設計の推奨事項、設計の推奨事項、推奨事項 |
