Placa de entrada y salida digital compatible con ALPHA DATA FMC-PLUS-QSFP-DD
Información del producto
El FMC-PLUS-QSFP-DD es un módulo de E/S serie de alta velocidad (HSSIO) diseñado por Alpha Data Parallel Systems Ltd. Proporciona a los usuarios la capacidad de conectarse y comunicarse con conectores QSFP-DD. El módulo ofrece varias características y funcionalidades para mejorar la transmisión de datos y la conectividad.
Presupuesto
- Revisión: 1.1
- Fecha de publicación: 22 de marzo de 2023
- Copyright: Protegido por la ley de derechos de autor
- Fabricante: Alpha Data Parallel Systems Ltd.
- Dirección de la oficina central: Suite L4A, 160 Dundee Street, Edimburgo, EH11 1DQ, Reino Unido
- Teléfono de la oficina central: +44 131 558 2600
- Fax de la oficina central: +44 131 558 2700
- Correo electrónico de la oficina central: ventas@alpha-data.com
- Oficina central Websitio: http://www.alpha-data.com
- Dirección de la oficina en EE. UU.: 10822 West Toller Drive, Suite 250 Littleton, CO 80127
- Teléfono de la oficina de EE. UU.: (303) 954 8768
- Teléfono gratuito de la oficina de EE. UU.: (866) 820 9956
- Correo electrónico de la oficina de EE. UU.: ventas@alpha-data.com
- Oficina de EE.UU. Websitio: http://www.alpha-data.com
Instrucciones de uso del producto
Introducción
El módulo FMC-PLUS-QSFP-DD está diseñado para mejorar las capacidades de E/S serie de alta velocidad. Es importante consultar el manual del usuario para obtener instrucciones detalladas sobre la instalación y el uso.
Referencias y especificaciones
Para referencias y especificaciones detalladas, consulte el manual de usuario proporcionado con el módulo.
E/S serie de alta velocidad (HSSIO)
El módulo FMC-PLUS-QSFP-DD admite conexiones IO serie de alta velocidad. Permite a los usuarios transmitir datos a altas velocidades para diversas aplicaciones.
Reloj de usuario
El módulo proporciona una función de reloj de usuario que permite la sincronización y el control de tiempo para la transmisión de datos. Consulte el manual del usuario para obtener instrucciones sobre cómo utilizar la función de reloj del usuario.
Conectores
El módulo está equipado con conectores QSFP-DD para una conectividad fluida y confiable. Asegure un acoplamiento de cables adecuado para un rendimiento óptimo.
Cables de acoplamiento
Consulte el manual del usuario para conocer los cables de acoplamiento recomendados para garantizar la compatibilidad y la transmisión de datos confiable.
Instalación
La instalación adecuada del módulo FMC-PLUS-QSFP-DD es crucial para un rendimiento y funcionalidad óptimos.
Instrucciones de manejo
Siga las instrucciones de manejo proporcionadas en el manual del usuario para evitar daños al módulo durante la instalación o el mantenimiento.
Volumen IOtage Selección
Consulte el manual del usuario para obtener instrucciones sobre cómo seleccionar el volumen de E/S adecuado.tage para su aplicación específica.
Apéndice A: Asignaciones de pines FMC+
Para obtener asignaciones de pines detalladas, consulte el Apéndice A en el manual del usuario.
A.1 Señales de reloj
El Apéndice A proporciona información sobre las asignaciones de pines relacionadas con las señales de reloj. Asegure la configuración adecuada para un control preciso de la sincronización.
A.2 E/S serie de alta velocidad
Consulte el Apéndice A para conocer las asignaciones de pines relacionadas con las conexiones IO serie de alta velocidad. Esta información es crucial para una adecuada transmisión de datos y conectividad.
Apéndice B: Asignaciones de pines GPIO de Alpha Data
Para obtener asignaciones detalladas de pines GPIO, consulte el Apéndice B en el manual del usuario. Esta información es útil para configurar la funcionalidad GPIO.
Lista de Tablas
- Tabla 1: Imagen FMC-PLUS-QSFP-DD
- Tabla 2: Diagrama de bloques FMC-PLUS-QSFP-DD
- Tabla 3: Características del lado superior del FMC-PLUS-QSFP-DD
Lista de figuras
- Figura 1: Imagen FMC-PLUS_QSFP-DD
- Figura 2: Diagrama de bloques FMC-PLUS_QSFP-DD
- Figura 3: Características del lado superior del FMC-PLUS-QSFP-DD
© 2023 Copyright Alpha Data Parallel Systems Ltd.
Reservados todos los derechos.
Esta publicación está protegida por la Ley de Derechos de Autor, con todos los derechos reservados. No se puede reproducir ninguna parte de esta publicación, de ninguna forma, sin el consentimiento previo por escrito de Alpha Data Parallel Systems Ltd.
Oficina central
Dirección: Suite L4A, 160 Dundee Street,
Edimburgo, EH11 1DQ, Reino Unido
Teléfono: +44 131 558 2600
Fax: +44 131 558 2700
correo electrónico: ventas@alpha-data.com
websitio: http://www.alpha-data.com
Oficina de EE.UU.
10822 West Toller Drive, Suite 250 Littleton, CO 80127
(303) 954 8768
(866) 820 9956 – gratuito ventas@alpha-data.com
http://www.alpha-data.com
Todas las marcas comerciales son propiedad de sus respectivos dueños.
Introducción
El FMC-PLUS-QSFP-DD es un módulo HSPC FMC Plus de ancho único compatible con VITA 57.4, diseñado para usarse con tarjetas portadoras compatibles con VITA 57.4 de Alpha Data. Proporciona al usuario la conectividad para implementar aplicaciones de comunicación IO serie de alta velocidad. Esta placa adaptadora proporciona la conexión entre la tarjeta FPGA y los conectores de doble densidad 3xQSFP estándar de la industria. Ancho de banda total máximo = 600 Gbps (28 Gbps por canal por dirección)
Características principales
- Conformidad eléctrica con FMC (VITA 57.4)
- El módulo FMC-PLUS-QSFP-DD se basa en VITA 57.4 pero no cumple con las especificaciones mecánicas (la región 1 de VITA 57.4 se extiende de 7.1 mm a 5.2 mm y el área IO se extiende tanto en ancho como en profundidad para poder para adaptarse a los conectores 3xQSFP-DD)
- Compatible con refrigeración por aire
- Cada jaula tiene 8 carriles de una serie de hasta 28 Gbps con capacidad para 2x100GE u 8x10GE y muchos otros estándares de señalización.
- La temperatura de funcionamiento oscila entre 0 y 55 grados Celsius.
- Compatible con cables ópticos activos
Referencias y especificaciones
Figura 3: Características del lado superior del FMC-PLUS-QSFP-DD
E/S serie de alta velocidad
(HSSIO)
Reloj de usuario
El usuario puede especificar una frecuencia de reloj personalizada desde el oscilador programable integrado con EEPROM interna (LMK61E2) que se dirige a los bancos FPGA asociados con las señales seriales de alta velocidad de este módulo. Esto permite la compatibilidad con una multitud de protocolos de comunicación IO serie de alta velocidad.
Conectores
Los conectores QSFP DD en FMC-PLUS-QSFP-DD ofrecen al usuario una amplia selección de esquemas de interconexión que dividen los transceptores multigigabit en FPGA.
Receptáculo
- Sistema de conector/jaula QSFP-DD: número de pieza de Molex 202718-0100
Cables de acoplamiento
A continuación se muestra una lista de posibles cables de acoplamiento para el receptáculo/jaula QSFP-DD: Soluciones de cable
- Para cables pasivos utilizar Molex 2015911005 o similar
Instalación
El FMC-PLUS-QSFP-DD está diseñado para enchufarse al conector del panel frontal FMC+ en un operador compatible. Los tornillos de retención deben apretarse para asegurar el FMC+.
El FMC-PLUS-QSFP-DD se debe retirar de cierta forma para que el conector FMC+ no se dañe. A continuación se muestra un vídeo de Samtec que muestra el procedimiento de extracción de este tipo de conectores: ver https://vimeo.com/158484280
Nota:
Esta operación no debe realizarse mientras el operador principal esté encendido.
Instrucciones de manejo
Observe las precauciones para evitar daños a los componentes por descarga electrostática. El personal que manipule la placa debe tomar precauciones SSD y evitar doblar la placa.
Volumen IOtage Selección
El volumen IO requeridotagEl rango (VADJ) para el FMC+ es de 1.2 V a 3.3 V. Esto se almacena en una ROM en el FMC+, según VITA 57.4 para la configuración automática de consumibles. El operador es responsable de detectar y configurar el volumen IO.tage en consecuencia.
Apéndice A: Asignaciones de pines FMC+
Apéndice A.1: Señales de reloj
| Señal FMC | FMC (J1) | Función | | | Función | FMC (J1) | Señal FMC |
| GBTCLK0_M2C_P* | D4 | USER_CLK_P | | | USER_CLK_N | D5 | GBTCLK0_M2C_N* |
| GBTCLK1_M2C_P* | B20 | USER_CLK_P | | | USER_CLK_N | B21 | GBTCLK1_M2C_N* |
| GBTCLK2_M2C_P* | L12 | USER_CLK_P | | | USER_CLK_N | L13 | GBTCLK2_M2C_N* |
| GBTCLK3_M2C_P* | L8 | USER_CLK_P | | | USER_CLK_N | L9 | GBTCLK3_M2C_N* |
| GBTCLK4_M2C_P* | L4 | USER_CLK_P | | | USER_CLK_N | L5 | GBTCLK4_M2C_N* |
| GBTCLK5_M2C_P* | Z20 | USER_CLK_P | | | USER_CLK_N | Z21 | GBTCLK5_M2C_N* |
Apéndice A.2: E/S serie de alta velocidad
| Señal FMC | FMC (J1) | Función | | | Función | FMC (J1) | Señal FMC |
| DP0_M2C_P | C6 | QSFP_0_RX_P0 | | | QSFP_0_TX_P0 | C2 | DP0_C2M_P |
| DP0_M2C_N | C7 | QSFP_0_RX_N0 | | | QSFP_0_TX_N0 | C3 | DP0_C2M_N |
| DP1_M2C_P | A2 | QSFP_0_RX_P1 | | | QSFP_0_TX_P1 | A22 | DP1_C2M_P |
| DP1_M2C_N | A3 | QSFP_0_RX_N1 | | | QSFP_0_TX_N1 | A23 | DP1_C2M_N |
| DP2_M2C_P | A6 | QSFP_0_RX_P2 | | | QSFP_0_TX_P2 | A26 | DP2_C2M_P |
| DP2_M2C_N | A7 | QSFP_0_RX_N2 | | | QSFP_0_TX_N2 | A27 | DP2_C2M_N |
| DP3_M2C_P | A10 | QSFP_0_RX_P3 | | | QSFP_0_TX_P3 | A30 | DP3_C2M_P |
| DP3_M2C_N | A11 | QSFP_0_RX_N3 | | | QSFP_0_TX_N3 | A31 | DP3_C2M_N |
| DP4_M2C_P | A14 | QSFP_0_RX_P4 | | | QSFP_0_TX_P4 | A34 | DP4_C2M_P |
| DP4_M2C_N | A15 | QSFP_0_RX_N4 | | | QSFP_0_TX_N4 | A35 | DP4_C2M_N |
| DP5_M2C_P | A18 | QSFP_0_RX_P5 | | | QSFP_0_TX_P5 | A38 | DP5_C2M_P |
| DP5_M2C_N | A19 | QSFP_0_RX_N5 | | | QSFP_0_TX_N5 | A39 | DP5_C2M_N |
| DP6_M2C_P | B16 | QSFP_0_RX_P6 | | | QSFP_0_TX_P6 | B36 | DP6_C2M_P |
| DP6_M2C_N | B17 | QSFP_0_RX_N6 | | | QSFP_0_TX_N6 | B37 | DP6_C2M_N |
| DP7_M2C_P | B12 | QSFP_0_RX_P7 | | | QSFP_0_TX_P7 | B32 | DP7_C2M_P |
| DP7_M2C_N | B13 | QSFP_0_RX_N7 | | | QSFP_0_TX_N7 | B33 | DP7_C2M_N |
| DP8_M2C_P | B8 | QSFP_1_RX_P0 | | | QSFP_1_TX_P0 | B28 | DP8_C2M_P |
| DP8_M2C_N | B9 | QSFP_1_RX_N0 | | | QSFP_1_TX_N0 | B29 | DP8_C2M_N |
| DP9_M2C_P | B4 | QSFP_1_RX_P1 | | | QSFP_1_TX_P1 | B24 | DP9_C2M_P |
| DP9_M2C_N | B5 | QSFP_1_RX_N1 | | | QSFP_1_TX_N1 | B25 | DP9_C2M_N |
| DP10_M2C_P | Y10 | QSFP_1_RX_P2 | | | QSFP_1_TX_P2 | Z24 | DP10_C2M_P |
| DP10_M2C_N | Y11 | QSFP_1_RX_N2 | | | QSFP_1_TX_N2 | Z25 | DP10_C2M_N |
Tabla 3: Ubicaciones de canales seriales (continúa en la página siguiente)
| Señal FMC | FMC (J1) | Función | | | Función | FMC (J1) | Señal FMC |
| DP11_M2C_P | Z12 | QSFP_1_RX_P3 | | | QSFP_1_TX_P3 | Y26 | DP11_C2M_P |
| DP11_M2C_N | Z13 | QSFP_1_RX_N3 | | | QSFP_1_TX_N3 | Y27 | DP11_C2M_N |
| DP12_M2C_P | Y14 | QSFP_1_RX_P4 | | | QSFP_1_TX_P4 | Z28 | DP12_C2M_P |
| DP12_M2C_N | Y15 | QSFP_1_RX_N4 | | | QSFP_1_TX_N4 | Z29 | DP12_C2M_N |
| DP13_M2C_P | Z16 | QSFP_1_RX_P5 | | | QSFP_1_TX_P5 | Y30 | DP13_C2M_P |
| DP13_M2C_N | Z17 | QSFP_1_RX_N5 | | | QSFP_1_TX_N5 | Y31 | DP13_C2M_N |
| DP14_M2C_P | Y18 | QSFP_1_RX_P6 | | | QSFP_1_TX_P6 | M18 | DP14_C2M_P |
| DP14_M2C_N | Y19 | QSFP_1_RX_N6 | | | QSFP_1_TX_N6 | M19 | DP14_C2M_N |
| DP15_M2C_P | Y22 | QSFP_1_RX_P7 | | | QSFP_1_TX_P7 | M22 | DP15_C2M_P |
| DP15_M2C_N | Y23 | QSFP_1_RX_N7 | | | QSFP_1_TX_N7 | M23 | DP15_C2M_N |
| DP16_M2C_P | Z32 | QSFP_2_RX_P0 | | | QSFP_2_TX_P0 | M26 | DP16_C2M_P |
| DP16_M2C_N | Y33 | QSFP_2_RX_N0 | | | QSFP_2_TX_N0 | M27 | DP16_C2M_N |
| DP17_M2C_P | Y34 | QSFP_2_RX_P1 | | | QSFP_2_TX_P1 | M30 | DP17_C2M_P |
| DP17_M2C_N | Y35 | QSFP_2_RX_N1 | | | QSFP_2_TX_N1 | M31 | DP17_C2M_N |
| DP18_M2C_P | Z36 | QSFP_2_RX_P2 | | | QSFP_2_TX_P2 | M34 | DP18_C2M_P |
| DP18_M2C_N | Z37 | QSFP_2_RX_N2 | | | QSFP_2_TX_N2 | M35 | DP18_C2M_N |
| DP19_M2C_P | Y38 | QSFP_2_RX_P3 | | | QSFP_2_TX_P3 | M38 | DP19_C2M_P |
| DP19_M2C_N | Y39 | QSFP_2_RX_N3 | | | QSFP_2_TX_N3 | M39 | DP19_C2M_N |
| DP20_M2C_P | M14 | QSFP_2_RX_P4 | | | QSFP_2_TX_P4 | Z8 | DP20_C2M_P |
| DP20_M2C_N | M15 | QSFP_2_RX_N4 | | | QSFP_2_TX_N4 | Z9 | DP20_C2M_N |
| DP21_M2C_P | M10 | QSFP_2_RX_P5 | | | QSFP_2_TX_P5 | Y6 | DP21_C2M_P |
| DP21_M2C_N | M11 | QSFP_2_RX_N5 | | | QSFP_2_TX_N5 | Y7 | DP21_C2M_N |
| DP22_M2C_P | M6 | QSFP_2_RX_P6 | | | QSFP_2_TX_P6 | Z4 | DP22_C2M_P |
| DP22_M2C_N | M7 | QSFP_2_RX_N6 | | | QSFP_2_TX_N6 | Z5 | DP22_C2M_N |
| DP23_M2C_P | M2 | QSFP_2_RX_P7 | | | QSFP_2_TX_P7 | Y2 | DP23_C2M_P |
| DP23_M2C_N | M3 | QSFP_2_RX_N7 | | | QSFP_2_TX_N7 | POR3 | DP23_C2M_N |
Tabla 3: Ubicaciones de canales seriales
Nota:
Los nombres de las funciones coinciden con el nombre de los conectores QSFP-DD.
Apéndice B: Asignaciones de pines GPIO de Alpha Data
| Señal FMC | FMC (J1) | Función |
| LA02_P | H7 | QSFP_0_SCL |
| LA03_P | G9 | QSFP_0_SDA |
| LA04_P | H10 | QSFP_0_RST_L |
| LA05_P | D11 | QSFP_0_LPMODE |
| LA06_P | C10 | QSFP_0_INT_L |
| LA07_P | H13 | QSFP_0_MODPRS_L |
| LA08_P | G12 | QSFP_1_SCL |
| LA09_P | D14 | QSFP_1_SDA |
| LA010_P | C14 | QSFP_1_RST_L |
| LA011_P | G15 | QSFP_1_LPMODE |
| LA012_P | H16 | QSFP_1_INT_L |
| LA013_P | D17 | QSFP_1_MODPRS_L |
| LA014_P | C18 | QSFP_2_SCL |
| LA015_P | H19 | QSFP_2_SDA |
| LA016_P | G18 | QSFP_2_RST_L |
| LA019_P | H22 | QSFP_2_LPMODE |
| LA020_P | G21 | QSFP_2_INT_L |
| LA021_P | H25 | QSFP_2_MODPRS_L |
| LA022_P | G23 | FPGA_SCL |
| LA023_P | D24 | FPGA_SDA |
| FMC_SCL | C30 | FMC_SCL |
| FMC_SDA | C31 | FMC_SDA |
Tabla 4: Ubicaciones de GPIO
Historial de revisiones
| Fecha | Revisión | Cambiado por | Naturaleza del cambio |
| 20 de julio de 2021 | 1.0 | A. Kapuranis | Lanzamiento inicial |
| 22 de marzo de 2023 | 1.1 | A. Kapuranis | Se cambió la imagen de características del lado superior para mostrar QSFP-DD 0-2 |
DIRECCIÓN: Suite L4A, 160 Dundee Street,
Edimburgo, EH11 1DQ, Reino Unido
Teléfono: +44 131 558 2600
Fax: +44 131 558 2700
correo electrónico: ventas@alpha-data.com
websitio: http://www.alpha-data.com
DIRECCIÓN: 10822 West Toller Drive, Suite 250
Littleton, Colorado 80127
Teléfono: (303) 954 8768
Fax: (866) 820 9956 – línea gratuita
correo electrónico: ventas@alpha-data.com
websitio: http://www.alpha-data.com
Documentos / Recursos
 |
Placa de entrada y salida digital compatible con ALPHA DATA FMC-PLUS-QSFP-DD [pdf] Manual del usuario Placa de entrada y salida digital compatible con FMC-PLUS-QSFP-DD, FMC-PLUS-QSFP-DD, Placa de entrada y salida digital compatible, Placa de entrada y salida digital, Placa de entrada y salida, Placa de salida, Placa |