UG0806
Uživatelská příručka
MIPI CSI-2 Receiver Dekodér pro PolarFire
UG0806 MIPI CSI-2 Receiver Decoder pro PolarFire
Centrála Microsemi
One Enterprise, Aliso Viejo, CA 92656 USA
V rámci USA: +1 800-713-4113
Mimo USA: +1 949-380-6100
Prodej: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
www.microsemi.com
©2021 Microsemi, dceřiná společnost ve stoprocentním vlastnictví Microchip Technology Inc. Všechna práva vyhrazena. Microsemi a logo Microsemi jsou registrované ochranné známky společnosti Microsemi Corporation. Všechny ostatní ochranné známky a servisní známky jsou majetkem příslušných vlastníků.
Microsemi neposkytuje žádnou záruku, prohlášení ani záruku týkající se informací zde obsažených nebo vhodnosti svých produktů a služeb pro jakýkoli konkrétní účel, ani nepřebírá žádnou odpovědnost vyplývající z aplikace nebo použití jakéhokoli produktu nebo okruhu. Zde prodávané produkty a jakékoli další produkty prodávané společností Microsemi byly podrobeny omezenému testování a neměly by být používány ve spojení s kritickým vybavením nebo aplikacemi. Jakékoli výkonnostní specifikace jsou považovány za spolehlivé, ale nejsou ověřeny, a Kupující musí provést a dokončit veškeré výkonnostní a další testování produktů, a to samostatně a společně s jakýmikoli koncovými produkty nebo v nich instalované. Kupující se nebude spoléhat na žádná data a výkonové specifikace nebo parametry poskytnuté společností Microsemi. Je odpovědností kupujícího nezávisle určit vhodnost jakýchkoli produktů a testovat a ověřit je. Informace poskytované společností Microsemi níže jsou poskytovány „tak, jak jsou, kde jsou“ a se všemi chybami a veškerá rizika spojená s těmito informacemi nese výhradně Kupující. Microsemi neuděluje, explicitně ani implicitně, žádné straně žádná patentová práva, licence nebo jakákoli jiná práva duševního vlastnictví, ať už se jedná o takové informace samotné nebo cokoli popsaného v těchto informacích. Informace uvedené v tomto dokumentu jsou majetkem společnosti Microsemi a společnost Microsemi si vyhrazuje právo kdykoli bez upozornění provést jakékoli změny informací v tomto dokumentu nebo jakýchkoli produktů a služeb.
O Microsemi
Microsemi, XNUMX% dceřiná společnost Microchip Technology Inc. (Nasdaq: MCHP), nabízí komplexní portfolio polovodičových a systémových řešení pro letectví a obranu, komunikace, datová centra a průmyslové trhy. Produkty zahrnují vysoce výkonné a radiací zesílené analogové integrované obvody se smíšeným signálem, FPGA, SoC a ASIC; produkty pro řízení spotřeby; časovací a synchronizační zařízení a přesná časová řešení, stanovující světový standard pro čas; Zařízení pro zpracování hlasu; RF řešení; diskrétní součásti; podniková úložiště a komunikační řešení, bezpečnostní technologie a škálovatelný anti-tamper produkty; Ethernetová řešení; Integrované obvody Power-over-Ethernet a střední rozpětí; stejně jako možnosti a služby vlastního návrhu. Více se dozvíte na www.microsemi.com.
Historie revizí
Historie revizí popisuje změny, které byly v dokumentu implementovány. Změny jsou uvedeny podle revizí, počínaje aktuální publikací.
1.1 Revize 10.0
Následuje souhrn změn provedených v této revizi.
- Aktualizované klíčové funkce, strana 3
- Aktualizován obrázek 2, strana 4.
- Aktualizována tabulka 1, strana 5
- Aktualizována tabulka 2, strana 6
1.2 Revize 9.0
Následuje souhrn změn provedených v této revizi.
- Aktualizované klíčové funkce, strana 3
- Aktualizována tabulka 4, strana 8
1.3 Revize 8.0
Následuje souhrn změn provedených v této revizi.
- Přidána podpora konfigurace 8 drah pro datové typy Raw-14, Raw-16 a RGB-888.
- Aktualizován obrázek 2, strana 4.
- Aktualizovaná sekce Klíčové funkce, strana 3.
- Aktualizována sekce mipi_csi2_rxdecoder, strana 5.
- Aktualizována tabulka 2, strana 6 a tabulka 4, strana 8.
1.4 Revize 7.0
Následuje souhrn změn provedených v této revizi.
- Přidány sekce Klíčové funkce podúrovně, strana 3 a Podporované rodiny, strana 3.
- Aktualizována tabulka 4, strana 8.
- Aktualizováno Obrázek 4, strana 9 a Obrázek 5, strana 9.
- Přidány sekce Licence, strana 10, Pokyny k instalaci, strana 11 a Využití zdrojů, strana 12.
- Byla přidána základní podpora pro datové typy Raw14, Raw16 a RGB888 pro 1, 2 a 4 pruhy.
1.5 Revize 6.0
Následuje souhrn změn provedených v této revizi.
- Aktualizovaný úvod, strana 3.
- Aktualizován obrázek 2, strana 4.
- Aktualizována tabulka 2, strana 6.
- Aktualizována tabulka 4, strana 8.
1.6 Revize 5.0
Následuje souhrn změn provedených v této revizi.
- Aktualizovaný úvod, strana 3.
- Aktualizovaný název obrázku 2, strana 4.
- Aktualizována tabulka 2, strana 6 a tabulka 4, strana 8.
1.7 Revize 4.0
Aktualizován dokument pro Libero SoC v12.1.
1.8 Revize 3.0
Následuje souhrn změn provedených v této revizi.
- Byla přidána podpora pro datový typ RAW12.
- Přidán výstupní signál frame_valid_o v IP, viz Tabulka 2, strana 6.
- Přidán konfigurační parametr g_NUM_OF_PIXELS v tabulce 4, strana 8.
1.9 Revize 2.0
Byla přidána podpora pro datový typ RAW10.
1.10 Revize 1.0
První zveřejnění tohoto dokumentu.
Zavedení
MIPI CSI-2 je standardní specifikace definovaná aliancí Mobile Industry Processor Interface (MIPI). Specifikace Camera Serial Interface 2 (CSI-2) definuje rozhraní mezi periferním zařízením (kamerou) a hostitelským procesorem (základní pásmo, aplikační jádro). Tato uživatelská příručka popisuje dekodér přijímače MIPI CSI2 pro PolarFire (MIPI CSI-2 RxDecoder), který dekóduje data z rozhraní senzoru.
Jádro IP podporuje více pruhů (1, 2, 4 a 8 pruhů) pro datové typy Raw-8, Raw-10, Raw-12, Raw-14, Raw-16 a RGB-888.
MIPI CSI-2 pracuje ve dvou režimech – vysokorychlostním režimu a režimu nízké spotřeby. Ve vysokorychlostním režimu MIPI CSI-2 podporuje přenos obrazových dat pomocí formátů krátkých a dlouhých paketů. Krátké pakety poskytují informace o synchronizaci rámců a řádkové synchronizaci. Dlouhé pakety poskytují informace o pixelech. Pořadí přenášených paketů je následující.
- Začátek snímku (krátký paket)
- Začátek řádku (volitelné)
- Málo paketů obrazových dat (dlouhé pakety)
- Konec řádku (volitelné)
- Konec rámu (krátký balíček)
Jeden dlouhý paket odpovídá jednomu řádku obrazových dat. Následující obrázek ukazuje datový tok videa.
Obrázek 1 • Datový tok videa
2.1 Klíčové vlastnosti
- Podporuje datové typy Raw-8, Raw-10, Raw-12, Raw-14, Raw-16 a RGB-888 pro 1, 2, 4 a 8 pruhů
- Podporuje takt 4 pixely na pixel pro režim 4 a 8 pruhů
- Podporuje nativní a AXI4 Stream Video rozhraní
- IP nepodporuje transakce v režimu nízké spotřeby
- IP nepodporuje režim Embedded/Virtual Channel (ID).
2.2 Podporované rodiny
- PolarFire® SoC
- PolarFire®
Implementace hardwaru
Tato část popisuje podrobnosti implementace hardwaru. Následující obrázek ukazuje řešení přijímače MIPI CSI2, které obsahuje IP MIPI CSI2 RxDecoder. Tato IP adresa musí být použita ve spojení s generickými bloky rozhraní PolarFire ® MIPI IOD a Phase-Locked Loop (PLL). MIPI CSI2 RxDecoder IP je navržen pro práci s bloky PolarFIre MIPI IOG. Obrázek 2 ukazuje připojení kolíků z PolarFire IOG k MIPI CSI2 RxDecoder IP. Pro generování paralelních hodin (pixelových hodin) je zapotřebí PLL. Vstupní hodiny do PLL budou z výstupního pinu RX_CLK_R IOG. PLL musí být nakonfigurován tak, aby produkoval paralelní hodiny na základě MIPI_bit_clk a počtu použitých drah. Rovnice použitá pro výpočet paralelních hodin je následující.
CAM_CLOCK_I = (MIPI _ bit _ clk)/4
PARALLEL_CLOCK = (CAM_CLOCK_I x Počet_pruhů x 8)/(g _ DATAWIDTH xg _ NUM _ OF _ PIXELS)
Následující obrázek ukazuje architekturu MIPI CSI-2 Rx pro PolarFire.
Obrázek 2 • Architektura řešení MIPI CSI-2 Rx pro konfiguraci 4 pruhů
Předchozí obrázek ukazuje různé moduly v MIPI CSI2 RxDecoder IP. Při použití ve spojení s PolarFire IOD Generic a PLL může tato IP přijímat a dekódovat pakety MIPI CSI2 a vytvářet data pixelů spolu s platnými signály.
3.1 Popis konstrukce
Tato část popisuje různé interní moduly IP.
3.1.1 Embsync_detect
Tento modul přijímá data z PolarFire IOG a detekuje vložený SYNC kód v přijatých datech každého jízdního pruhu. Tento modul také zarovná data z každé dráhy s kódem SYNC a odešle je do modulu mipi_csi2_rxdecoder pro dekódování paketu.
3.1.2 mipi_csi2_rxdecoder
Tento modul dekóduje příchozí krátké pakety a dlouhé pakety a generuje výstupy frame_start_o, frame_end_o, frame_valid_o, line_start_o, line_end_o, word_count_o, line_valid_o a data_out_o. Data pixelů přicházejí mezi signály začátku a konce linky. Krátký paket obsahuje pouze hlavičku paketu a podporuje různé typy dat. IP Core přijímače MIPI CSI-2 podporuje následující datové typy pro krátké pakety.
Tabulka 1 • Podporované datové typy krátkých paketů
| Typ dat | Popis |
| 0x00 | Začátek snímku |
| 0x01 | Konec rámu |
Dlouhý paket obsahuje obrazová data. Délka paketu je určena horizontálním rozlišením, na které je konfigurován kamerový senzor. To lze vidět na výstupním signálu word_count_o v bajtech.
Následující obrázek ukazuje implementaci dekodéru FSM.
Obrázek 3 • Implementace dekodéru FSM
- Začátek rámce: Po přijetí paketu zahájení rámce vygenerujte počáteční impuls rámce a poté počkejte na spuštění linky.
- Začátek linky: Po obdržení indikace zahájení linky vygenerujte impuls pro zahájení linky.
- Line End: Při generování impulsu začátku řádku uložte data pixelů a poté vygenerujte impuls konce řádku. Opakujte kroky 2 a 3, dokud nepřijmete paket konce rámce.
- Frame End: Po přijetí paketu konce rámce vygenerujte puls konce rámce. Opakujte výše uvedené kroky pro všechny snímky.
CAM_CLOCK_I musí být nakonfigurován na frekvenci obrazového snímače, aby zpracovával příchozí data, bez ohledu na to, zda je Num_of_lanes_i nakonfigurován na jeden pruh, dva pruhy nebo čtyři pruhy.
IP podporuje datové typy Raw-8, Raw-10, Raw-12, Raw-14, Raw-16 a RGB-888. Pokud je g_NUM_OF_PIXELS nastaveno na jeden, je přijat jeden pixel na hodiny na data_out_o. Pokud je g_NUM_OF_PIXELS nastaveno na 4, jsou odeslány čtyři pixely na takt a paralelní hodiny musí být nakonfigurovány 4krát nižší než v normálním případě. Konfigurace čtyř pixelů na takt poskytuje uživateli flexibilitu při provádění návrhu ve vyšším rozlišení a vyšší přenosové rychlosti kamery, což usnadňuje dodržení časování návrhu. Pro označení platných obrazových dat je odeslán výstupní signál line_valid_o. Kdykoli je nastaveno vysoké, výstupní pixelová data jsou platná.
3.2 Vstupy a výstupy
V následující tabulce jsou uvedeny vstupní a výstupní porty konfiguračních parametrů IP.
Tabulka 2 • Vstupní a výstupní porty pro nativní video rozhraní
| Název signálu | Směr | Šířka | Popis |
| CAM_CLOCK_I | Vstup | 1 | Hodiny obrazového snímače |
| PARALLEL_CLOCK_I | Vstup | 1 | Pixelové hodiny |
| RESET_N_I | Vstup | 1 | Asynchronní aktivní signál dolního resetu |
| L0_HS_DATA_I | Vstup | 8 bitů | Vysokorychlostní vstupní data z pruhu 1 |
| L1_HS_DATA_I | Vstup | 8 bitů | Vysokorychlostní vstupní data z pruhu 2 |
| L2_HS_DATA_I | Vstup | 8 bitů | Vysokorychlostní vstupní data z pruhu 3 |
| L3_HS_DATA_I | Vstup | 8 bitů | Vysokorychlostní vstupní data z pruhu 4 |
| L4_HS_DATA_I | Vstup | 8 bitů | Vysokorychlostní vstupní data z pruhu 5 |
| L5_HS_DATA_I | Vstup | 8 bitů | Vysokorychlostní vstupní data z pruhu 6 |
| L6_HS_DATA_I | Vstup | 8 bitů | Vysokorychlostní vstupní data z pruhu 7 |
| L7_HS_DATA_I | Vstup | 8 bitů | Vysokorychlostní vstupní data z pruhu 8 |
| L0_LP_DATA_I | Vstup | 1 | Pozitivní údaje o nízkém příkonu z prvního pruhu. Výchozí hodnota je 0 pro SoC PolarFire a PolarFire. |
| L0_LP_DATA_N_I | Vstup | 1 | Negativní údaje o nízkém příkonu z prvního pruhu |
| L1_LP_DATA_I | Vstup | 1 | Pozitivní údaje o nízkém příkonu z jízdního pruhu dva. Výchozí hodnota je 0 pro SoC PolarFire a PolarFire. |
| L1_LP_DATA_N_I | Vstup | 1 | Negativní údaje o nízkém příkonu z jízdního pruhu dva |
| L2_LP_DATA_I | Vstup | 1 | Pozitivní údaje o nízkém příkonu z pruhu tři. Výchozí hodnota je 0 pro SoC PolarFire a PolarFire. |
| L2_LP_DATA_N_I | Vstup | 1 | Negativní údaje o nízkém příkonu z pruhu tři |
| L3_LP_DATA_I | Vstup | 1 | Pozitivní údaje o nízkém příkonu z pruhu čtyři. Výchozí hodnota je 0 pro SoC PolarFire a PolarFire. |
| L3_LP_DATA_N_I | Vstup | 1 | Negativní údaje o nízkém příkonu z pruhu čtyři |
| L4_LP_DATA_I | Vstup | 1 | Pozitivní údaje o nízkém příkonu z pruhu XNUMX. Výchozí hodnota je 0 pro SoC PolarFire a PolarFire. |
| L4_LP_DATA_N_I | Vstup | 1 | Negativní údaje o nízkém příkonu z pruhu XNUMX |
| L5_LP_DATA_I | Vstup | 1 | Pozitivní údaje o nízkém příkonu z pruhu šest. Výchozí hodnota je 0 pro SoC PolarFire a PolarFire. |
| L5_LP_DATA_N_I | Vstup | 1 | Negativní údaje o nízkém příkonu z pruhu šest |
| L6_LP_DATA_I | Vstup | 1 | Pozitivní údaje o nízkém příkonu z pruhu sedm. Výchozí hodnota je 0 pro SoC PolarFire a PolarFire. |
| L6_LP_DATA_N_I | Vstup | 1 | Negativní údaje o nízkém příkonu z pruhu sedm |
| L7_LP_DATA_I | Vstup | 1 | Pozitivní údaje o nízkém příkonu z pruhu osm. Výchozí hodnota je 0 pro SoC PolarFire a PolarFire. |
| L7_LP_DATA_N_I | Vstup | 1 | Negativní údaje o nízkém příkonu z pruhu osm |
| data_out_o | Výstup | g_DATAWIDT H*g_NUM_OF _PIXELS-1: 0 |
8bitové, 10bitové, 12bitové, 14bitové, 16bitové a RGB-888 (24bitové) s jedním pixelem na takt. 32-bit, 40-bit, 48-bit, 56-bit, 64-bit a 96-bit se čtyřmi pixely na takt. |
| line_valid_o | Výstup | 1 | Data platný výstup. Tvrdí se jako vysoká, když je data_out_o platná |
| frame_start_o | Výstup | 1 | Tvrdí se vysoká po dobu jedné hodiny, když je v příchozích paketech detekován začátek rámce |
| frame_end_o | Výstup | 1 | Uplatňuje se vysoká po dobu jedné hodiny, když je v příchozích paketech detekován konec rámce |
| frame_valid_o | Výstup | 1 | Uplatněno vysoké pro jeden takt pro všechny aktivní řádky v rámci |
| line_start_o | Výstup | 1 | Tvrdí se vysoká po dobu jedné hodiny, když je v příchozích paketech detekován začátek linky |
| line_end_o | Výstup | 1 | Tvrdí se vysoká po dobu jedné hodiny, když je v příchozích paketech detekován konec linky |
| word_count_o | Výstup | 16 bitů | Představuje hodnotu pixelu v bajtech |
| ecc_error_o | Výstup | 1 | Chybový signál, který indikuje nesoulad ECC |
| datový_typ_o | Výstup | 8 bitů | Představuje datový typ paketu |
3.3 AXI4 Stream Port
V následující tabulce jsou uvedeny vstupní a výstupní porty AXI4 Stream Port.
Tabulka 3 • Porty pro rozhraní AXI4 Stream Video
| Název portu | Typ | Šířka | Popis |
| RESET_N_I | Vstup | 1bit | Aktivní nízký asynchronní reset signál k návrhu. |
| HODINY_I | Vstup | 1bit | Systémové hodiny |
| TDATA_O | Výstup | g_NUM_OF_PIXELS*g_DATAWIDTH bit | Výstupní video data |
| TVALID_O | Výstup | 1bit | Výstupní řádek platný |
| TLAST_O | Výstup | 1bit | Výstupní signál konce rámce |
| TUSER_O | Výstup | 4bit | bit 0 = konec rámce bit 1 = nepoužitý bit 2 = nepoužitý bit 3 = Rámec platný |
| TSTRB_O | Výstup | g_DATAWIDTH /8 | Stroboskop výstupních video dat |
| TKEEP_O | Výstup | g_DATAWIDTH /8 | Uchovávejte výstupní video data |
3.4 Konfigurační parametry
V následující tabulce je uveden popis konfiguračních parametrů použitých při hardwarové implementaci bloku MIPI CSI-2 Rx Decoder. Jsou to obecné parametry a mohou se lišit v závislosti na požadavcích aplikace.
Tabulka 4 • Konfigurační parametry
| Jméno | Popis |
| Šířka dat | Vstupní šířka dat pixelu. Podporuje 8-bit, 10-bit, 12-bit, 14-bit, 16-bit a 24-bit (RGB 888) |
| Šířka pruhu | Počet pruhů MIPI. • Podporuje 1, 2, 4 a 8 jízdních pruhů |
| Počet pixelů | K dispozici jsou následující možnosti: 1: Jeden pixel na hodiny 4: Čtyři pixely na takt se čtyřnásobně sníženou frekvencí pixelů (dostupné pouze v režimu 4 pruhů nebo 8 pruhů). |
| Invertovat vstupní data | Možnosti invertování příchozích dat jsou následující: 0: Neinvertuje příchozí data 1: invertuje příchozí data |
| Velikost FIFO | Šířka adresy Byte2PixelConversion FIFO, podporovaná v rozsahu: 8 až 13. |
| Video rozhraní | Nativní a AXI4 Stream Video rozhraní |
3.5 Časový diagram
Následující části ukazují časové diagramy.
3.5.1 Dlouhý balíček
Následující obrázek ukazuje časový průběh dlouhého paketu.
Obrázek 4 • Časový průběh dlouhého paketu
3.5.2 Krátký paket
Následující obrázek ukazuje časový průběh paketu zahájení rámce.
Obrázek 5 • Časový průběh paketu Frame Start
Licence
MIPICSI2 RxDecoder IP clear RTL je licenčně uzamčen a šifrovaný RTL je dostupný zdarma.
4.1 Šifrováno
Pro jádro je poskytován úplný RTL kód, který umožňuje vytvoření instance jádra pomocí nástroje Smart Design. Simulaci, syntézu a rozložení lze provádět v systému Libero® System-on-Chip (SoC). RTL kód jádra je zašifrován.
4.2 RTL
Pro jádro je poskytován úplný zdrojový kód RTL.
Pokyny k instalaci
Jádro musí být nainstalováno do softwaru Libero. Provádí se automaticky pomocí funkce Aktualizace katalogu v Liberu nebo CPZ file lze přidat ručně pomocí funkce Přidat hlavní katalog. Jednou CPZ file je nainstalován v Libero, jádro lze konfigurovat, generovat a instanciovat v rámci Smart Design pro zahrnutí do projektu Libero.
Další pokyny k instalaci jádra, licencování a obecnému použití naleznete v online nápovědě Libero SoC.
Využití zdrojů
Následující tabulka ukazuje využití zdrojů asample MIPI CSI-2 Receiver Core implementované v PolarFire FPGA (balení MPF300TS-1FCG1152I) pro RAW 10 a 4-lane konfiguraci.
Tabulka 5 • Využití zdrojů
| Živel | Používání |
| DFF | 1327 |
| 4vstupové LUT | 1188 |
| LSRAM | 12 |
Microsemi Proprietary UG0806 Revize 10.0
Dokumenty / zdroje
 |
MICROCHIP UG0806 MIPI CSI-2 přijímač dekodér pro PolarFire [pdfUživatelská příručka UG0806 MIPI CSI-2 Receiver Decoder pro PolarFire, UG0806, MIPI CSI-2 Receiver Decoder pro PolarFire, MIPI CSI-2 Receiver Decoder, Receiver Decoder, Decoder |
