UG0806
Giya sa Gumagamit
MIPI CSI-2 Receiver Decoder Para sa PolarFire
UG0806 MIPI CSI-2 Receiver Decoder para sa PolarFire
Microsemi Headquarters
Usa ka Enterprise, Aliso Viejo, CA 92656 USA
Sulod sa USA: +1 800-713-4113
Sa gawas sa USA: +1 949-380-6100
Pagbaligya: +1 949-380-6136
Fax: +1 949-215-4996
Email: sales.support@microsemi.com
www.microsemi.com
©2021 Microsemi, usa ka bug-os nga gipanag-iya nga subsidiary sa Microchip Technology Inc. Tanang katungod gigahin. Ang Microsemi ug ang Microsemi logo kay mga rehistradong marka sa pamatigayon sa Microsemi Corporation. Ang tanan nga ubang mga marka sa pamatigayon ug mga marka sa serbisyo mao ang kabtangan sa ilang tagsa-tagsa nga mga tag-iya.
Ang Microsemi walay garantiya, representasyon, o garantiya bahin sa impormasyon nga anaa dinhi o ang kaangayan sa mga produkto ug serbisyo niini para sa bisan unsang partikular nga katuyoan, ni ang Microsemi miangkon sa bisan unsa nga tulubagon bisan unsa nga motungha gikan sa aplikasyon o paggamit sa bisan unsang produkto o sirkito. Ang mga produkto nga gibaligya dinhi ug ang bisan unsang ubang mga produkto nga gibaligya sa Microsemi gipailalom sa limitado nga pagsulay ug dili kinahanglan gamiton kauban ang mga kagamitan o aplikasyon nga kritikal sa misyon. Ang bisan unsang mga detalye sa pasundayag gituohan nga kasaligan apan wala mapamatud-an, ug ang Buyer kinahanglan nga magpahigayon ug mokompleto sa tanan nga pasundayag ug uban pang pagsulay sa mga produkto, nga nag-inusara ug kauban, o na-install sa, bisan unsang katapusan nga mga produkto. Ang pumapalit dili magsalig sa bisan unsang datos ug mga detalye sa pasundayag o mga parameter nga gihatag sa Microsemi. Responsibilidad sa Mamalit nga independente nga mahibal-an ang pagkaangay sa bisan unsang mga produkto ug sulayan ug pamatud-an ang parehas. Ang kasayuran nga gihatag sa Microsemi sa ilawom gihatag "sama sa kung asa" ug sa tanan nga mga sayup, ug ang tibuuk nga peligro nga may kalabotan sa ingon nga kasayuran hingpit nga naa sa Mamalit. Ang Microsemi wala maghatag, sa dayag o dili klaro, sa bisan unsang partido sa bisan unsang mga katungod sa patente, lisensya, o bisan unsang ubang mga katungod sa IP, bisan kung bahin sa ingon nga kasayuran mismo o bisan unsang gihulagway sa ingon nga kasayuran. Ang kasayuran nga gihatag sa kini nga dokumento gipanag-iya sa Microsemi, ug ang Microsemi adunay katungod sa paghimo sa bisan unsang mga pagbag-o sa kasayuran niini nga dokumento o sa bisan unsang mga produkto ug serbisyo sa bisan unsang oras nga wala’y pahibalo.
Mahitungod sa Microsemi
Ang Microsemi, usa ka bug-os nga gipanag-iya nga subsidiary sa Microchip Technology Inc. (Nasdaq: MCHP), nagtanyag usa ka komprehensibo nga portfolio sa semiconductor ug mga solusyon sa sistema alang sa aerospace ug depensa, komunikasyon, sentro sa datos ug mga merkado sa industriya. Ang mga produkto naglakip sa high-performance ug radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs ug ASICs; mga produkto sa pagdumala sa kuryente; timing ug synchronization nga mga himan ug tukma nga mga solusyon sa oras, nga nagtakda sa sumbanan sa kalibutan alang sa panahon; mga himan sa pagproseso sa tingog; Mga solusyon sa RF; discrete nga mga sangkap; mga solusyon sa pagtipig ug komunikasyon sa negosyo, mga teknolohiya sa seguridad ug scalable nga anti-tampmga produkto; Mga solusyon sa Ethernet; Power-over-Ethernet ICs ug midspans; ingon man usab sa kostumbre nga mga kapabilidad ug serbisyo sa disenyo. Pagkat-on og dugang sa www.microsemi.com.
Kasaysayan sa Pagbag-o
Ang kasaysayan sa rebisyon naghulagway sa mga kausaban nga gipatuman sa dokumento. Ang mga pagbag-o gilista pinaagi sa rebisyon, sugod sa kasamtangan nga publikasyon.
1.1 Rebisyon 10.0
Ang mosunod mao ang summary sa mga kausaban nga gihimo niini nga rebisyon.
- Gi-update nga Pangunang mga Feature, panid 3
- Gi-update nga Figure 2, panid 4.
- Gi-update nga Talaan 1, panid 5
- Gi-update nga Talaan 2, panid 6
1.2 Rebisyon 9.0
Ang mosunod mao ang summary sa mga kausaban nga gihimo niini nga rebisyon.
- Gi-update nga Pangunang mga Feature, panid 3
- Gi-update nga Talaan 4, panid 8
1.3 Rebisyon 8.0
Ang mosunod mao ang summary sa mga kausaban nga gihimo niini nga rebisyon.
- Gidugang nga suporta alang sa 8 lanes configuration alang sa Raw-14, Raw-16 ug RGB-888 Data type.
- Gi-update nga Figure 2, panid 4.
- Gi-update nga seksyon nga Pangunang mga Feature, panid 3.
- Gi-update nga seksyon mipi_csi2_rxdecoder, panid 5.
- Gi-update nga Table 2, page 6 ug Table 4, page 8.
1.4 Rebisyon 7.0
Ang mosunod mao ang summary sa mga kausaban nga gihimo niini nga rebisyon.
- Gidugang nga mga seksyon sa sub-level Key Features, panid 3 ug Gisuportahan nga mga Pamilya, panid 3.
- Gi-update nga Talaan 4, panid 8.
- Gi-update nga Figure 4, page 9 ug Figure 5, page 9.
- Gidugang nga mga seksyon Lisensya, panid 10, Mga Instruksyon sa Pag-install, panid 11, ug Paggamit sa Resource, panid 12.
- Ang Core Support para sa Raw14, Raw16, ug RGB888 nga mga tipo sa datos alang sa 1, 2, ug 4 nga mga lane gidugang.
1.5 Rebisyon 6.0
Ang mosunod mao ang summary sa mga kausaban nga gihimo niini nga rebisyon.
- Gibag-o nga Pasiuna, panid 3.
- Gi-update nga Figure 2, panid 4.
- Gi-update nga Talaan 2, panid 6.
- Gi-update nga Talaan 4, panid 8.
1.6 Rebisyon 5.0
Ang mosunod mao ang summary sa mga kausaban nga gihimo niini nga rebisyon.
- Gibag-o nga Pasiuna, panid 3.
- Gi-update nga titulo alang sa Figure 2, panid 4.
- Gi-update nga Table 2, page 6 ug Table 4, page 8.
1.7 Rebisyon 4.0
Gi-update ang dokumento para sa Libero SoC v12.1.
1.8 Rebisyon 3.0
Ang mosunod mao ang summary sa mga kausaban nga gihimo niini nga rebisyon.
- Gidugang ang suporta alang sa RAW12 data type.
- Gidugang frame_valid_o output signal sa IP, tan-awa ang Talaan 2, panid 6.
- Gidugang g_NUM_OF_PIXELS configuration parameter sa Table 4, page 8.
1.9 Rebisyon 2.0
Gidugang ang suporta alang sa RAW10 data type.
1.10 Rebisyon 1.0
Ang unang publikasyon niini nga dokumento.
Pasiuna
Ang MIPI CSI-2 usa ka sumbanan nga espesipikasyon nga gihubit sa usa ka alyansa sa Mobile Industry Processor Interface (MIPI). Ang espesipikasyon sa Camera Serial Interface 2 (CSI-2) naghubit sa usa ka interface tali sa peripheral device (camera) ug usa ka host processor (base-band, application engine). Kini nga giya sa tiggamit naghulagway sa MIPI CSI2 receiver decoder para sa PolarFire (MIPI CSI-2 RxDecoder), nga nag-decode sa data gikan sa sensor interface.
Ang IP core nagsuporta sa multi-lane (1, 2, 4, ug 8 lane) para sa Raw-8, Raw-10, Raw-12, Raw-14, Raw-16, ug RGB-888 data type.
Ang MIPI CSI-2 naglihok sa duha ka mode—high-speed mode ug low-power mode. Sa high-speed mode, gisuportahan sa MIPI CSI-2 ang pagdala sa datos sa imahe gamit ang mubo nga pakete ug taas nga mga format sa pakete. Ang mugbo nga mga pakete naghatag og frame synchronization ug impormasyon sa pag-synchronize sa linya. Ang tag-as nga mga pakete naghatag og impormasyon sa pixel. Ang han-ay sa gipasa nga mga pakete mao ang mosunod.
- Pagsugod sa frame (mubo nga pakete)
- Pagsugod sa linya (opsyonal)
- Pipila ka mga pakete sa datos sa imahe (taas nga mga pakete)
- Katapusan sa linya (opsyonal)
- Katapusan sa frame (mubo nga pakete)
Ang usa ka taas nga pakete katumbas sa usa ka linya sa datos sa imahe. Ang mosunod nga ilustrasyon nagpakita sa video data stream.
Figure 1 • Video Data Stream
2.1 Pangunang mga Bahin
- Nagsuporta sa Raw-8, Raw-10, Raw-12, Raw-14, Raw-16, ug RGB-888 nga mga tipo sa datos alang sa 1, 2, 4, ug 8 nga mga lane
- Nagsuporta sa 4 pixels kada pixel nga orasan alang sa 4 ug 8 lanes mode
- Nagsuporta sa Lumad ug AXI4 Stream Video Interface
- Ang IP dili mosuporta sa mga transaksyon sa Low power mode
- Ang IP dili mosuporta sa Embedded/Virtual channel (ID) mode
2.2 Gisuportahan nga mga Pamilya
- PolarFire® SoC
- PolarFire®
Pagpatuman sa Hardware
Kini nga seksyon naghulagway sa mga detalye sa pagpatuman sa hardware. Ang mosunod nga ilustrasyon nagpakita sa MIPI CSI2 receiver solution nga naglangkob sa MIPI CSI2 RxDecoder IP. Kini nga IP kinahanglang gamiton kauban sa PolarFire ® MIPI IOD generic interface blocks ug Phase-Locked Loop (PLL). Ang MIPI CSI2 RxDecoder IP gidesinyo sa pagtrabaho sa mga bloke sa PolarFIre MIPI IOG. Gipakita sa Figure 2 ang koneksyon sa pin gikan sa PolarFire IOG ngadto sa MIPI CSI2 RxDecoder IP. Ang usa ka PLL gikinahanglan aron makamugna og parallel clock (pixel clock). Ang input clock sa PLL maggikan sa RX_CLK_R output pin sa IOG. Ang PLL kinahanglan nga i-configure aron makahimo og parallel nga orasan, base sa MIPI_bit_clk ug ang gidaghanon sa mga lane nga gigamit. Ang equation nga gigamit sa pagkalkulo sa parallel nga orasan mao ang mosunod.
CAM_CLOCK_I = (MIPI _ gamay _ clk)/4
PARALLEL_CLOCK = (CAM_CLOCK_I x Num_of_Lanes x 8)/(g _ DATAWIDTH xg _ NUM _ OF _ PIXELS)
Ang mosunod nga ilustrasyon nagpakita sa arkitektura sa MIPI CSI-2 Rx alang sa PolarFire.
Figure 2 • Arkitektura sa MIPI CSI-2 Rx Solution alang sa 4 Lane Configuration
Ang nag-una nga numero nagpakita sa lainlaing mga module sa MIPI CSI2 RxDecoder IP. Kung gigamit kauban ang PolarFire IOD Generic ug PLL, kini nga IP makadawat ug maka-decode sa mga pakete sa MIPI CSI2 aron makagama ang datos sa pixel kauban ang mga balido nga signal.
3.1 Deskripsyon sa Disenyo
Kini nga seksyon naghulagway sa lain-laing internal modules sa IP.
3.1.1 Embsync_detect
Kini nga module nakadawat og datos gikan sa PolarFire IOG ug nakamatikod sa naka-embed nga SYNC code sa nadawat nga datos sa matag lane. Kini nga module nag-align usab sa data gikan sa matag lane ngadto sa SYNC code ug ipadala kini sa mipi_csi2_rxdecoder module para sa pag-decode sa packet.
3.1.2 mipi_csi2_rxdecoder
Kini nga module nag-decode sa umaabot nga mugbo nga mga pakete ug taas nga mga pakete ug nagmugna sa frame_start_o, frame_end_o, frame_valid_o, line_start_o, line_end_o, word_count_o, line_valid_o, ug data_out_o nga mga output. Ang data sa Pixel moabut tali sa pagsugod sa linya ug mga signal sa katapusan sa linya. Ang mubo nga pakete naglangkob lamang sa packet header ug nagsuporta sa nagkalain-laing matang sa datos. MIPI CSI-2 Receiver IP Core nagsuporta sa mosunod nga mga tipo sa datos alang sa mugbo nga mga pakete.
Talaan 1 • Gisuportahan nga Mubo nga Packet Data Types
| Type sa Data | Deskripsyon |
| 0x00 | Pagsugod sa Frame |
| 0x01 | Katapusan sa Frame |
Ang taas nga pakete naglangkob sa datos sa imahe. Ang gitas-on sa pakete gitino pinaagi sa pinahigda nga resolusyon, diin ang sensor sa camera gi-configure. Kini makita sa word_count_o output signal sa bytes.
Ang mosunod nga ilustrasyon nagpakita sa pagpatuman sa FSM sa decoder.
Figure 3 • Pagpatuman sa FSM sa Decoder
- Pagsugod sa Frame: Sa pagdawat sa packet sa pagsugod sa frame, paghimo sa pulso sa pagsugod sa frame, ug dayon paghulat sa pagsugod sa linya.
- Pagsugod sa Linya: Sa pagdawat sa indikasyon sa pagsugod sa linya, buhata ang pulso sa pagsugod sa linya.
- Katapusan sa Linya: Sa pagmugna sa linya sa pagsugod sa pulso, tipigi ang pixel data, ug dayon paghimo sa linya sa katapusan nga pulso. Balika ang Lakang 2 ug 3 hangtod madawat ang frame end packet.
- Frame End: Sa pagdawat sa frame end packet, paghimo sa frame end pulse. Balika ang mga lakang sa ibabaw alang sa tanan nga mga frame.
Ang CAM_CLOCK_I kinahanglang i-configure sa image sensor frequency, aron maproseso ang umaabot nga data, bisan unsa pa ang Num_of_lanes_i nga gi-configure sa usa ka lane, duha ka lane, o upat ka lane.
Ang IP nagsuporta sa Raw-8, Raw-10, Raw-12, Raw-14, Raw-16, ug RGB-888 nga mga tipo sa datos. Usa ka pixel kada orasan ang madawat sa data_out_o kung ang g_NUM_OF_PIXELS itakda sa usa. Kung ang g_NUM_OF_PIXELS gibutang sa 4 unya upat ka pixel matag orasan ang ipadala ug ang parallel nga orasan kinahanglan nga i-configure 4 ka beses nga mas ubos kaysa sa normal nga kaso. Ang upat ka pixel kada clock configuration naghatag sa user ug flexibility sa pagpadagan sa ilang design sa mas taas nga resolution ug mas taas nga camera data rate, nga makapasayon sa pagtagbo sa design timing. Aron ipakita ang balido nga datos sa imahe, ang line_valid_o output signal gipadala. Sa matag higayon nga kini gipahayag nga taas, ang datos sa output pixel balido.
3.2 Mga Input ug Mga Output
Ang mosunod nga talaan naglista sa input ug output port sa IP configuration parameters.
Table 2 • Input ug Output Ports para sa Lumad nga Video Interface
| Ngalan sa Signal | Direksyon | Lapad | Deskripsyon |
| CAM_CLOCK_I | Input | 1 | Relo sa sensor sa imahe |
| PARALLEL_CLOCK_I | Input | 1 | Pixel nga orasan |
| RESET_N_I | Input | 1 | Asynchronous aktibo ubos nga reset signal |
| L0_HS_DATA_I | Input | 8-bit | High speed input data gikan sa lane 1 |
| L1_HS_DATA_I | Input | 8-bit | High speed input data gikan sa lane 2 |
| L2_HS_DATA_I | Input | 8-bit | High speed input data gikan sa lane 3 |
| L3_HS_DATA_I | Input | 8-bit | High speed input data gikan sa lane 4 |
| L4_HS_DATA_I | Input | 8-bit | High speed input data gikan sa lane 5 |
| L5_HS_DATA_I | Input | 8-bit | High speed input data gikan sa lane 6 |
| L6_HS_DATA_I | Input | 8-bit | High speed input data gikan sa lane 7 |
| L7_HS_DATA_I | Input | 8-bit | High speed input data gikan sa lane 8 |
| L0_LP_DATA_I | Input | 1 | Positibo nga low power input data gikan sa lane one. Ang default nga kantidad mao ang 0 alang sa PolarFire ug PolarFire SoC. |
| L0_LP_DATA_N_I | Input | 1 | Negatibo nga low power input data gikan sa lane one |
| L1_LP_DATA_I | Input | 1 | Positibo nga low power input data gikan sa lane two. Ang default nga kantidad mao ang 0 alang sa PolarFire ug PolarFire SoC. |
| L1_LP_DATA_N_I | Input | 1 | Negatibo nga low power input data gikan sa lane two |
| L2_LP_DATA_I | Input | 1 | Positibo ubos nga gahum input data gikan sa lane tulo. Ang default nga kantidad mao ang 0 alang sa PolarFire ug PolarFire SoC. |
| L2_LP_DATA_N_I | Input | 1 | Negatibo nga ubos nga gahum input data gikan sa lane tulo |
| L3_LP_DATA_I | Input | 1 | Positibo nga low power input data gikan sa lane four. Ang default nga kantidad mao ang 0 alang sa PolarFire ug PolarFire SoC. |
| L3_LP_DATA_N_I | Input | 1 | Negatibo nga low power input data gikan sa lane four |
| L4_LP_DATA_I | Input | 1 | Positibo ubos nga gahum input data gikan sa lane lima. Ang default nga kantidad mao ang 0 alang sa PolarFire ug PolarFire SoC. |
| L4_LP_DATA_N_I | Input | 1 | Negatibo nga low power input data gikan sa lane five |
| L5_LP_DATA_I | Input | 1 | Positibo nga low power input data gikan sa lane six. Ang default nga kantidad mao ang 0 alang sa PolarFire ug PolarFire SoC. |
| L5_LP_DATA_N_I | Input | 1 | Negatibo nga low power input data gikan sa lane six |
| L6_LP_DATA_I | Input | 1 | Positibo nga low power input data gikan sa lane seven. Ang default nga kantidad mao ang 0 alang sa PolarFire ug PolarFire SoC. |
| L6_LP_DATA_N_I | Input | 1 | Negatibo nga low power input data gikan sa lane seven |
| L7_LP_DATA_I | Input | 1 | Positibo ubos nga gahum input data gikan sa lane walo. Ang default nga kantidad mao ang 0 alang sa PolarFire ug PolarFire SoC. |
| L7_LP_DATA_N_I | Input | 1 | Negatibo nga ubos nga gahum input data gikan sa lane walo |
| data_out_o | Output | g_DATAWIDT H*g_NUM_OF _PIXELS-1: 0 |
8-bit, 10-bit, 12-bit, 14-bit, 16-bit, ug RGB-888 (24-bit) nga adunay usa ka pixel kada orasan. 32-bit, 40-bit, 48-bit, 56-bit, 64-bit, ug 96-bit nga adunay upat ka pixel kada orasan. |
| line_valid_o | Output | 1 | Data balido nga output. Gipahayag nga taas kung ang data_out_o balido |
| frame_start_o | Output | 1 | Gipahayag nga taas alang sa usa ka orasan kung ang pagsugod sa frame makita sa umaabot nga mga pakete |
| frame_end_o | Output | 1 | Gipahayag nga taas alang sa usa ka orasan kung ang katapusan sa frame makita sa umaabot nga mga pakete |
| frame_valid_o | Output | 1 | Gipahayag nga taas alang sa usa ka orasan alang sa tanan nga aktibo nga linya sa usa ka frame |
| linya_pagsugod_o | Output | 1 | Gipahayag nga taas alang sa usa ka orasan kung ang pagsugod sa linya nakit-an sa umaabot nga mga pakete |
| linya_katapusan_o | Output | 1 | Gipahayag nga taas alang sa usa ka orasan kung ang katapusan sa linya nakit-an sa umaabot nga mga pakete |
| pulong_ihap_o | Output | 16-bit | Nagrepresentar sa kantidad sa pixel sa bytes |
| ecc_error_o | Output | 1 | Error signal nga nagpakita sa ECC mismatch |
| data_type_o | Output | 8-bit | Nagrepresentar sa Data type sa packet |
3.3 AXI4 Stream Port
Ang mosunod nga talaan naglista sa input ug output port sa AXI4 Stream Port.
Talaan 3 • Mga pantalan para sa AXI4 Stream Video Interface
| Ngalan sa Port | Type | Lapad | Deskripsyon |
| RESET_N_I | Input | 1 gamay | Aktibo nga ubos nga asynchronous nga pag-reset signal sa pagdesinyo. |
| CLOCK_I | Input | 1 gamay | Sistema sa orasan sa sistema |
| TDATA_O | Output | g_NUM_OF_PIXELS*g_DATAWIDTH gamay | Output Video Data |
| TVALID_O | Output | 1 gamay | Linya sa Output Balido |
| TLAST_O | Output | 1 gamay | Output frame katapusan nga signal |
| TUSER_O | Output | 4 gamay | bit 0 = Katapusan sa frame gamay 1 = wala magamit gamay 2 = wala magamit gamay 3 = Frame Balido |
| TSTRB_O | Output | g_DATAWIDTH /8 | Output Video Data strobe |
| TKEEP_O | Output | g_DATAWIDTH /8 | Pagtipig sa Data sa Output sa Video |
3.4 Mga Parameter sa Configuration
Ang mosunud nga talaan naglista sa paghulagway sa mga parameter sa pagsumpo nga gigamit sa pagpatuman sa hardware sa MIPI CSI-2 Rx Decoder block. Kini mga generic nga mga parameter ug mahimong magkalainlain base sa mga kinahanglanon sa aplikasyon.
Talaan 4 • Mga Parameter sa Configuration
| Ngalan | Deskripsyon |
| Gilapdon sa datos | I-input ang gilapdon sa datos sa pixel. Nagsuporta sa 8-bits, 10-bits, 12-bits, 14-bits, 16-bits, ug 24-bits (RGB 888) |
| Lapad sa Lane | Gidaghanon sa MIPI lanes. • Nagsuporta sa 1, 2, 4, ug 8 lane |
| Gidaghanon sa mga Pixel | Ang mosunod nga mga opsyon anaa: 1: Usa ka pixel kada orasan 4: Upat ka pixel kada orasan nga adunay pixel nga frequency sa orasan nga gipakunhod upat ka beses (anaa ra sa 4 lane o 8 lane mode). |
| Pag-input sa Data Invert | Ang mga kapilian sa pagbalit-ad sa umaabot nga datos mao ang mosunod: 0: dili balit-aron ang umaabot nga datos 1: balit-ad ang umaabot nga datos |
| Kadako sa FIFO | Adres Width sa Byte2PixelConversion FIFO, Gisuportahan sa Range: 8 hangtod 13. |
| Interface sa Video | Lumad ug AXI4 Stream Video Interface |
3.5 Timing Diagram
Ang mosunod nga mga seksyon nagpakita sa timing diagram.
3.5.1 Taas nga Pakete
Ang mosunod nga ilustrasyon nagpakita sa timing waveform sa taas nga pakete.
Figure 4 • Timing Waveform sa Long Packet
3.5.2 Mubo nga Pakete
Ang mosunod nga ilustrasyon nagpakita sa timing waveform sa frame start packet.
Figure 5 • Timing Waveform sa Frame Start Packet
Lisensya
MIPICSI2 RxDecoder IP tin-aw nga RTL kay naka-lock ang lisensya ug ang na-encrypt nga RTL magamit nga libre.
4.1 Naka-encrypt
Ang kompleto nga RTL code gihatag alang sa kinauyokan, nga nagtugot sa kinauyokan nga ma-instantiate gamit ang Smart Design tool. Ang simulation, synthesis, ug layout mahimong himuon sulod sa Libero® System-on-Chip (SoC). Ang RTL code alang sa kinauyokan gi-encrypt.
4.2 RTL
Ang kompleto nga RTL source code gihatag alang sa kinauyokan.
Mga Instruksyon sa Pag-instalar
Ang kinauyokan kinahanglang i-install sa Libero software. Awtomatiko kining gihimo pinaagi sa Catalog update function sa Libero, o sa CPZ file mahimong mano-mano nga idugang gamit ang Add Core catalog feature. Sa higayon nga ang CPZ file gi-install sa Libero, ang kinauyokan mahimong ma-configure, mamugna, ug ma-instantiate sulod sa Smart Design aron maapil sa proyekto sa Libero.
Para sa dugang nga mga instruksyon sa kinauyokan nga pag-instalar, paglilisensya, ug kinatibuk-ang paggamit, tan-awa ang Libero SoC Online Help.
Paggamit sa Kapanguhaan
Ang mosunod nga talaan nagpakita sa paggamit sa kahinguhaan sa asample MIPI CSI-2 Receiver Core gipatuman sa usa ka PolarFire FPGA (MPF300TS-1FCG1152I package) para sa RAW 10 ug 4-lane configuration.
Talaan 5 • Paggamit sa Kapanguhaan
| elemento | Paggamit |
| Mga DFF | 1327 |
| 4-input nga mga LUT | 1188 |
| Mga LSRAM | 12 |
Microsemi Proprietary UG0806 Revision 10.0
Mga Dokumento / Mga Kapanguhaan
 |
MICROCHIP UG0806 MIPI CSI-2 Receiver Decoder para sa PolarFire [pdf] Giya sa Gumagamit UG0806 MIPI CSI-2 Receiver Decoder para sa PolarFire, UG0806, MIPI CSI-2 Receiver Decoder para sa PolarFire, MIPI CSI-2 Receiver Decoder, Receiver Decoder, Decoder |
