eCPRI Intel FPGA IP
Note di versione eCPRI Intel® FPGA IP
U numeru di versione Intel® FPGA IP (XYZ) pò cambià cù ogni versione di software Intel Quartus® Prime. Un cambiamentu in:
- X indica una rivisione maiò di l'IP. Se aghjurnà u software Intel Quartus Prime, deve rigenerate l'IP.
- Y indica chì l'IP include novi funziunalità. Rigenerate u vostru IP per include queste novi funziunalità.
- Z indica chì l'IP include cambiamenti minori. Rigenerate u vostru IP per include questi cambiamenti.
- Introduzione à i Core IP Intel FPGA
- eCPRI Intel FPGA IP User Guide
- eCPRI Intel FPGA IP Design Example Guide d'utilisation
eCPRI Intel FPGA IP v2.0.1
Tabella 1. v2.0.1 2022.11.15
| Version Intel Quartus Prime | Descrizzione | Impattu |
|
22.3 |
Supportu aghjuntu per i seguenti gradi di u dispositivu Intel Agilex ™ è u gradu di velocità:
• Grau di u dispusitivu: Industrial • Grau di velocità: -3 |
— |
eCPRI Intel FPGA IP v2.0.0
Tabella 2. v2.0.0 2022.08.26
| Version Intel Quartus Prime | Descrizzione | Impattu |
|
22.2 |
Aghjunghje supportu per u schema di arbitrazione di pacchetti di priorità L2 CoS basatu annantu à l'O-RAN Control, User and Synchronization Plane Specification 7.01 (ORAN-WG4.CUS.0-v07.01), Section 5.3 Quality of Service. |
— |
| Aghjunghje supportu per u mecanismu d'identificazione di flussu di dati basatu annantu à l'O-RAN Control, User and Synchronization Plane Specification
7.01 (ORAN-WG4.CUS.0-v07.01), Sezione 5.4 Identificazione di flussu di dati. |
— |
|
| Aggiuntu novu signale: | — |
| Version Intel Quartus Prime | Descrizzione | Impattu |
| • tx_queue__fifo_pienu | ||
| • ext_source_pkt_type | ||
| • ext_tx_ingress_timestamp_96b_data | ||
| • ptp_tx_ingress_timestamp_96b_data | ||
| Aggiunti novi parametri IP: | ||
| • ID VLAN predeterminatu | ||
| • Meccanismu di Maching di flussu di dati | ||
| • Schema di Arbitramentu di Pacchetti | ||
| • Priorità predefinita di i pacchetti TX | ||
| • TX Arbitration Queue 0 Profundità | ||
| • TX Arbitration Queue 1 Profundità | — | |
| • TX Arbitration Queue 2 Profundità | ||
| • TX Arbitration Queue 3 Profundità | ||
| • TX Arbitration Queue 4 Profundità | ||
| • TX Arbitration Queue 5 Profundità | ||
| • TX Arbitration Queue 6 Profundità | ||
| • TX Arbitration Queue 7 Profundità |
eCPRI Intel FPGA IP v1.4.1
Tabella 3. v1.4.1 2022.07.01
| Version Intel Quartus Prime | Descrizzione | Impattu |
|
22.1 |
Aggiuntu u disignu hardware exampLe support per le varianti di dispositivi Intel Agilex F-tile. U disignu example supporta i seguenti kit di sviluppu:
• Intel Agilex I-Series FPGA Development Kit • Intel Agilex I-Series Transceiver-SoC Development Kit |
— |
| Supportu aghjuntu per u simulatore QuestaSim *. | — | |
| Eliminatu u supportu per u simulatore ModelSim* SE. | — | |
|
21.3 |
Aggiuntu supportu IP-XACT. | — |
| Prublemu risoltu: Impossibilità di detectà a lista di piastrelle per un dispositivu. | Nisuna scelta di tile incorrecta. |
eCPRI Intel FPGA IP v1.4.0
Tabella 4. v1.4.0 2021.10.01
| Version Intel Quartus Prime | Descrizzione | Impattu |
|
21.2 |
Supportu aghjuntu per i dispositi Intel Agilex F-tile. | — |
| Supportu aghjuntu per i disinni multicanale. | — | |
| Eliminatu u supportu per u simulatore NCSim *. | — | |
| Prublemu risoltu: U Streaming L'opzione ùn era micca dispunibule quandu attivate u Coppia cù ORAN opzione in l'Editor di Parametri IP. | Pudete attivà o disattivà u Streaming opzione quandu u Coppia cù ORAN u paràmetru hè attivatu. |
eCPRI Intel FPGA IP v1.3.0
Tabella 5. v1.3.0 2021.02.26
| Version Intel Quartus Prime | Descrizzione | Impattu |
|
20.4 |
Supportu aghjuntu per i dispositi Intel Agilex E-tile. | — |
| Aghjunghje supportu per 1588 PTP Fingerprint (larghezza 8-bit) cum'è una funzione standard. | Nisuna cumpatibilità inversa cù 4-bit PTP Fingerprint Width |
eCPRI Intel FPGA IP v1.2.0
Tabella 6. v1.2.0 2021.01.08
| Version Intel Quartus Prime | Descrizzione | Impattu |
|
20.3 |
Aggiuntu supportu per a funzione di interworking (IWF) tipu 0. | Pudete cunnette u node eCPRI cun un node CPRI. |
| Supporta l'accoppiamentu di eCPRI Intel FPGA IP cù O-RAN Intel FPGA IP. |
— |
|
| Aghjunghjite i seguenti novi parametri ligati à l'IWF:
• Supportu di Funzione Interworking (IWF). • Tipu di Funzione Interworking (IWF). • Funzione Interworking (IWF) Numero di CPRI |
Utilizendu sti paràmetri, pudete attivà a vostra IP eCPRI per a funziunalità IWF. |
|
| Aghjunghjite e seguenti interfacce ligati IWF:
• IWF Type 0 eCPRI Source Interface • IWF Type 0 eCPRI Sink Interface • IWF Type 0 CPRI MAC Interface Nota: Riferite à eCPRI Intel FPGA IP User Guide per infurmazione dettagliata nantu à i signali ligati à queste interfacce. |
— |
|
| Aghjunghjite i seguenti signali di clock:
• iwf_gmii_rxclk[N] • iwf_gmii_txclk[N] • gmii_rxclk[N] • gmii_txclk[N] |
— |
|
| Aggiunti i seguenti segnali di reset:
• iwf_rst_tx_n • iwf_rst_rx_n • rst_tx_n_sync • rst_rx_n_sync • iwf_gmii_rxreset_n[N] • iwf_gmii_txreset_n[N] • gmii_rxreset_n[N] • gmii_txreset_n[N] |
— |
|
| L'eCPRI IP design example per u dispositivu Intel Arria® 10 hè avà dispunibule. |
— |
eCPRI Intel FPGA IP v1.1.0
Tabella 7. v1.1.0 2020.05.18
| Version Intel Quartus Prime | Descrizzione | Impattu |
|
20.1 |
Supportu aghjuntu per i dispositi Intel Arria 10. | — |
| L'IP supporta a velocità di dati 10G per i dispositi Intel Stratix® 10 è Intel Arria 10. | — | |
| Aggiunti novi parametri seguenti:
• Streaming • Coppia cù ORAN • Timer di misurazione di ritardu unidirezionale Larghezza di bit • Timer d'accessu à a memoria remota Larghezza di bit • Reset Remote Timer Bit-width |
— |
eCPRI Intel FPGA IP v1.0.0
Tabella 8. v1.0.0 2020.04.13
| Version Intel Quartus Prime | Descrizzione | Impattu |
| 19.4 | Liberazione iniziale. | — |
eCPRI Intel FPGA IP User Guide Archives
Per l'ultime versioni è precedenti di sta guida d'utilizatore, riferite à a versione HTML di eCPRI Intel FPGA IP User Guide. Selezziunate a versione è cliccate Download. Se una versione IP o software ùn hè micca listata, a guida d'utilizatore per l'IP precedente o versione di software s'applica.
eCPRI Intel FPGA IP Design Example User Guide Archives
Per l'ultime versioni è precedenti di sta guida d'utilizatore, riferite à eCPRI Intel FPGA IP Design Example User Guide HTML version. Selezziunate a versione è cliccate Download. Se una versione IP o software ùn hè micca listata, a guida d'utilizatore per l'IP precedente o a versione di software s'applica.
Intel Corporation.
Tutti i diritti riservati. Intel, u logu Intel è altri marchi Intel sò marchi di Intel Corporation o di e so filiali. Intel garantisce a prestazione di i so prudutti FPGA è semiconduttori à e specificazioni attuali in cunfurmità cù a garanzia standard di Intel, ma si riserva u dirittu di fà cambiamenti à qualsiasi prudutti è servizii in ogni mumentu senza avvisu. Intel ùn assume alcuna rispunsabilità o responsabilità derivante da l'applicazione o l'usu di qualsiasi informazione, pruduttu o serviziu descritta quì, salvu cum'è espressamente accunsentutu in scrittura da Intel. I clienti Intel sò cunsigliati per ottene l'ultima versione di e specificazioni di u dispositivu prima di cunfidendu qualsiasi infurmazione publicata è prima di fà ordini per prudutti o servizii.
Altri nomi è marche ponu esse rivendicate cum'è a pruprietà di l'altri.
Documenti / Risorse
 |
intel eCPRI Intel FPGA IP [pdfManuale d'usu eCPRI Intel FPGA IP, eCPRI Intel, FPGA IP |
