intel UG-01155 IOPLL FPGA IP Core Кіраўніцтва карыстальніка
Кіраўніцтва карыстальніка UG-01155 IOPLL FPGA IP Core змяшчае падрабязныя інструкцыі аб тым, як наладзіць і выкарыстоўваць Intel® FPGA IP Core для прылад Arria® 10 і Cyclone® 10 GX. Дзякуючы падтрымцы шасці розных рэжымаў тактавай зваротнай сувязі і да дзевяці тактавых выхадных сігналаў, гэта ядро IP з'яўляецца універсальным інструментам для распрацоўшчыкаў FPGA. Гэта абноўленае кіраўніцтва для Intel Quartus Prime Design Suite 18.1 таксама ахоплівае дынамічны фазавы зрух PLL і прылеглы ўваход PLL для каскаднага рэжыму PLL.