Дастури корбар Intel FPGA Integer Arithmetic IP Cores

Мундариҷа пинҳон

1 FPGA бутуни арифметикии IP Cores

2 Ҳуҷҷатҳо / Сарчашмаҳо

2.1 Иқтибосҳо

3 Паёмҳои марбут

FPGA бутуни арифметикии IP Cores

View Fullscreen

Дастури корбар Intel FPGA Integer Arithmetic IP Cores
Барои Intel® Quartus® Prime Design Suite навсозӣ шудааст: 20.3

Версияи онлайн Фиристодани фикру ақида

УГ-01063

ID: 683490 Версия: 2020.10.05

Мундариҷа
Мундариҷа
1. Intel FPGA бутуни арифметикии IP……………………………………………………………….. 5
2. LPM_COUNTER (Counter) IP Core……………………………………………………………………….. 7 2.1. Хусусиятҳо………………………………………………………………………………………………7 2.2. Прототипи Verilog HDL……………………………………………………………………………….. 8 2.3. Эъломияи ҷузъи VHDL………………………………………………………………………………………………………………………………………………………………………………………………………………….8 2.4. Эъломияи VHDL LIBRARY_USE…………………………………………………………………… 9 2.5. Портҳо……………………………………………………………………………………………………………………………………………..9 2.6. Параметрҳо……………………………………………………………………………………………… 10
3. LPM_DIVIDE (Divider) Intel FPGA IP Core……………………………………………………….. 12 3.1. Вижагиҳо………………………………………………………………………………………………. 12 3.2. Прототипи Verilog HDL……………………………………………………………………………… 12 3.3. Эъломияи ҷузъи VHDL……………………………………………………………………….. 13 3.4. Эъломияи VHDL LIBRARY_USE…………………………………………………………………. 13 3.5. Портҳо……………………………………………………………………………………………………… 13 3.6. Параметрҳо………………………………………………………………………………………………… 14
4. LPM_MULT (мултипликатори) IP Core…………………………………………………………………………. 16 4.1. Вижагиҳо………………………………………………………………………………………………. 16 4.2. Прототипи Verilog HDL……………………………………………………………………………… 17 4.3. Эъломияи ҷузъи VHDL……………………………………………………………………….. 17 4.4. Эъломияи VHDL LIBRARY_USE…………………………………………………………………. 17 4.5. Сигналҳо……………………………………………………………………………………………………… 18 4.6. Параметрҳо барои дастгоҳҳои Stratix V, Arria V, Cyclone V ва Intel Cyclone 10 LP…………… 18 4.6.1. Ҷадвали умумӣ……………………………………………………………………………………18 4.6.2. 2 Ҷадвали умумӣ…………………………………………………………………………………… 19 4.6.3. Ҷадвали қубур…………………………………………………………………………………… 19 4.7. Параметрҳо барои дастгоҳҳои Intel Stratix 10, Intel Arria 10 ва Intel Cyclone 10 GX……….. 20 4.7.1. Ҷадвали умумӣ……………………………………………………………………………………20 4.7.2. 2 Ҷадвали умумӣ…………………………………………………………………………………… 20 4.7.3. Гузаронидани қубур……………………………………………………………………………………21
5. LPM_ADD_SUB (Ҷамъкунанда/Таҳҳидкунанда)…………………………………………………………………… 22 5.1. Вижагиҳо………………………………………………………………………………………………. 22 5.2. Прототипи Verilog HDL……………………………………………………………………………… 23 5.3. Эъломияи ҷузъи VHDL……………………………………………………………………….. 23 5.4. Эъломияи VHDL LIBRARY_USE…………………………………………………………………. 23 5.5. Портҳо……………………………………………………………………………………………………… 23 5.6. Параметрҳо……………………………………………………………………………………………… 24
6. LPM_COMPARE (Муқоисакунанда)…………………………………………………………………………… 26 6.1. Вижагиҳо………………………………………………………………………………………………. 26 6.2. Прототипи Verilog HDL……………………………………………………………………………… 27 6.3. Эъломияи ҷузъи VHDL……………………………………………………………………….. 27 6.4. Эъломияи VHDL LIBRARY_USE…………………………………………………………………. 27 6.5. Портҳо……………………………………………………………………………………………………… 27 6.6. Параметрҳо……………………………………………………………………………………………… 28

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 2

Фиристодани фикру ақида

Мундариҷа

7. ALTECC (Рамзи ислоҳи хато: Рамзгузор/декодер) IP Core…………………………………… 30
7.1. Хусусиятҳои рамзгузори ALTECC…………………………………………………………………………..31 7.2. Прототипи Verilog HDL (ALTECC_ENCODER)……………………………………………………. 32 7.3. Прототипи Verilog HDL (ALTECC_DECODER)……………………………………………………. 32 7.4. Эъломияи ҷузъи VHDL (ALTECC_ENCODER)……………………………………………33 7.5. Эъломияи ҷузъи VHDL (ALTECC_DECODER)……………………………………………33 7.6. Эъломияи VHDL LIBRARY_USE…………………………………………………………………. 33 7.7. Портҳои рамзгузор…………………………………………………………………………………………… 33 7.8. Портҳои декодер…………………………………………………………………………………………………………………………………………………………………………………………………34 7.9. Параметрҳои рамзгузор………………………………………………………………………………… 34 7.10. Параметрҳои декодер ………………………………………………………………………………… 35
8. Intel FPGA Multiply Adder IP Core………………………………………………………………………. 36
8.1. Вижагиҳо………………………………………………………………………………………………. 37 8.1.1. Пешакӣ…………………………………………………………………………………….. 38 8.1.2. Феҳристи таъхири систоликӣ………………………………………………………………….. 40 8.1.3. Сарбории пешакии доимӣ……………………………………………………………………………………………………………… 43 8.1.4. Аккумулятори дукарата…………………………………………………………………… 43
8.2. Прототипи Verilog HDL……………………………………………………………………………… 44 8.3. Эъломияи ҷузъи VHDL……………………………………………………………………….. 44 8.4. Эъломияи VHDL LIBRARY_USE…………………………………………………………………. 44 8.5. Сигналҳо……………………………………………………………………………………………………… 44 8.6. Параметрҳо……………………………………………………………………………………………… 47
8.6.1. Ҷадвали умумӣ………………………………………………………………………………………47 8.6.2. Ҷадвали Усулҳои иловагӣ………………………………………………………………………….. 47 8.6.3. Ҷадвали зарбҳо…………………………………………………………………………….. 49 8.6.4. Ҷадвали Preadder………………………………………………………………………………… 51 8.6.5. Ҷадвали аккумулятор………………………………………………………………………….. 53 8.6.6. Ҷадвали систоликӣ/занҷирӣ………………………………………………………………………. 55 8.6.7. Ҷадвали қубур………………………………………………………………………………… 56
9. ALTMEMMULT (мултипликатори коэффисиенти доимӣ дар асоси хотира) IP Core…………………… 57
9.1. Вижагиҳо………………………………………………………………………………………………. 57 9.2. Прототипи Verilog HDL…………………………………………………………………………… 58 9.3. Эъломияи ҷузъи VHDL……………………………………………………………………….. 58 9.4. Портҳо……………………………………………………………………………………………………… 59 9.5. Параметрҳо……………………………………………………………………………………………… 59
10. ALTMULT_ACCUM (Multiply-Accumulation) IP Core…………………………………………… 61
10.1. Хусусиятҳо………………………………………………………………………………………….. 62 10.2. Прототипи Verilog HDL……………………………………………………………………………..62 10.3. Эъломияи ҷузъи VHDL…………………………………………………………………… 63 10.4. Эъломияи VHDL LIBRARY_USE………………………………………………………………63 10.5. Портҳо……………………………………………………………………………………………………… 63 10.6. Параметрҳо…………………………………………………………………………………………. 64
11. ALTMULT_ADD (Multiply-Adder) IP Core……………………………………………………..69
11.1. Хусусиятҳо………………………………………………………………………………………….. 71 11.2. Прототипи Verilog HDL……………………………………………………………………………..72 11.3. Эъломияи ҷузъи VHDL……………………………………………………………………… 72 11.4. Эъломияи VHDL LIBRARY_USE……………………………………………………………72

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 3

Мундариҷа
11.5. Портҳо……………………………………………………………………………………………………… 72 11.6. Параметрҳо…………………………………………………………………………………………. 73
12. ALTMULT_COMPLEX (мултипликатори мураккаб) IP Core…………………………………………… 86 12.1. Зарбкунии мураккаб………………………………………………………………………… 86 12.2. Намояндагии қонунӣ…………………………………………………………………………… 87 12.3. Намояндагии анъанавӣ…………………………………………………………………. 87 12.4. Хусусиятҳо…………………………………………………………………………………………….. 88 12.5. Прототипи Verilog HDL……………………………………………………………………………..88 12.6. Эъломияи ҷузъи VHDL……………………………………………………………………… 89 12.7. Эъломияи VHDL LIBRARY_USE………………………………………………………………89 12.8. Сигналҳо………………………………………………………………………………………………………………………………………… 89 12.9. Параметрҳо…………………………………………………………………………………………. 90
13. ALTSQRT (решаи квадратии бутун) IP Core…………………………………………………………92 13.1. Хусусиятҳо…………………………………………………………………………………………….. 92 13.2. Прототипи Verilog HDL……………………………………………………………………………..92 13.3. Эъломияи ҷузъи VHDL……………………………………………………………………… 93 13.4. Эъломияи VHDL LIBRARY_USE………………………………………………………………93 13.5. Портҳо……………………………………………………………………………………………………… 93 13.6. Параметрҳо…………………………………………………………………………………………. 94
14. PARALLEL_ADD (Adder Parallel) IP Core……………………………………………………….. 95 14.1. Хусусият……………………………………………………………………………………………….95 14.2. Прототипи Verilog HDL……………………………………………………………………………..95 14.3. Эъломияи ҷузъи VHDL……………………………………………………………………… 96 14.4. Эъломияи VHDL LIBRARY_USE………………………………………………………………96 14.5. Портҳо…………………………………………………………………………………………………… 96 14.6. Параметрҳо…………………………………………………………………………………………. 97
15. Дастури корбар Арифметикии IP Cores Архивҳои ҳуҷҷат………………………………… 98
16. Таърихи бознигарии ҳуҷҷат барои дастури корбар Intel FPGA Integer Arithmetic IP Cores…. 99

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 4

Фиристодани фикру ақида

683490 | 2020.10.05 Фиристодани фикру мулоҳизаҳо

1. Intel FPGA бутуни арифметикӣ IP Cores

Шумо метавонед ядроҳои IP-и бутуни Intel® FPGA-ро барои иҷрои амалҳои математикӣ дар тарҳрезии худ истифода баред.

Ин функсияҳо назар ба рамзгузории функсияҳои шахсии шумо синтези мантиқии муассиртар ва татбиқи дастгоҳро пешниҳод мекунанд. Шумо метавонед ядроҳои IP-ро барои қонеъ кардани талаботи тарроҳии худ танзим кунед.

ядроҳои IP-и арифметикии бутуни Intel ба ду категорияи зерин тақсим мешаванд: · Китобхонаи модулҳои параметрикунонидашуда (LPM) ядроҳои IP · ядроҳои махсуси Intel (ALT) IP

Дар ҷадвали зерин ядроҳои арифметикии бутуни IP оварда шудаанд.

Ҷадвали 1.

Рӯйхати ядроҳои IP

Корҳои IP

ядроҳои IP LPM

LPM_COUNTER

LPM_DIVIDE

LPM_MULT

LPM_ADD_SUB
LPM_COMPARE
Корҳои IP-и махсуси Intel (ALT) ALTECC

Функсия ба охир расидview Мултипликатори тақсимкунандаи ҳисоб
Муқоисакунандаи ҷамъкунанда ё ҷудокунанда
ECC рамзгузор/декодер

Дастгоҳи дастгирӣшаванда
Arria® II GX, Arria II GZ, Arria V, Intel Arria 10, Cyclone® IV E, Cyclone IV GX, Cyclone V, Intel Cyclone 10 LP,
Intel Cyclone 10 GX, MAX® II, MAX V, MAX 10, Stratix® IV, Stratix V
Arria II GX, Arria II GZ, Arria V, Intel Arria 10, Cyclone IV E, Cyclone IV GX,
Cyclone V, Intel Cyclone 10 LP, Intel Cyclone 10 GX, MAX II, MAX V, MAX 10, Stratix IV, Stratix V, Intel Stratix 10
Arria II GX, Arria II GZ, Arria V, Intel Arria 10, Cyclone IV E, Cyclone IV GX,
Cyclone V, Intel Cyclone 10 LP, Intel Cyclone 10 GX, MAX II, MAX V, MAX 10, Stratix IV, Stratix V, Intel Stratix 10
Arria II GX, Arria II GZ, Arria V, Cyclone IV E, Cyclone IV GX, Cyclone V, Intel Cyclone 10 LP, MAX 10, MAX
II, MAX V, Stratix IV, Stratix V
Arria II GX, Arria II GZ, Arria V, Cyclone IV E, Cyclone IV GX, Cyclone V, Intel Cyclone 10 LP, MAX 10, MAX
II, MAX V, Stratix IV, Stratix V
Arria II GX, Arria II GZ, Arria V, Intel Arria 10, Cyclone IV E, Cyclone IV GX,
Циклон V, Intel Cyclone 10 LP, Intel Cyclone 10 GX, MAX II, MAX V, MAX
10, Stratix IV, Stratix V идома…

Корпоратсияи Intel. Ҳамаи ҳуқуқ маҳфуз аст. Intel, логотипи Intel ва дигар тамғаҳои Intel тамғаҳои тиҷоратии Intel Corporation ё филиалҳои он мебошанд. Intel иҷрои маҳсулоти FPGA ва нимноқилҳои худро мувофиқи мушаххасоти ҷорӣ мутобиқи кафолати стандартии Intel кафолат медиҳад, аммо ҳуқуқ дорад, ки дар вақти дилхоҳ бидуни огоҳӣ ба ҳама гуна маҳсулот ва хидматҳо тағйирот ворид кунад. Intel ҳеҷ гуна масъулият ё масъулиятеро, ки аз барнома ё истифодаи ҳама гуна маълумот, маҳсулот ё хидмати дар ин ҷо тавсифшуда бармеояд, ба дӯш намегирад, ба истиснои ҳолатҳое, ки Intel дар шакли хаттӣ розӣ шудааст. Ба муштариёни Intel тавсия дода мешавад, ки пеш аз такя ба ягон маълумоти нашршуда ва пеш аз фармоиш додани маҳсулот ё хидматҳо версияи охирини мушаххасоти дастгоҳро дастрас кунанд. * Дигар номҳо ва брендҳо метавонанд ҳамчун моликияти дигарон даъво карда шаванд.

ISO 9001: 2015 ба қайд гирифта шудааст

1. Intel FPGA бутуни арифметикӣ IP Cores 683490 | 2020.10.05

IP Cores Intel FPGA Multiply Adder ё ALTERA_MULT_ADD ALTMEMMULT
ALTMULT_ACCUM ALTMULT_ADD ALTMULT_COMPLEX
ALTSQRT
PARALLEL_ADD

Функсия ба охир расидview Мултипликатор - ҷамъкунанда
Мултипликатори коэффисиенти доимӣ дар асоси хотира
Мултипликатор-аккумулятор мултипликатор-маълумот
Мултипликатори мураккаб
Квадрат-решаи бутун
Ҷамъоварии параллелӣ

Дастгоҳи дастгирӣшаванда
Arria V, Stratix V, Cyclone V, Intel Stratix 10, Intel Arria 10, Intel Cyclone
10 GX
Arria II GX, Arria II GZ, Arria V, Intel Arria 10 (Intel Quartus® Prime Standard Edition), Cyclone IV E, Cyclone IV GX, Cyclone V, Intel
Циклон 10 LP, MAX II, MAX V, MAX 10, Stratix IV, Stratix V
Arria II GX, Arria II GZ, Cyclone IV E, Cyclone IV GX, Intel Cyclone 10 LP, MAX 10, MAX II, MAX V, Stratix IV
Arria II GX, Arria II GZ, Cyclone IV E, Cyclone IV GX, Intel Cyclone 10 LP, MAX 10, MAX II, MAX V, Stratix IV
Arria II GX, Arria II GZ, Intel Arria 10, Arria V, Arria V GZ, Cyclone IV E, Cyclone IV GX, Cyclone V, Intel
Cyclone 10 GX, Intel Cyclone 10 LP, MAX 10, Stratix V, Intel Stratix 10
Arria II GX, Arria II GZ, Arria V, Intel Arria 10, Cyclone IV E, Cyclone IV GX,
Cyclone V, Intel Cyclone 10 LP, Intel Cyclone 10 GX, MAX II, MAX V, MAX
10, Stratix IV, Stratix V
Arria II GX, Arria II GZ, Arria V, Intel Arria 10, Cyclone IV E, Cyclone IV GX,
Cyclone V, Intel Cyclone 10 LP, Intel Cyclone 10 GX, MAX II, MAX V, MAX
10, Stratix IV, Stratix V

Маълумоти марбут
· FPGAs Intel ва Дастгоҳҳои барномарезишаванда ёддоштҳои релиз
· Муқаддима ба Intel FPGA IP Cores Маълумоти бештарро дар бораи Intel FPGA IP Cores медиҳад.
· Дастури корбар Floating-Point IP Cores Маълумоти бештарро дар бораи ядроҳои IP-и Intel FPGA Floating-Point медиҳад.
· Муқаддима ба Intel FPGA IP Cores Маълумоти умумиро дар бораи ҳамаи ядроҳои IP-и Intel FPGA, аз ҷумла параметрсозӣ, тавлид, навсозӣ ва симулятсияи ядроҳои IP медиҳад.
· Эҷоди скриптҳои моделиронӣ аз версияи мустақили IP ва Qsys Скриптҳои моделиронӣ эҷод кунед, ки барои навсозии нармафзор ё версияи IP навсозии дастӣ талаб намекунанд.
· Роҳнамо оид ба таҷрибаҳои беҳтарини идоракунии лоиҳа оид ба идоракунии самаранок ва интиқоли лоиҳа ва IP files.
· Дастури корбари Арифметикии IP-и бутуни Архивҳои ҳуҷҷат дар саҳифа 98 Рӯйхати дастурҳои корбарро барои версияҳои қаблии ядроҳои IP Arithmetic Integer пешниҳод мекунад.

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 6

Фиристодани фикру ақида

683490 | 2020.10.05 Фиристодани фикру мулоҳизаҳо

2. LPM_COUNTER (Counter) IP Core

Расми 1.

Асоси IP LPM_COUNTER як ҳисобкунаки дуӣ мебошад, ки ҳисобкунакҳои боло, поён ва ҳисобкунакҳои боло ё поёнро бо баромади то 256 бит васеъ месозад.

Дар расми зерин портҳо барои асосии IP LPM_COUNTER нишон дода шудаанд.

Портҳои LPM_COUNTER

LPM_COUNTER

ssclr sload маълумот[]

q[]

боло поён

коут

aclr aload aset

clk_en cnt_en cin
инст

2.1. Хусусиятҳо
Асоси IP LPM_COUNTER хусусиятҳои зеринро пешниҳод мекунад: · Ҳисобкунакҳои боло, поён ва боло/поёнро тавлид мекунад · Намудҳои ҳисобкунакҳои зеринро тавлид мекунад:
— Бинарии оддӣ – афзоиши ҳисобкунакҳо аз сифр ё камшавӣ аз 255
— Модул – ҳисобкунак ба арзиши модули муайянкардаи корбар афзоиш ё кам мекунад ва такрор мекунад
· Бандарҳои вуруди синхронии ихтиёрии тоза, боркунӣ ва танзимро дастгирӣ мекунад · Портҳои вуруди асинхронии ихтиёрии тоза, боркунӣ ва танзимро дастгирӣ мекунад · Бандарҳои вуруди ихтиёрии ҳисоб ва соатро дастгирӣ мекунад · Портҳои ихтиёрии интиқол ва интиқолро дастгирӣ мекунад

ISO 9001: 2015 ба қайд гирифта шудааст

2. LPM_COUNTER (Counter) IP Core
683490 | 2020.10.05
2.2. Прототипи Verilog HDL
Прототипи зерини Verilog HDL дар Verilog Design ҷойгир аст File (.v) lpm.v дар феҳристи эдасинтез.
модули lpm_counter (q, маълумот, соат, cin, cout, clk_en, cnt_en, боло, aset, aclr, aload, sset, sclr, sload, eq); параметр lpm_type = "lpm_counter"; параметри lpm_width = 1; параметри lpm_modulus = 0; параметр lpm_direction = "ИСТИФОДА НАШУДА"; параметр lpm_value = "ИСТИФОДАНАШУДА"; параметр lpm_svalue = "ИСТИФОДА НАШУДА"; параметр lpm_pvalue = "ИСТИФОДА НАШУДА"; параметр lpm_port_updown = "PORT_CONNECTIVITY"; параметр lpm_hint = "ИСТИФОДА НАШУДА"; баромад [lpm_width-1:0] q; баромади баромад; баромад [15:0] eq; ворид cin; вуруди [lpm_width-1:0] маълумот; соати вуруд, clk_en, cnt_en, боло; активи вуруд, aclr, боркунӣ; вуруди sset, sclr, sload; охири модул
2.3. Эъломияи ҷузъи VHDL
Эъломияи ҷузъи VHDL дар тарҳи VHDL ҷойгир аст File (.vhd) LPM_PACK.vhd дар феҳристи librariesvhdllpm.
ҷузъи LPM_COUNTER умумӣ ( LPM_WIDTH : табиӣ; LPM_MODULUS : табиӣ := 0; LPM_DIRECTION : сатр := “ИСТИФОДА НАШУДА”; LPM_AVALUE: сатр := “ИСТИФОДА НАШУДА”; LPM_SVALUE: сатр := “UNUSED”; LPM_MODULUS: “string=DOWNPORTUP:” ; LPM_PVALUE : сатр := “ИСТИФОДА НАШУДА”; LPM_TYPE: сатр := L_COUNTER; LPM_HINT: сатр := “ИСТИФОДАНАШУДА”); порт (МАЪЛУМОТ: дар std_logic_vector(LPM_WIDTH-1 то 0):= (ДИГАР =>
'0'); СОАТ: дар std_logic; CLK_EN: дар std_logic := '1'; CNT_EN: дар std_logic := '1'; БОЗОР: дар std_logic := '1'; SLOAD: дар std_logic := '0'; SSET: дар std_logic := '0'; SCLR: дар std_logic := '0'; ALOAD: дар std_logic := '0'; ASET: дар std_logic := '0'; ACLR: дар std_logic := '0'; CIN: дар std_logic := '1'; COUT : берун std_logic := '0'; Савол: берун аз std_logic_vector(LPM_WIDTH-1 то 0); EQ: берун std_logic_vector (15 то 0));
ҷузъи ниҳоӣ;

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 8

Фиристодани фикру ақида

2. LPM_COUNTER (Counter) IP Core 683490 | 2020.10.05

2.4. Эъломияи VHDL LIBRARY_USE
Агар шумо Эъломияи ҷузъи VHDL-ро истифода баред, эъломияи VHDL LIBRARY-USE талаб карда намешавад.
LIBRARY lpm; ИСТИФОДА lpm.lpm_components.all;

2.5. Портҳо

Дар ҷадвалҳои зерин бандарҳои вуруд ва баромади асосии IP LPM_COUNTER номбар шудаанд.

Ҷадвали 2.

Портҳои вуруди LPM_COUNTER

Номи порт

Талаб карда мешавад

Тавсифи

маълумот[]

Не

Вуруди параллелӣ ба ҳисобкунак. Андозаи бандари вуруд аз арзиши параметри LPM_WIDTH вобаста аст.

соат

Бале

Вуруди соати мусбати канори триггер.

clk_en

Не

Соат вурудро барои фаъол кардани ҳама фаъолиятҳои синхронӣ фаъол мекунад. Агар партофта шуда бошад, арзиши пешфарз 1 аст.

cnt_en

Не

Ҳисобкуниро фаъол созед, то ҳисобро ҳангоми паст будани изҳорот бидуни таъсир ба sload, sset ё sclr ғайрифаъол кунед. Агар партофта шуда бошад, арзиши пешфарз 1 аст.

боло поён

Не

Самти ҳисобро назорат мекунад. Ҳангоми тасдиқи баланд (1), самти ҳисоб боло аст ва ҳангоми паст (0) самти ҳисоб поён аст. Агар параметри LPM_DIRECTION истифода шавад, порти болоро пайваст кардан мумкин нест. Агар LPM_DIRECTION истифода нашавад, порти болоӣ ихтиёрӣ аст. Агар партофта шуда бошад, арзиши пешфарз боло мешавад (1).

цин

Не

Ба бит-тартиби паст интиқол диҳед. Барои ҳисобкунакҳои боло, рафтори вуруди cin аст

ба рафтори вуруди cnt_en шабеҳ аст. Агар партофта шуда бошад, арзиши пешфарз 1 аст

(VCC).

аклр

Не

Вуруди равшани асинхронӣ. Агар ҳам aset ва ҳам aclr истифода ва тасдиқ карда шаванд, aclr дороиро бекор мекунад. Агар партофта шуда бошад, арзиши пешфарз 0 (фаъол) аст.

актив

Не

Вуруди маҷмӯи асинхронӣ. Натиҷаҳои q[]-ро ҳамчун ҳама 1ҳо ё ба арзиши муайянкардаи параметри LPM_AVALUE муайян мекунад. Агар ҳам портҳои aset ва ҳам aclr истифода ва тасдиқ карда шаванд, арзиши порти aclr арзиши порти активро барҳам медиҳад. Агар гузошта шуда бошад, арзиши пешфарз 0 аст, ғайрифаъол.

бор кардан

Не

Вуруди сарбории асинхронӣ, ки ҳисобкунакро бо арзиши вуруди маълумот ба таври асинхронӣ бор мекунад. Вақте ки порти боркунӣ истифода мешавад, порти маълумот[] бояд пайваст карда шавад. Агар партофта шуда бошад, арзиши пешфарз 0 аст, ғайрифаъол.

sclr

Не

Вуруди равшани синхронӣ, ки ҳисобкунакро дар канори соати навбатии фаъол тоза мекунад. Агар ҳам портҳои sset ва ҳам sclr истифода ва тасдиқ карда шаванд, арзиши порти sclr арзиши порти sset-ро барҳам медиҳад. Агар гузошта шуда бошад, арзиши пешфарз 0 аст, ғайрифаъол.

сет

Не

Вуруди маҷмӯи синхронӣ, ки ҳисобкунакро дар канори соати навбатии фаъол муқаррар мекунад. Қимати баромадҳои q-ро ҳамчун ҳама 1ҳо ё ба арзиши муайянкардаи параметри LPM_SVALUE муайян мекунад. Агар ҳам портҳои sset ва ҳам sclr истифода ва тасдиқ карда шаванд,
арзиши порти sclr арзиши порти sset-ро барҳам медиҳад. Агар партофта шуда бошад, арзиши пешфарз 0 (фаъол) аст.

бори

Не

Вуруди сарбории синхронӣ, ки ҳисобкунакро бо маълумот[] дар канори навбатии соати фаъол бор мекунад. Вақте ки бандари боркунӣ истифода мешавад, порти маълумот[] бояд пайваст карда шавад. Агар партофта шуда бошад, арзиши пешфарз 0 (фаъол) аст.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 9

2. LPM_COUNTER (Counter) IP Core 683490 | 2020.10.05

Ҷадвали 3.

Портҳои баромади LPM_COUNTER

Номи порт

Талаб карда мешавад

Тавсифи

q[]

Не

Натиҷаи маълумот аз ҳисобкунак. Андозаи порти баромад аз он вобаста аст

Арзиши параметри LPM_WIDTH. Ё q[] ё ҳадди аққал яке аз портҳои eq[15..0]

бояд пайваст карда шавад.

экв[15..0]

Не

Баромади декодизи ҳисобкунак. Порти eq[15..0] дар муҳаррири параметр дастрас нест, зеро параметр танҳо AHDL-ро дастгирӣ мекунад.
Ё порти q[] ё порти eq[] бояд пайваст карда шавад. То c eq бандарҳоро истифода бурдан мумкин аст (0 <= c <= 15). Танҳо 16 арзиши пасттарини ҳисоб рамзкушо карда шудаанд. Вақте ки арзиши ҳисоб c аст, натиҷаи eqc баланд аст (1). Барои мисолample, вақте ки ҳисоб 0 аст, eq0 = 1, вақте ки ҳисоб 1 аст, eq1 = 1, ва вақте ки шумориш 15 аст, eq 15 = 1. Баромади рамзкушоӣ барои арзишҳои ҳисоб аз 16 ё калонтар рамзкушоии берунаро талаб мекунад. Натиҷаҳои eq[15..0] ба баромади q[] асинхронӣ мебошанд.

коут

Не

Порти интиқоли бит MSB ҳисобкунак. Он метавонад барои пайваст шудан ба ҳисобкунаки дигар истифода шавад, то ҳисобкунаки калонтар эҷод кунад.

2.6. Параметрҳо

Дар ҷадвали зерин параметрҳои асосии LPM_COUNTER IP оварда шудаанд.

Ҷадвали 4.

Параметрҳои LPM_COUNTER

Номи параметр

Навъи

LPM_WIDTH

Бутун

LPM_DIRECTION

Сатр

LPM_MODUULUS LPM_AVALUE

Бутун
Бутун/ Сатр

LPM_SVALUE LPM_HINT

Бутун/ Сатр
Сатр

LPM_TYPE

Сатр

Ҳатмӣ Ҳа Не Не Не Не
Не Не
Не

Тавсифи
Паҳнои бандарҳои маълумот[] ва q[]-ро, агар онҳо истифода шаванд, муайян мекунад.
Арзишҳо БОЛО, ПОЁН ва Истифоданашуда мебошанд. Агар параметри LPM_DIRECTION истифода шавад, порти болоро пайваст кардан мумкин нест. Вақте ки бандари боло пайваст нест, арзиши пешфарз параметри LPM_DIRECTION UP аст.
Шумораи ҳадди аксар, як. Шумораи ҳолатҳои беназир дар давраи ҳисобкунак. Агар арзиши сарборӣ аз параметри LPM_MODULUS калонтар бошад, рафтори ҳисобкунак муайян карда намешавад.
Қимати доимӣ, ки ҳангоми тасдиқи баланд будани актив бор карда мешавад. Агар арзиши муайяншуда аз калонтар ё баробар бошад , рафтори ҳисобкунак сатҳи мантиқии номуайян (X) аст, ки дар куҷо LPM_MODUULUS аст, агар мавҷуд бошад, ё 2 ^ LPM_WIDTH. Intel тавсия медиҳад, ки шумо ин арзишро ҳамчун рақами даҳӣ барои тарҳҳои AHDL муайян кунед.
Қимати доимӣ, ки дар канори болоравии бандари соат бор карда мешавад, вақте ки порти sset баланд тасдиқ карда мешавад. Intel тавсия медиҳад, ки шумо ин арзишро ҳамчун рақами даҳӣ барои тарҳҳои AHDL муайян кунед.
Вақте ки шумо як китобхонаи модулҳои параметрӣ (LPM) -ро дар тарҳи VHDL эҷод мекунед File (.vhd), шумо бояд параметри LPM_HINT-ро барои муайян кардани параметри мушаххаси Intel истифода баред. Барои мисолample: LPM_HINT = "CHAIN_SIZE = 8, ONE_INPUT_IS_CONSTANT = ҲА"
Қимати пешфарз UNUSED аст.
Китобхонаи модулҳои параметрӣ (LPM) номи объектро дар тарҳи VHDL муайян мекунад files.
идома дод…

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 10

Фиристодани фикру ақида

2. LPM_COUNTER (Counter) IP Core 683490 | 2020.10.05

Номи параметр INTENDED_DEVICE_FAMILY CARRY_CNT_EN
LABWIDE_SCLR
LPM_PORT_UPDOWN

String String нависед
Сатр
Сатр

Рақами талаб карда мешавад
Не
Не

Тавсифи
Ин параметр барои моделсозӣ ва моделсозии рафтор истифода мешавад. Ин параметр барои моделсозӣ ва моделсозии рафтор истифода мешавад. Муҳаррири параметр арзиши ин параметрро ҳисоб мекунад.
Параметри хоси Intel. Шумо бояд параметри LPM_HINT-ро барои муайян кардани параметри CARRY_CNT_EN дар тарҳи VHDL истифода баред fileс. Арзишҳо SMART, ON, OFF, ва ИСТИФОДА НАБУД мебошанд. Функсияи LPM_COUNTER-ро барои паҳн кардани сигнали cnt_en тавассути занҷири интиқол имкон медиҳад. Дар баъзе ҳолатҳо, танзимоти параметри CARRY_CNT_EN метавонад ба суръат каме таъсир расонад, бинобар ин шумо метавонед онро хомӯш кунед. Арзиши пешфарз SMART мебошад, ки беҳтарин муомилоти байни андоза ва суръатро таъмин мекунад.
Параметри хоси Intel. Шумо бояд параметри LPM_HINT-ро барои муайян кардани параметри LABWIDE_SCLR дар тарҳи VHDL истифода баред fileс. Арзишҳо ФУРУЗАНД, ХОМӮШ ё Истифоданашуда мебошанд. Қимати пешфарз ON аст. Ба шумо имкон медиҳад, ки истифодаи хусусияти LABwide sclr-ро, ки дар оилаҳои кӯҳнашудаи дастгоҳ мавҷуд аст, хомӯш кунед. Хомӯш кардани ин хосият имкони истифодаи пурраи LAB-ҳои қисман пуршударо зиёд мекунад ва аз ин рӯ, метавонад зичии мантиқии баландтарро ҳангоми SCLR ба LAB пурра татбиқ накунад. Ин параметр барои мутобиқати ақиб дастрас аст ва Intel тавсия медиҳад, ки ин параметрро истифода набаред.
Истифодаи порти вуруди болоро муайян мекунад. Агар гузошта шуда бошад, арзиши пешфарз PORT_CONNECTIVITY аст. Вақте ки арзиши порт ба PORT_USED муқаррар карда мешавад, порт ҳамчун истифодашуда ҳисоб карда мешавад. Вақте ки арзиши порт ба PORT_UNUSED муқаррар карда мешавад, порт ҳамчун истифоданашуда ҳисоб карда мешавад. Вақте ки арзиши порт ба PORT_CONNECTIVITY муқаррар карда мешавад, истифодаи порт тавассути тафтиши пайвасти порт муайян карда мешавад.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 11

683490 | 2020.10.05 Фиристодани фикру мулоҳизаҳо

3. LPM_DIVIDE (Тақсимкунанда) Intel FPGA IP Core

Расми 2.

Асоси LPM_DIVIDE Intel FPGA IP тақсимкунандаро барои тақсим кардани арзиши вуруди ҳисобкунак ба арзиши вуруди махраҷ барои тавлиди хисорот ва боқимонда амалӣ мекунад.

Дар расми зерин портҳо барои асосии IP LPM_DIVIDE нишон дода шудаанд.

Портҳои LPM_DIVIDE

LPM_DIVIDE

рақами [] деном[] соат

quotient[] боқӣ мемонад[]

клкен аклр

инст

3.1. Хусусиятҳо
Асоси IP LPM_DIVIDE хусусиятҳои зеринро пешниҳод мекунад: · Тақсимкунанда тавлид мекунад, ки арзиши вуруди ҳисобкуниро бо вуруди маҳраҷ тақсим мекунад.
арзиш барои тавлиди хисса ва боқимонда. · Дастгирии паҳнои маълумоти 1 бит. · Формати муаррифии маълумотҳои имзошуда ва беимзо барои ҳарду ҳисобкуниро дастгирӣ мекунад
ва арзишҳои махраҷ. · Оптимизатсияи минтақа ё суръатро дастгирӣ мекунад. · Имконияти муайян кардани натиҷаи мусбати боқимондаро фароҳам меорад. · Дастгирии лӯлаи таъхири баромади танзимшавандаро дастгирӣ мекунад. · Бандарҳои ихтиёрии асинхронии равшан ва соатро дастгирӣ мекунад.

3.2. Прототипи Verilog HDL
Прототипи зерини Verilog HDL дар Verilog Design ҷойгир аст File (.v) lpm.v дар феҳристи эдасинтез.
модули lpm_divide (қисмат, боқӣ, адад, деном, соат, clken, aclr); параметри lpm_type = "lpm_divide"; параметри lpm_widthn = 1; параметр lpm_widthd = 1; параметри lpm_nrepresentation = "НАМОЗ"; параметр lpm_drepresentation = "НАМОЗ"; параметр lpm_remainderpositive = "TRUE"; параметри lpm_pipeline = 0;

ISO 9001: 2015 ба қайд гирифта шудааст

3. LPM_DIVIDE (Тақсимкунанда) Intel FPGA IP Core 683490 | 2020.10.05

параметр lpm_hint = "ИСТИФОДА НАШУДА"; соати воридотӣ; вуруди clken; вуруди aclr; вуруди [lpm_widthn-1:0] адад; вуруд [lpm_widthd-1:0] denom; баромад [lpm_widthn-1:0] хисса; баромад [lpm_widthd-1:0] боқӣ мемонад; охири модул

3.3. Эъломияи ҷузъи VHDL
Эъломияи ҷузъи VHDL дар тарҳи VHDL ҷойгир аст File (.vhd) LPM_PACK.vhd дар феҳристи librariesvhdllpm.
ҷузъи LPM_DIVIDE умумӣ (LPM_WIDTHN: табиӣ; LPM_WIDTHD: табиӣ;
LPM_NREPRESENTATION : сатр := "НАМОЗ"; LPM_DREPRESENTATION : сатр := "НАМОЗ"; LPM_PIPELINE : табиӣ := 0; LPM_TYPE: сатр:= L_DIVIDE; LPM_HINT : сатр := “ИСТИФОДАНАШУДА”); порт (NUMER: дар std_logic_vector(LPM_WIDTHN-1 то 0); DENOM: дар std_logic_vector(LPM_WIDTHD-1 то 0); ACLR: дар std_logic := '0'; CLOCK: дар std_logic_vector(LPM_WIDTHN-0 то 1); DENOM : дар std_logic_vector := '1'; QUOTIENT: берун std_logic_vector(LPM_WIDTHN-0 то 1); REMAIN: берун аз std_logic_vector(LPM_WIDTHD-0 то XNUMX)); ҷузъи ниҳоӣ;

3.4. Эъломияи VHDL LIBRARY_USE
Агар шумо Эъломияи ҷузъи VHDL-ро истифода баред, эъломияи VHDL LIBRARY-USE талаб карда намешавад.
LIBRARY lpm; ИСТИФОДА lpm.lpm_components.all;

3.5. Портҳо

Дар ҷадвалҳои зерин бандарҳои вуруд ва баромад барои асосии IP LPM_DIVIDE номбар шудаанд.

Ҷадвали 5.

Портҳои вуруди LPM_DIVIDE

Номи порт

Талаб карда мешавад

рақам[]

Бале

ном []

Бале

Тавсифи
Вуруди маълумотҳои ҳисобкунак. Андозаи бандари вуруд аз арзиши параметри LPM_WIDTHN вобаста аст.
Вуруди маълумоти махраҷ. Андозаи бандари вуруд аз арзиши параметри LPM_WIDTHD вобаста аст.
идома дод…

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 13

3. LPM_DIVIDE (Тақсимкунанда) Intel FPGA IP Core 683490 | 2020.10.05

Соати номи порт
аклр

Рақами талаб карда мешавад
Не

Тавсифи
Вуруди соат барои истифодаи қубур. Барои арзишҳои LPM_PIPELINE ғайр аз 0 (пешфарз), порти соат бояд фаъол карда шавад.
Соат истифодаи қубурро имкон медиҳад. Вақте ки бандари clken баланд аст, амалиёти тақсимкунӣ сурат мегирад. Вақте ки сигнал паст аст, ягон амалиёт сурат намегирад. Агар партофта шуда бошад, арзиши пешфарз 1 аст.
Порти тозаи асинхронӣ дар ҳама вақт барои аз нав барқарор кардани лӯла ба ҳама '0 асинхронӣ ба вуруди соат истифода мешавад.

Ҷадвали 6.

Портҳои баромади LPM_DIVIDE

Номи порт

Талаб карда мешавад

Тавсифи

хисса[]

Бале

Натиҷаи маълумот. Андозаи порти баромад аз LPM_WIDTHN вобаста аст

арзиши параметр.

боқӣ мемонад[]

Бале

Натиҷаи маълумот. Андозаи порти баромад аз LPM_WIDTHD вобаста аст

арзиши параметр.

3.6. Параметрҳо

Дар ҷадвали зерин параметрҳои асосии LPM_DIVIDE Intel FPGA IP оварда шудаанд.

Номи параметр

Навъи

Талаб карда мешавад

Тавсифи

LPM_WIDTHN

Бутун

Бале

Паҳнои адад[] ва

портҳои quotient []. Арзишҳо аз 1 то 64 мебошанд.

LPM_WIDTHD

Бутун

Бале

Паҳнои деном[] ва

бандарҳои [] боқӣ мемонад. Арзишҳо аз 1 то 64 мебошанд.

LPM_NREPRESENTATION LPM_DREPRESENTATION

String String

Не

Нишондиҳандаи вуруди ҳисобкунак.

Қиматҳо ИМЗОНА ва ИМЗОНААНД. Вакте ки ин

параметр ба ИМЗО гузошта шудааст, тақсимкунанда

вуруди рақами []-ро ҳамчун ду имзошуда шарҳ медиҳад

мукаммалкунанда.

Не

Нишондиҳандаи вуруди махраҷ.

Қиматҳо ИМЗОНА ва ИМЗОНААНД. Вакте ки ин

параметр ба ИМЗО гузошта шудааст, тақсимкунанда

вуруди denom []-ро ҳамчун ду имзои имзошуда шарҳ медиҳад

мукаммалкунанда.

LPM_TYPE

Сатр

Не

Китобхонаи параметрҳоро муайян мекунад

номи объекти модулҳо (LPM) дар тарҳрезии VHDL

fileс (.vhd).

LPM_HINT

Сатр

Не

Вақте ки шумо китобхонаи аз

Функсияи модулҳои параметрӣ (LPM) дар а

Тарҳрезии VHDL File (.vhd), шумо бояд истифода баред

Параметри LPM_HINT барои муайян кардани Intel-

параметри мушаххас. Барои мисолample: LPM_HINT

= "ЗАНҶИРИ_СИЗЕ = 8,

ONE_INPUT_IS_CONSTANT = ҲА"

арзиши пешфарз UNUSED аст.

LPM_REMAINDERPOSITIVE

Сатр

Не

Параметри хоси Intel. Шумо бояд истифода баред

Параметри LPM_HINT барои муайян кардани

Параметри LPM_REMAINDERPOSITIVE дар

Тарҳрезии VHDL fileс. Арзишҳо TRUE ё FALSE мебошанд.

Агар ин параметр ба TRUE муқаррар карда шуда бошад, пас

арзиши порти left[] бояд бузургтар бошад

идома дод…

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 14

Фиристодани фикру ақида

3. LPM_DIVIDE (Тақсимкунанда) Intel FPGA IP Core 683490 | 2020.10.05

Номи параметр

Навъи

МАКСИМИЗАЦИЯ_СУРЪАТ

Бутун

LPM_PIPELINE

Бутун

INTENDED_DEVICE_FAMILY SKIP_BITS

Сатри бутун

Рақами зарурӣ
Не Не Не

Тавсифи
аз ё баробар ба сифр. Агар ин параметр ба TRUE муқаррар карда шуда бошад, он гоҳ арзиши порти left[] ё сифр аст ё арзиш ҳамон аломати мусбат ё манфӣ бо арзиши порти рақамӣ аст. Барои кам кардани майдон ва беҳтар кардани суръат, Intel тавсия медиҳад, ки ин параметрро ба TRUE дар амалиётҳое, ки боқимонда бояд мусбат бошад ё дар он ҷое, ки боқимонда аҳамият надорад, ба TRUE гузошта шавад.
Параметри хоси Intel. Шумо бояд параметри LPM_HINT-ро барои муайян кардани параметри MAXIMIZE_SPEED дар тарҳи VHDL истифода баред fileс. Арзишҳо [0..9] мебошанд. Агар истифода шавад, нармафзори Intel Quartus Prime кӯшиш мекунад, ки як намунаи мушаххаси функсияи LPM_DIVIDE-ро барои суръат, на масир, беҳтар созад ва танзими опсияи мантиқии Техникаи Optimization-ро бекор мекунад. Агар MAXIMIZE_SPEED истифоданашуда бошад, ба ҷои он арзиши опсияи Technique Optimization истифода мешавад. Агар арзиши MAXIMIZE_SPEED 6 ё баландтар бошад, Компилятор ядрои LPM_DIVIDE IP-ро барои суръати баландтар бо истифода аз занҷирҳои интиқол оптимизатсия мекунад; агар арзиш 5 ё камтар бошад, компилятор тарҳро бидуни занҷирҳои интиқол амалӣ мекунад.
Миқдори давраҳои соати таъхирии марбут ба quotient[] ва боқӣ [] натиҷаҳоро муайян мекунад. Қимати сифр (0) нишон медиҳад, ки ҳеҷ гуна таъхир вуҷуд надорад ва функсияи сирф комбинатсионалӣ сохта шудааст. Агар партофта шуда бошад, арзиши пешфарз 0 аст (ғайри қубур). Шумо наметавонед арзиши параметри LPM_PIPELINEро, ки аз LPM_WIDTHN баландтар аст, муайян кунед.
Ин параметр барои моделсозӣ ва моделсозии рафтор истифода мешавад. Муҳаррири параметр арзиши ин параметрро ҳисоб мекунад.
Барои беҳсозии мантиқ дар битҳои пешбар тавассути таъмини шумораи GND-и пешбар ба ядрои LPM_DIVIDE IP имкон медиҳад, ки тақсимоти битҳои фраксионии нисбатан муассиртар. Шумораи GND-и пешбариро дар баромади quotient ба ин параметр муайян кунед.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 15

683490 | 2020.10.05 Фиристодани фикру мулоҳизаҳо

4. LPM_MULT (мултипликатори) IP Core

Расми 3.

Асоси IP LPM_MULT як мултипликаторро барои зарб задани ду арзиши додаҳои воридотӣ барои тавлиди маҳсулот ҳамчун натиҷа амалӣ мекунад.

Дар расми зерин портҳо барои ядрои IP LPM_MULT нишон дода шудаанд.

Портҳои LPM_Mult

LPM_MULT маълумоти соат[] натиҷа[] додаҳо[] aclr/sclr clken
инст

Хусусиятҳои иттилооти марбут дар саҳифаи 71

4.1. Хусусиятҳо
Асоси LPM_MULT IP хусусиятҳои зеринро пешниҳод мекунад: · Мултипликатореро тавлид мекунад, ки ду арзиши додаҳои вурудиро афзоиш медиҳад · Паҳнои маълумоти 1 битро дастгирӣ мекунад · Формати муаррифии додаҳои имзошуда ва беимзоро дастгирӣ мекунад · Оптимизатсияи минтақа ё суръатро дастгирӣ мекунад. имконоти амалӣ дар коркарди сигнали рақамӣ (DSP)
схемаи блок ё унсурҳои мантиқӣ (LEs) Эзоҳ: Ҳангоми сохтани мултипликаторҳои калонтар аз андозаи аслӣ дастгирӣшаванда метавонанд/
таъсири иҷроиш хоҳад буд, ки дар натиҷаи каскади блокҳои DSP ба вуҷуд меояд. · Дастгирии возеҳ асинхронии ихтиёрӣ ва портҳои вуруди соатро дастгирӣ мекунад.

ISO 9001: 2015 ба қайд гирифта шудааст

4. LPM_MULT (мултипликатори) IP Core 683490 | 2020.10.05
4.2. Прототипи Verilog HDL
Прототипи зерини Verilog HDL дар Verilog Design ҷойгир аст File (.v) lpm.v дар феҳристи эдасинтез.
модули lpm_mult (натиҷа, додаҳо, маълумотҳо, ҷамъ, соат, clken, aclr) параметри lpm_type = "lpm_mult"; параметри lpm_widtha = 1; параметри lpm_widthb = 1; параметри lpm_widths = 1; параметри lpm_widthp = 1; параметри lpm_representation = "НАМОЗ"; параметри lpm_pipeline = 0; параметр lpm_hint = "ИСТИФОДА НАШУДА"; соати воридотӣ; вуруди clken; вуруди aclr; вуруд [lpm_widtha-1:0] dataa; вуруди [lpm_widthb-1:0] datab; вуруд [lpm_widths-1:0] маблағи; баромад [lpm_widthp-1:0] натиҷа; охири модул
4.3. Эъломияи ҷузъи VHDL
Эъломияи ҷузъи VHDL дар тарҳи VHDL ҷойгир аст File (.vhd) LPM_PACK.vhd дар феҳристи librariesvhdllpm.
ҷузъи LPM_MULT умумӣ (LPM_WIDTHA: табиӣ; LPM_WIDTHB: табиӣ; LPM_WIDTHS: табиӣ := 1; LPM_WIDTHP: табиӣ;
LPM_REPRESENTATION : сатр := “ИМЗОНАНАШУДА”; LPM_PIPELINE : табиӣ := 0; LPM_TYPE: сатр := L_MULT; LPM_HINT : сатр := “ИСТИФОДАНАШУДА”); порт ( DATAA : дар std_logic_vector(LPM_WIDTHA-1 то 0); DATAB: дар std_logic_vector(LPM_WIDTHB-1 то 0); ACLR: дар std_logic := '0'; CLOCK: дар std_logic_EN:d:d := '0'; СУМ : дар std_logic_vector(LPM_WIDTHS-1 то 1) := (ДИГАР => '0'); НАТИҶА: берун аз std_logic_vector(LPM_WIDTHP-0 то 1)); ҷузъи ниҳоӣ;
4.4. Эъломияи VHDL LIBRARY_USE
Агар шумо Эъломияи ҷузъи VHDL-ро истифода баред, эъломияи VHDL LIBRARY-USE талаб карда намешавад.
LIBRARY lpm; ИСТИФОДА lpm.lpm_components.all;

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 17

4. LPM_MULT (мултипликатори) IP Core 683490 | 2020.10.05

4.5. Сигналхо

Ҷадвали 7.

LPM_MULT сигналҳои воридотӣ

Номи сигнал

Талаб карда мешавад

Тавсифи

маълумот[]

Бале

Вуруди маълумот.

Барои дастгоҳҳои Intel Stratix 10, Intel Arria 10 ва Intel Cyclone 10 GX, андозаи сигнали воридотӣ аз арзиши параметри паҳнои Dataa вобаста аст.

Барои дастгоҳҳои кӯҳна ва Intel Cyclone 10 LP, андозаи сигнали воридотӣ аз арзиши параметри LPM_WIDTHA вобаста аст.

додаҳо[]

Бале

Вуруди маълумот.

Барои дастгоҳҳои Intel Stratix 10, Intel Arria 10 ва Intel Cyclone 10 GX, андозаи сигнали воридотӣ аз арзиши параметри паҳнои Datab вобаста аст.

Барои дастгоҳҳои кӯҳна ва Intel Cyclone 10 LP, андозаи сигнали вуруд вобаста аст

дар арзиши параметри LPM_WIDTHB.

соат

Не

Вуруди соат барои истифодаи қубур.

Барои дастгоҳҳои кӯҳна ва Intel Cyclone 10 LP, сигнали соат бояд барои арзишҳои LPM_PIPELINE ғайри 0 (пешфарз) фаъол карда шавад.

Барои дастгоҳҳои Intel Stratix 10, Intel Arria 10 ва Intel Cyclone 10 GX, сигнали соат бояд фаъол бошад, агар арзиши таъхир аз 1 бошад (пешфарз).

клкен

Не

Соат барои истифодаи қубур имкон медиҳад. Вақте ки сигнали клкен баланд мешавад,

амалиёти ҷамъкунанда/тарҳил сурат мегирад. Вақте ки сигнал паст аст, амал нест

ба амал меояд. Агар партофта шуда бошад, арзиши пешфарз 1 аст.

aclr sclr

Не

Сигнали равшани асинхронӣ дар ҳама вақт барои аз нав барқарор кардани лӯла ба ҳама 0ҳо истифода мешавад,

асинхронӣ ба сигнали соат. Қубур ба аломати номуайян (X) оғоз мекунад

сатҳи мантиқӣ. Натиҷаҳо арзиши доимӣ, вале сифр нестанд.

Не

Сигнали равшани синхронӣ дар ҳама вақт барои аз нав барқарор кардани лӯла ба ҳама 0ҳо истифода мешавад,

синхронӣ ба сигнали соат. Қубур ба аломати номуайян (X) оғоз мекунад

сатҳи мантиқӣ. Натиҷаҳо арзиши доимӣ, вале сифр нестанд.

Ҷадвали 8.

LPM_MULT Сигналҳои баромад

Номи сигнал

Талаб карда мешавад

Тавсифи

натиҷа[]

Бале

Натиҷаи маълумот.

Барои дастгоҳҳои кӯҳна ва Intel Cyclone 10 LP, андозаи сигнали баромад аз арзиши параметри LPM_WIDTHP вобаста аст. Агар LPM_WIDTHP < макс (LPM_WIDTHA + LPM_WIDTHB, LPM_WIDTHS) ё (LPM_WIDTHA + LPM_WIDTHS), танҳо LPM_WIDTHP MSB мавҷуд аст.

Барои Intel Stratix 10, Intel Arria 10 ва Intel Cyclone 10 GX, андозаи сигналҳои баромад аз параметри паҳнои Натиҷа вобаста аст.

4.6. Параметрҳо барои дастгоҳҳои Stratix V, Arria V, Cyclone V ва Intel Cyclone 10 LP

4.6.1. Ҷадвали умумӣ

Ҷадвали 9.

Ҷадвали умумӣ

Параметр

Арзиш

Конфигуратсияи мултипликатор

Вуруди 'dataa'-ро бо вуруди 'datab' зарб кунед

Арзиши пешфарз

Тавсифи

Вуруди 'dataa'-ро бо вуруди 'datab' зарб кунед

Барои мултипликатор конфигуратсияи дилхоҳро интихоб кунед.
идома дод…

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 18

Фиристодани фикру ақида

4. LPM_MULT (мултипликатори) IP Core 683490 | 2020.10.05

Параметр
Вуруди 'dataa' бояд чӣ қадар васеъ бошад? Вуруди 'datab' бояд то чӣ андоза васеъ бошад? Паҳнои натиҷаи «натиҷа»-ро чӣ гуна бояд муайян кард? Барро маҳдуд кунед

Арзиш
Вуруди 'dataa'-ро худаш зарб кунед (амали квадратӣ)
1 - 256 бит

Арзиши пешфарз

Тавсифи

8 бит

Паҳнои бандари dataa[]-ро муайян кунед.

1 - 256 бит

8 бит

Паҳнои бандари datab[]-ро муайян кунед.

Ба таври худкор паҳнро ҳисоб кунед Барро маҳдуд кунед
1 - 512 бит

Ба таври худкор y паҳноиро ҳисоб кунед

Усули дилхоҳро барои муайян кардани паҳнои натиҷа[] порт интихоб кунед.

16 бит

Паҳнои порти натиҷа[]-ро муайян кунед.
Ин арзиш танҳо дар он сурат самаранок хоҳад буд, ки шумо дар параметри Навъ Маҳдуд кардани паҳниро интихоб кунед.

4.6.2. Умумӣ 2 Ҷадвали

Ҷадвали 10. Умумӣ 2 Ҷадвали

Параметр

Арзиш

Вуруди маълумот

Оё автобуси вуруди 'datab' арзиши доимӣ дорад?

Не Ҳа

Навъи зарб

Кадом намуди

Беимзо

зарб кардан мехоҳед? Имзо карда шуд

Амалй

Кадом татбиқи мултипликатор бояд истифода шавад?

Татбиқи пешфарзро истифода баред
Схемаи мултипликатори махсусро истифода баред (Барои ҳама оилаҳо дастрас нест)
Унсурҳои мантиқро истифода баред

Арзиши пешфарз

Тавсифи

Не

Барои муайян кардани арзиши доимии

автобуси вуруди `datab', агар мавҷуд бошад.

Беимзо

Формати муаррифиро ҳам барои воридоти dataa[] ва datab[] муайян кунед.

Иони амалисозии пешфарзро истифода баред

Усули дилхоҳро барои муайян кардани паҳнои натиҷа[] порт интихоб кунед.

4.6.3. Ҷадвали қубур

Ҷадвали 11. Ҷадвали қубур

Параметр

Оё шумо мехоҳед, ки №

вазифа?

Бале

Арзиш

Эҷоди "aclr"

—

порти равшани асинхронӣ

Арзиши пешфарз

Тавсифи

Не

Ҳа-ро интихоб кунед, то сабти қубурро фаъол созед

баромади мултипликатори кард ва муайян дилхоҳро

таъхири баромад дар давраи соат. Даргиронидани

феҳристи қубур ба таъхири иловагӣ илова мекунад

баромад.

Бекор карда нашудааст

Ин хосиятро интихоб кунед, то бандари aclr-ро барои истифодаи шаффоф асинхронӣ барои реестри қубур фаъол созед.
идома дод…

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 19

4. LPM_MULT (мултипликатори) IP Core 683490 | 2020.10.05

Параметр
Соати фаъолсозии соати 'clken' созед
Оптимизатсия
Шумо кадом намуди оптимизатсияро мехоҳед?

Арзиш -
Минтақаи суръати пешфарз

Арзиши пешфарз

Тавсифи

Бекор карда нашудааст

Имконияти фаъоли соати баландро барои бандари соати реестри қубур муайян мекунад

Пешфарз

Барои асосии IP оптимизатсияи дилхоҳро муайян кунед.
Пешфарзро интихоб кунед, то ба нармафзори Intel Quartus Prime имкон диҳад, ки беҳтарин оптимизатсияи асосии IP-ро муайян кунад.

4.7. Параметрҳо барои дастгоҳҳои Intel Stratix 10, Intel Arria 10 ва Intel Cyclone 10 GX

4.7.1. Ҷадвали умумӣ

Ҷадвали 12. Ҷадвали умумӣ

Параметр

Арзиш

Арзиши пешфарз

Тавсифи

Навъи конфигуратсияи мултипликатор
Бари бандари маълумот

Вуруди 'dataa'-ро бо вуруди 'datab' зарб кунед
Вуруди 'dataa'-ро худаш зарб кунед (амали квадратӣ)

Вуруди 'dataa'-ро бо вуруди 'datab' зарб кунед

Барои мултипликатор конфигуратсияи дилхоҳро интихоб кунед.

Паҳнои маълумот

1 - 256 бит

8 бит

Паҳнои бандари dataa[]-ро муайян кунед.

Паҳнои маълумот

1 - 256 бит

8 бит

Паҳнои бандари datab[]-ро муайян кунед.

Паҳнои натиҷаи «натиҷа»-ро чӣ гуна бояд муайян кард?

Навъи

Ба таври худкор паҳноиро ҳисоб кунед
Барро маҳдуд кунед

Ба таври худкор y паҳноиро ҳисоб кунед

Усули дилхоҳро барои муайян кардани паҳнои натиҷа[] порт интихоб кунед.

Арзиш

1 - 512 бит

16 бит

Паҳнои натиҷа

1 - 512 бит

—

Намоиши паҳнои самараноки порти натиҷа[].

4.7.2. Умумӣ 2 Ҷадвали

Ҷадвали 13. Умумӣ 2 Ҷадвали

Параметр

Вуруди маълумот

Оё автобуси вуруди 'datab' арзиши доимӣ дорад?

Не Ҳа

Арзиш

Арзиши пешфарз

Тавсифи

Не

Барои муайян кардани арзиши доимии

автобуси вуруди `datab', агар мавҷуд бошад.

идома дод…

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 20

Фиристодани фикру ақида

4. LPM_MULT (мултипликатори) IP Core 683490 | 2020.10.05

Параметр

Арзиш

Ҳар як арзиш аз 0 калонтар

Навъи зарб

Кадом намуди

Беимзо

зарб кардан мехоҳед? Имзо карда шуд

Услуби татбиқ

Кадом татбиқи мултипликатор бояд истифода шавад?

Татбиқи пешфарзро истифода баред
Схемаи мултипликатори махсусро истифода баред
Унсурҳои мантиқро истифода баред

Арзиши пешфарз

Тавсифи

Қимати доимии порти datab[]-ро муайян кунед.

Беимзо

Формати муаррифиро ҳам барои воридоти dataa[] ва datab[] муайян кунед.

Иони амалисозии пешфарзро истифода баред

Усули дилхоҳро барои муайян кардани паҳнои натиҷа[] порт интихоб кунед.

4.7.3. Қубурсозӣ

Ҷадвали 14. Ҷадвали қубур

Параметр

Арзиш

Оё шумо мехоҳед, ки ин функсияро иҷро кунед?

Қубур

Не Ҳа

Навъи сигнали тозакунии таъхир

Ҳар як арзиш аз 0 калонтар.
ЯГОН ACLR SCLR

Соати 'clken' созед

—

соатро фаъол созед

Шумо кадом намуди оптимизатсияро мехоҳед?

Навъи

Минтақаи суръати пешфарз

Арзиши пешфарз

Тавсифи

№ 1 ҲЕҶ
—

Ҳа-ро интихоб кунед, то реестри қубурро ба баромади мултипликатор фаъол созед. Ба кор андохтани реестри лӯла ба натиҷа таъхири изофӣ илова мекунад.
Вақти дилхоҳи баромадро дар давраи соат муайян кунед.
Навъи аз нав танзимкунии реестри қубурро муайян кунед. Агар шумо ягон реестри қубурро истифода набаред, ҲЕҶ-ро интихоб кунед. ACLR-ро интихоб кунед, то дар реестри қубурҳои асинхронӣ тоза истифода шавад. Ин бандари ACLR тавлид мекунад. SCLR-ро интихоб кунед, то синхронӣ тозаро барои реестри қубур истифода баред. Ин порти SCLR тавлид мекунад.
Имконияти фаъоли соати баландро барои бандари соати реестри қубур муайян мекунад

Пешфарз

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 21

683490 | 2020.10.05 Фиристодани фикру мулоҳизаҳо

5. LPM_ADD_SUB (Ҷамъкунанда/Таҳҳизкунанда)

Расми 4.

Асоси IP LPM_ADD_SUB ба шумо имкон медиҳад, ки ҷамъкунанда ё тарҳкунандаро барои илова ё тарҳ кардани маҷмӯи маълумотҳо барои тавлиди натиҷае, ки ҷамъ ё фарқияти арзишҳои воридотӣ доранд, амалӣ кунед.

Дар расми зерин портҳо барои асосии IP LPM_ADD_SUB нишон дода шудаанд.

Портҳои LPM_ADD_SUB

LPM_ADD_SUB add_sub cin

маълумот[]

соати clken datab [] aclr

натиҷа [] пурбор шудан

инст

5.1. Хусусиятҳо
Асоси IP LPM_ADD_SUB хусусиятҳои зеринро пешниҳод мекунад: · Ҷамъкунанда, ҷудокунанда ва ҷамъкунанда/таҳҳилкунаки динамикӣ танзимшавандаро тавлид мекунад.
вазифахо. · Дастгирии паҳнои маълумоти 1 бит. · Формати муаррифии маълумотро дастгирӣ мекунад, ба монанди имзо ва имзонашуда. · Дастгирии ихтиёрии интиқол (қарз гирифтан), равшании асинхронӣ ва фаъолсозии соатро дастгирӣ мекунад
портҳои вуруд. · Портҳои баромади ихтиёрии иҷро (қарз гирифтан) ва пурборро дастгирӣ мекунад. · Яке аз автобусҳои додаҳои вурудиро ба доимӣ таъин мекунад. · Дастгирии қубур бо таъхири баромади танзимшавандаро дастгирӣ мекунад.

ISO 9001: 2015 ба қайд гирифта шудааст

5. LPM_ADD_SUB (Ҷамъкунанда / Тахроҷкунанда) 683490 | 2020.10.05
5.2. Прототипи Verilog HDL
Прототипи зерини Verilog HDL дар Verilog Design ҷойгир аст File (.v) lpm.v дар феҳристи эдасинтез.
модули lpm_add_sub (натиҷа, cout, overflow, add_sub, cin, dataa, datab, соат, clken, aclr); параметр lpm_type = "lpm_add_sub"; параметри lpm_width = 1; параметр lpm_direction = "ИСТИФОДА НАШУДА"; параметр lpm_representation = "ИМЗО"; параметри lpm_pipeline = 0; параметр lpm_hint = "ИСТИФОДА НАШУДА"; вуруд [lpm_width-1:0] dataa, datab; вуруди add_sub, cin; соати воридотӣ; вуруди clken; вуруди aclr; натиҷа [lpm_width-1:0] натиҷа; кам шудани баромад, фаромадан; охири модул
5.3. Эъломияи ҷузъи VHDL
Эъломияи ҷузъи VHDL дар тарҳи VHDL ҷойгир аст File (.vhd) LPM_PACK.vhd дар феҳристи librariesvhdllpm.
ҷузъи LPM_ADD_SUB умумӣ (LPM_WIDTH: табиӣ;
LPM_DIRECTION : сатр := “ИСТИФОДАНАШУДА”; LPM_REPRESENTATION: сатр := "ИМЗО"; LPM_PIPELINE : табиӣ := 0; LPM_TYPE: сатр := L_ADD_SUB; LPM_HINT : сатр := “ИСТИФОДАНАШУДА”); порт (DATAA: дар std_logic_vector(LPM_WIDTH-1 то 0); DATAB: дар std_logic_vector(LPM_WIDTH-1 то 0); ACLR: дар std_logic := '0'; CLOCK: дар std_logic_vector (LPM_WIDTH-0 то 1); := '1'; CIN : дар std_logic := 'Z'; ADD_SUB : дар std_logic := '1'; НАТИҶА: берун аз std_logic_vector(LPM_WIDTH-0 то XNUMX); COUT: берун std_logic; OVERFLOW_logic :); ҷузъи ниҳоӣ;
5.4. Эъломияи VHDL LIBRARY_USE
Агар шумо Эъломияи ҷузъи VHDL-ро истифода баред, эъломияи VHDL LIBRARY-USE талаб карда намешавад.
LIBRARY lpm; ИСТИФОДА lpm.lpm_components.all;
5.5. Портҳо
Дар ҷадвалҳои зерин портҳои вуруд ва баромад барои ядрои IP LPM_ADD_SUB номбар шудаанд.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 23

5. LPM_ADD_SUB (Ҷамъкунанда / Тахроҷкунанда) 683490 | 2020.10.05

Љадвали 15. Портњои вуруди асосии LPM_ADD_SUB IP

Номи порт

Талаб карда мешавад

Тавсифи

цин

Не

Ба бит-тартиби паст интиқол диҳед. Барои амалиёти иловагӣ, арзиши пешфарз 0 аст. Барои

амалиёти тарҳкунӣ, арзиши пешфарз 1 аст.

маълумот[]

Бале

Вуруди маълумот. Андозаи бандари вуруд аз арзиши параметри LPM_WIDTH вобаста аст.

додаҳо[]

Бале

Вуруди маълумот. Андозаи бандари вуруд аз арзиши параметри LPM_WIDTH вобаста аст.

add_sub

Не

Порти вуруди ихтиёрӣ барои фаъол кардани гузариши динамикӣ байни ҷамъкунанда ва ҷудокунанда

вазифахо. Агар параметри LPM_DIRECTION истифода шавад, add_sub-ро истифода бурдан мумкин нест. Агар

партофташуда, арзиши пешфарз ADD аст. Intel тавсия медиҳад, ки шумо истифода баред

Параметри LPM_DIRECTION барои муайян кардани кори функсияи LPM_ADD_SUB,

ба ҷои таъини доимӣ ба порти add_sub.

соат

Не

Вуруд барои истифодаи қубур. Порти соат вуруди соатро барои қубур таъмин мекунад

амалиёт. Барои арзишҳои LPM_PIPELINE ғайр аз 0 (пешфарз), порти соат бояд бошад

фаъол карда шуд.

клкен

Не

Соат барои истифодаи қубур имкон медиҳад. Вақте ки бандари клкен баланд эълон карда мешавад, иловакунанда/

амалиёти ҷудокунанда сурат мегирад. Вақте ки сигнал паст аст, ягон амалиёт сурат намегирад. Агар

партофташуда, арзиши пешфарз 1 аст.

аклр

Не

Тоза асинхронӣ барои истифодаи қубур. Қубур ба аломати номуайян (X) оғоз мекунад

сатҳи мантиқӣ. Порти aclr метавонад дар ҳар вақт истифода шавад, то қубурро ба ҳама 0ҳо баргардонад,

асинхронӣ ба сигнали соат.

Ҷадвали 16. Портҳои баромади асосии LPM_ADD_SUB IP

Номи порт

Талаб карда мешавад

Тавсифи

натиҷа[]

Бале

Натиҷаи маълумот. Андозаи порти баромад аз параметри LPM_WIDTH вобаста аст

арзиш.

коут

Не

Гузаронидани (қарз) аз ҳама муҳимтарин бит (MSB). Порти cout дорои физикӣ мебошад

тафсир ҳамчун иҷро (қарз) -и MSB. Порти cout муайян мекунад

аз ҳад зиёд дар амалиёти UNSIGNED. Порти cout бо ҳамон тарз барои

Амалиётҳои ИМЗОНА ва НАМОЗОН.

пур кардан

Не

Натиҷаи истиснои изофӣ. Порти пурбор тафсири физикӣ дорад

XOR-и кашонда ба МСБ бо гузарондани МСБ. Порти пурбор

тасдиқ мекунад, вақте ки натиҷаҳо аз дақиқии дастрас зиёданд ва танҳо вақте истифода мешавад

Қимати параметри LPM_REPRESENTATION ИМЗО шудааст.

5.6. Параметрҳо

Дар ҷадвали зерин параметрҳои асосии IP LPM_ADD_SUB номбар шудаанд.

Ҷадвали 17. Параметрҳои асосии IP LPM_ADD_SUB

Номи параметр LPM_WIDTH

Навъи бутун

Ҳа талаб карда мешавад

Тавсифи
Паҳнои бандарҳои dataa[], datab[] ва натиҷа[]-ро муайян мекунад.

LPM_DIRECTION

Сатр

Не

Арзишҳо ADD, SUB ва UNISED мебошанд. Агар партофта шуда бошад, арзиши пешфарз DEFAULT аст, ки параметрро барои гирифтани арзиши худ аз порти add_sub равона мекунад. Порти add_sub наметавонад истифода шавад, агар LPM_DIRECTION истифода шавад. Intel тавсия медиҳад, ки шумо параметри LPM_DIRECTION -ро барои муайян кардани кори функсияи LPM_ADD_SUB истифода баред, ба ҷои таъини доимӣ ба порти add_sub.
идома дод…

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 24

Фиристодани фикру ақида

5. LPM_ADD_SUB (Ҷамъкунанда / Тахроҷкунанда) 683490 | 2020.10.05

Номи параметр LPM_REPRESENTATION LPM_PIPELINE LPM_HINT LPM_TYPE ONE_INPUT_IS_CONSTANT MAXIMIZE_SPEED
INTENDED_DEVICE_FAMILY

Type String Integer String String String String Integer
Сатр

Талаб карда мешавад Не Не Не Не Не Не Не Не
Не

Тавсифи
Навъи иловаи иҷрошударо муайян мекунад. Қиматҳо ИМЗОНА ва ИМЗОНААНД. Агар гузошта шуда бошад, арзиши пешфарз ИМЗО мешавад. Вақте ки ин параметр ба ИМЗО гузошта шудааст, ҷамъкунанда/тарҳил вориди маълумотро ҳамчун пурракунандаи ду имзошуда шарҳ медиҳад.
Шумораи давраҳои соати таъхирии марбут ба натиҷа[]-ро муайян мекунад. Қимати сифр (0) нишон медиҳад, ки ҳеҷ гуна таъхир вуҷуд надорад ва функсияи сирф комбинатсия ба вуҷуд меояд. Агар партофта шуда бошад, арзиши пешфарз 0 аст (ғайри қубур).
Ба шумо имкон медиҳад, ки параметрҳои мушаххаси Intel-ро дар тарҳрезии VHDL муайян кунед files (.vhd). Қимати пешфарз UNUSED аст.
Китобхонаи модулҳои параметрӣ (LPM) номи объектро дар тарҳи VHDL муайян мекунад files.
Параметри хоси Intel. Шумо бояд параметри LPM_HINT-ро барои муайян кардани параметри ONE_INPUT_IS_CONSTANT дар тарҳи VHDL истифода баред fileс. Арзишҳо ҲА, НЕ ва ИСТИФОДА НАШАВАНД. Агар як вуруд доимӣ бошад, оптимизатсияи бештарро таъмин мекунад. Агар партофта шуда бошад, арзиши пешфарз НЕ аст.
Параметри хоси Intel. Шумо бояд параметри LPM_HINT-ро барои муайян кардани параметри MAXIMIZE_SPEED дар тарҳи VHDL истифода баред fileс. Шумо метавонед арзиши байни 0 ва 10-ро муайян кунед. Агар истифода шавад, нармафзори Intel Quartus Prime кӯшиш мекунад, ки як намунаи мушаххаси функсияи LPM_ADD_SUB-ро барои суръат беҳтар нагардонад, на масир ва танзими опсияи мантиқии Техникаи оптимизатсияро бекор мекунад. Агар MAXIMIZE_SPEED истифоданашуда бошад, ба ҷои он арзиши опсияи Technique Optimization истифода мешавад. Агар танзимоти MAXIMIZE_SPEED 6 ё баландтар бошад, Компилятор ядрои LPM_ADD_SUB IP-ро барои суръати баландтар бо истифода аз занҷирҳои интиқол оптимизатсия мекунад; агар танзимот 5 ё камтар бошад, Компилятор тарҳро бидуни занҷирҳои интиқол амалӣ мекунад. Ин параметр бояд барои дастгоҳҳои Cyclone, Stratix ва Stratix GX танҳо ҳангоми истифода нашудани порти add_sub муайян карда шавад.
Ин параметр барои моделсозӣ ва моделсозии рафтор истифода мешавад. Муҳаррири параметр арзиши ин параметрро ҳисоб мекунад.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 25

683490 | 2020.10.05 Фиристодани фикру мулоҳизаҳо

6. LPM_COMPARE (Муқоисакунанда)

Расми 5.

Асоси IP LPM_COMPARE арзиши ду маҷмӯи маълумотро барои муайян кардани муносибати байни онҳо муқоиса мекунад. Дар соддатарин шакли он, шумо метавонед дарвозаи истисноии-OR-ро барои муайян кардани баробар будани ду бит маълумот истифода баред.

Дар расми зерин портҳо барои асосии IP LPM_COMPARE нишон дода шудаанд.

Портҳои LPM_COMPARE

LPM_COMPARE

клкен

алб

aeb

маълумот[]

agb

додаҳо[]

агеб

соат

анеб

аклр

алеб

инст

6.1. Хусусиятҳо
Асоси IP LPM_COMPARE хусусиятҳои зеринро пешниҳод мекунад: · Функсияи муқоисакунандаро барои муқоисаи ду маҷмӯи додаҳо тавлид мекунад · Паҳнои додаҳои 1 битро дастгирӣ мекунад · Формати муаррифии маълумотро ба мисли имзошуда ва беимзо дастгирӣ мекунад · Намудҳои баромади зеринро истеҳсол мекунад:
— alb (вориди А камтар аз вуруди В аст) — aeb (вориди А ба вуруди В баробар аст) — agb (вориди А аз вуруди В бузургтар аст) — ageb (вориди А аз вуруди В бузургтар ё баробар аст) — aneb ( вуруди A ба вуруди B баробар нест) — aleb (вориди A аз вуруди B камтар ё баробар аст) · Дастгирии ихтиёрии асинхронии равшан ва портҳои вуруди соатро дастгирӣ мекунад · Вуруди datab[]-ро ба як доимӣ таъин мекунад.

ISO 9001: 2015 ба қайд гирифта шудааст

6. LPM_COMPARE (Муқоисакунанда) 683490 | 2020.10.05
6.2. Прототипи Verilog HDL
Прототипи зерини Verilog HDL дар Verilog Design ҷойгир аст File (.v) lpm.v дар феҳристи эдасинтез.
модули lpm_compare (alb, aeb, agb, aleb, aneb, ageb, dataa, datab, соат, clken, aclr); параметри lpm_type = "lpm_compare"; параметри lpm_width = 1; параметри lpm_representation = "НАМОЗ"; параметри lpm_pipeline = 0; параметр lpm_hint = "ИСТИФОДА НАШУДА"; вуруд [lpm_width-1:0] dataa, datab; соати воридотӣ; вуруди clken; вуруди aclr; баромади алб, аеб, агб, алеб, анеб, агеб; охири модул
6.3. Эъломияи ҷузъи VHDL
Эъломияи ҷузъи VHDL дар тарҳи VHDL ҷойгир аст File (.vhd) LPM_PACK.vhd дар феҳристи librariesvhdllpm.
ҷузъи LPM_COMPARE умумӣ (LPM_WIDTH: табиӣ;
LPM_REPRESENTATION : сатр := “ИМЗОНАНАШУДА”; LPM_PIPELINE : табиӣ := 0; LPM_TYPE: сатр := L_COMPARE; LPM_HINT : сатр := “ИСТИФОДАНАШУДА”); порт (DATAA: дар std_logic_vector(LPM_WIDTH-1 то 0); DATAB: дар std_logic_vector(LPM_WIDTH-1 то 0); ACLR: дар std_logic := '0'; CLOCK: дар std_logic_vector (LPM_WIDTH-0 то 1); := 'XNUMX'; AGB: берун std_logic; AGEB: берун std_logic; AEB: берун std_logic; ANEB: берун std_logic; ALB: берун std_logic; ALEB: берун std_logic); ҷузъи ниҳоӣ;
6.4. Эъломияи VHDL LIBRARY_USE
Агар шумо Эъломияи ҷузъи VHDL-ро истифода баред, эъломияи VHDL LIBRARY-USE талаб карда намешавад.
LIBRARY lpm; ИСТИФОДА lpm.lpm_components.all;
6.5. Портҳо
Дар ҷадвалҳои зерин бандарҳои вуруд ва баромад барои асосии LMP_COMPARE IP номбар шудаанд.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 27

6. LPM_COMPARE (Муқоисакунанда) 683490 | 2020.10.05

Љадвали 18. LPM_COMPARE портҳои вуруди асосии IP

Номи порт

Талаб карда мешавад

Тавсифи

маълумот[]

Бале

Вуруди маълумот. Андозаи бандари вуруд аз арзиши параметри LPM_WIDTH вобаста аст.

додаҳо[]

Бале

Вуруди маълумот. Андозаи бандари вуруд аз арзиши параметри LPM_WIDTH вобаста аст.

соат

Не

Вуруди соат барои истифодаи қубур. Порти соат вуруди соатро барои қубур таъмин мекунад

амалиёт. Барои арзишҳои LPM_PIPELINE ғайр аз 0 (пешфарз), порти соат бояд бошад

фаъол карда шуд.

клкен

Не

Соат барои истифодаи қубур имкон медиҳад. Вақте ки бандари clken баланд гуфта мешавад,

амалиёти муқоисавӣ сурат мегирад. Вақте ки сигнал паст аст, ягон амалиёт сурат намегирад. Агар

партофташуда, арзиши пешфарз 1 аст.

аклр

Не

Тоза асинхронӣ барои истифодаи қубур. Қубур ба мантиқи номуайян (X) оғоз мекунад

сатҳи. Порти aclr метавонад дар ҳар вақт истифода шавад, то қубурро ба ҳама 0ҳо баргардонад,

асинхронӣ ба сигнали соат.

Ҷадвали 19. LPM_COMPARE Портҳои баромади асосии IP

Номи порт

Талаб карда мешавад

Тавсифи

алб

Не

Порти баромад барои муқоисакунанда. Тасдиқ карда мешавад, агар вуруди А аз вуруди В камтар бошад.

aeb

Не

Порти баромад барои муқоисакунанда. Тасдиқ карда мешавад, ки агар вуруди А ба вуруди В баробар бошад.

agb

Не

Порти баромад барои муқоисакунанда. Тасдиқ карда мешавад, ки агар вуруди А аз вуруди B зиёдтар бошад.

агеб

Не

Порти баромад барои муқоисакунанда. Тасдиқ карда мешавад, ки агар вуруди A аз вуруд бузургтар ё баробар бошад

анеб

Не

Порти баромад барои муқоисакунанда. Тасдиқ карда мешавад, агар вуруди А ба вуруди В баробар набошад.

алеб

Не

Порти баромад барои муқоисакунанда. Тасдиқ карда мешавад, ки агар вуруди А аз вуруди В камтар ё баробар бошад.

6.6. Параметрҳо

Дар ҷадвали зерин параметрҳои асосии LPM_COMPARE IP оварда шудаанд.

Љадвали 20. Параметрњои асосии IP LPM_COMPARE

Номи параметр

Навъи

Талаб карда мешавад

LPM_WIDTH

Бутун Ҳа

LPM_REPRESENTATION

Сатр

Не

LPM_PIPELINE

Рақами бутун

LPM_HINT

Сатр

Не

Тавсифи
Паҳнои бандарҳои dataa[] ва datab[]-ро муайян мекунад.
Навъи муқоисаи иҷрошударо муайян мекунад. Қиматҳо ИМЗОНА ва ИМЗОНААНД. Агар гузошта шуда бошад, арзиши пешфарз UNSIGNED аст. Вақте ки ин арзиши параметр ба ИМЗО гузошта шудааст, муқоисакунанда вуруди маълумотро ҳамчун пурракунандаи ду имзошуда шарҳ медиҳад.
Миқдори давраҳои соати таъхирии марбут ба баромади alb, aeb, agb, ageb, aleb ё aneb-ро муайян мекунад. Қимати сифр (0) нишон медиҳад, ки ҳеҷ гуна таъхир вуҷуд надорад ва функсияи сирф комбинатсия ба вуҷуд меояд. Агар партофта шуда бошад, арзиши пешфарз 0 аст (ғайри қубур).
Ба шумо имкон медиҳад, ки параметрҳои мушаххаси Intel-ро дар тарҳрезии VHDL муайян кунед files (.vhd). Қимати пешфарз UNUSED аст.
идома дод…

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 28

Фиристодани фикру ақида

6. LPM_COMPARE (Муқоисакунанда) 683490 | 2020.10.05
Номи параметр LPM_TYPE INTENDED_DEVICE_FAMILY
ЯК_ДАРОДИ_ДОИМ

String String нависед
Сатр

Рақами талаб карда мешавад
Не

Тавсифи
Китобхонаи модулҳои параметрӣ (LPM) номи объектро дар тарҳи VHDL муайян мекунад files.
Ин параметр барои моделсозӣ ва моделсозии рафтор истифода мешавад. Муҳаррири параметр арзиши ин параметрро ҳисоб мекунад.
Параметри хоси Intel. Шумо бояд параметри LPM_HINT-ро барои муайян кардани параметри ONE_INPUT_IS_CONSTANT дар тарҳи VHDL истифода баред fileс. Арзишҳо ҲА, НЕ, ё Истифоданашуда мебошанд. Агар вуруд доимӣ бошад, оптимизатсияи бештарро таъмин мекунад. Агар партофта шуда бошад, арзиши пешфарз НЕ аст.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 29

683490 | 2020.10.05 Фиристодани фикру мулоҳизаҳо

7. ALTECC (Рамзи ислоҳи хато: Рамзгузор/декодер) IP Core

Расми 6.

Intel ядрои ALTECC IP-ро барои татбиқи функсияҳои ECC таъмин мекунад. ECC маълумоти вайроншударо, ки дар тарафи қабулкунанда ҳангоми интиқоли додаҳо рух медиҳад, муайян мекунад. Ин усули ислоҳи хатоҳо барои ҳолатҳое мувофиқ аст, ки хатогиҳо на дар таркишҳо ба таври тасодуфӣ рух медиҳанд.

ECC хатогиҳоро тавассути раванди рамзгузорӣ ва рамзкушоӣ муайян мекунад. Барои мисолample, вақте ки ECC дар барномаи интиқол истифода мешавад, маълумоти аз манбаъ хондашуда пеш аз фиристодан ба қабулкунанда рамзгузорӣ карда мешавад. Натиҷаи (калимаи рамзӣ) аз рамзгузор аз маълумоти хом иборат аст, ки бо шумораи битҳои паритет замима шудааст. Миқдори дақиқи битҳои паритетии замимашуда аз шумораи битҳо дар маълумоти воридотӣ вобаста аст. Калимаи коди тавлидшуда пас аз он ба макони таъинот интиқол дода мешавад.

Қабулкунанда калимаи рамзро қабул мекунад ва онро рамзкушо мекунад. Маълумоте, ки аз ҷониби декодер гирифта шудааст, муайян мекунад, ки хатогӣ ошкор шудааст ё не. Декодер хатогиҳои як-бит ва ду-битро муайян мекунад, аммо метавонад танҳо хатоҳои як-битро дар маълумоти вайроншуда ислоҳ кунад. Ин навъи ECC як ислоҳи хатогӣ, ошкор кардани хатогиҳои дукарата (SECDED) мебошад.

Шумо метавонед функсияҳои рамзгузор ва рамзкушогари асосии ALTECC IP-ро танзим кунед. Вуруди додаҳо ба рамзгузор барои тавлиди калимаи рамзӣ рамзгузорӣ карда мешавад, ки омезиши вуруди додаҳо ва битҳои паритети тавлидшуда мебошад. Калимаи коди тавлидшуда танҳо пеш аз расидан ба блоки таъиноти худ ба модули декодер барои рамзкушоӣ интиқол дода мешавад. Декодер вектори синдромро тавлид мекунад, то муайян кунад, ки оё дар калимаи рамзи қабулшуда ягон хатогӣ вуҷуд дорад. Декодер маълумотро танҳо дар ҳолате ислоҳ мекунад, ки агар хатои як-бит аз битҳои дода бошад. Агар хатои як-бит аз битҳои паритет бошад, ягон сигнал қайд карда намешавад. Декодер инчунин дорои сигналҳои парчам барои нишон додани ҳолати маълумоти гирифташуда ва амали аз ҷониби декодер андешидашуда, агар мавҷуд бошад.

Рақамҳои зерин бандарҳои асосии ALTECC IP-ро нишон медиҳанд.

Портҳои рамзгузори ALTECC

ALTECC_ENCODER

маълумот[]

q[]

соат

clocken

аклр

инст

ISO 9001: 2015 ба қайд гирифта шудааст

7. ALTECC (Рамзи ислоҳи хатогӣ: Рамзгузор/декодер) IP Core 683490 | 2020.10.05

Тасвири 7. Портҳои декодери ALTECC

ALTECC_DECODER

маълумот[] соат

q[] err_detected err_corrected
err_fatal

аклр

инст

7.1. Хусусиятҳои рамзгузори ALTECC

Асоси рамзгузори IP-и ALTECC хусусиятҳои зеринро пешниҳод мекунад: · Рамзгузории маълумотро бо истифода аз нақшаи Ҳамминг Рамзгузорӣ иҷро мекунад · Паҳнои додаҳои 2 битро дастгирӣ мекунад · Формати муаррифии додаҳои имзошуда ва беимзоро дастгирӣ мекунад · Дастгирии лӯлакашӣ бо таъхири баромади як ё ду давраи соат · Дастгирии ихтиёрӣ асинхронӣ равшан ва соат имкон бандарҳои

Рамзгузори ALTECC асосии IP маълумотро бо истифода аз схемаи рамзгузории Hamming қабул ва рамзгузорӣ мекунад. Схемаи рамзгузории Hamming битҳои паритетро ба даст меорад ва онҳоро ба маълумоти аслӣ замима мекунад, то калимаи рамзи баромадро тавлид кунад. Миқдори битҳои паритетии замимашуда аз паҳнои маълумот вобаста аст.

Дар ҷадвали зерин шумораи битҳои баробарӣ барои диапазонҳои гуногуни паҳнои додаҳо замима шудаанд. Сутуни Total Bits шумораи умумии битҳои додаҳои воридотӣ ва битҳои баробарии замимашударо ифода мекунад.

Ҷадвали 21.

Шумораи битҳои паритет ва калимаи рамзӣ мувофиқи паҳнои маълумот

Паҳнои маълумот

Шумораи битҳои паритет

Ҳаҷми битҳо (калимаи код)

2-4

3+1

6-8

5-11

4+1

10-16

12-26

5+1

18-32

27-57

6+1

34-64

58-64

7+1

66-72

Баромади битҳои паритетӣ санҷиши ҷуфтро истифода мебарад. 1-бити иловагӣ (дар ҷадвал ҳамчун +1 нишон дода шудааст) ба битҳои паритет ҳамчун MSB калимаи рамз замима карда мешавад. Ин кафолат медиҳад, ки калимаи рамзӣ шумораи ҷуфти 1 дорад. Барои мисолample, агар паҳнои маълумот 4 бит бошад, 4 битҳои баробарӣ ба маълумот замима карда мешаванд, то калимаи рамзӣ бо ҳамагӣ 8 бит шаванд. Агар 7 бит аз LSB калимаи рамзии 8-бит адади тоқи 1 дошта бошад, бит 8-уми калимаи код 1-ро ташкил медиҳад, ки шумораи умумии 1-ро дар калимаи код ҷуфт мекунад.
Дар расми зерин калимаи рамзи тавлидшуда ва ҷойгиркунии битҳои паритет ва битҳои додаҳо дар вуруди додаҳои 8-бит нишон дода шудааст.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 31

7. ALTECC (Рамзи ислоҳи хатогӣ: Рамзгузор/декодер) IP Core 683490 | 2020.10.05

Расми 8.

Тартиби паритетҳои битҳо ва битҳои додаҳо дар калимаи коди тавлидшудаи 8-бит

MSB

LSB

4 бит паритет

4 бит маълумот

Ядрои IP кодгузори ALTECC дар як вақт танҳо паҳнои вуруди аз 2 то 64 битро қабул мекунад. Паҳнои вуруди 12 бит, 29 бит ва 64 бит, ки ба дастгоҳҳои Intel комилан мувофиқанд, мутаносибан баромади 18 бит, 36 бит ва 72 битро тавлид мекунанд. Шумо метавонед маҳдудияти интихоби битро дар муҳаррири параметр назорат кунед.

7.2. Прототипи Verilog HDL (ALTECC_ENCODER)
Прототипи зерини Verilog HDL дар Verilog Design ҷойгир аст File (.v) lpm.v дар феҳристи эдасинтез.
модули altecc_encoder #(параметри intended_device_family = "истифоданашуда", параметри lpm_pipeline = 0, параметри width_codeword = 8, параметри width_dataword = 8, параметри lpm_type = "altecc_encoder", параметри lpm_hint (вазкунии сими соат, сими дарунношуда") сим clocken, сим вуруди [width_dataword-1:0] маълумот, сим баромад [width_codeword-1:0] q); охири модул

7.3. Прототипи Verilog HDL (ALTECC_DECODER)
Прототипи зерини Verilog HDL дар Verilog Design ҷойгир аст File (.v) lpm.v дар феҳристи эдасинтез.
модули altecc_decoder #(параметри intended_device_family = "истифоданашуда", параметри lpm_pipeline = 0, параметри width_codeword = 8, параметри width_dataword = 8, параметри lpm_type = "altecc_decoder", параметри lpm_hint) ( = "вакти сими acr") сими clocken, сими вуруд [width_codeword-1:0] маълумот, сими баромади err_corrected, сими баромади err_detected, сими баромади err_fatal, сими баромад [width_dataword-1:0] q); охири модул

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 32

Фиристодани фикру ақида

7. ALTECC (Рамзи ислоҳи хатогӣ: Рамзгузор/декодер) IP Core 683490 | 2020.10.05
7.4. Эъломияи ҷузъи VHDL (ALTECC_ENCODER)
Эъломияи ҷузъи VHDL дар тарҳи VHDL ҷойгир аст File (.vhd) altera_mf_components.vhd дар директорияи librariesvhdlaltera_mf.
ҷузъи altecc_encoder умумӣ (intended_device_family:string := “истифоданашуда”; lpm_pipeline: natural := 0; width_codeword: natural := 8; width_dataword: natural := 8; lpm_hint:string := “UNUSED”:string_te:string := “UNUSED”:string_te; ”); порт( aclr:in std_logic := '0'; соат:дар std_logic := '0'; clocken:in std_logic := '1'; маълумот:дар std_logic_vector(width_dataword-1 то 0); q:out std_logic_vector(width_code) -1 то 0)); ҷузъи ниҳоӣ;
7.5. Эъломияи ҷузъи VHDL (ALTECC_DECODER)
Эъломияи ҷузъи VHDL дар тарҳи VHDL ҷойгир аст File (.vhd) altera_mf_components.vhd дар директорияи librariesvhdlaltera_mf.
ҷузъи altecc_decoder умумӣ (intended_device_family:string := "истифоданашуда"; lpm_pipeline: natural := 0; width_codeword: natural := 8; width_dataword: natural := 8; lpm_hint:string := "UNUSED":string_de:string := "UNUSED":string_de:string_de; ”); порт( aclr:in std_logic := '0'; соат:дар std_logic := '0'; clocken:in std_logic := '1'; маълумот:дар std_logic_vector(width_codeword-1 то 0); err_corrected: out_stdrd : берун std_logic; q: берун std_logic_vector (width_dataword-1 то 0); syn_e: берун std_logic); ҷузъи ниҳоӣ;
7.6. Эъломияи VHDL LIBRARY_USE
Агар шумо Эъломияи ҷузъи VHDL-ро истифода баред, эъломияи VHDL LIBRARY-USE талаб карда намешавад.
LIBRARY altera_mf; ИСТИФОДАИ altera_mf.altera_mf_components.all;
7.7. Портҳои рамзгузор
Дар ҷадвалҳои зерин портҳои вуруд ва баромад барои ядрои IP рамзгузори ALTECC номбар шудаанд.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 33

7. ALTECC (Рамзи ислоҳи хатогӣ: Рамзгузор/декодер) IP Core 683490 | 2020.10.05

Љадвали 22. бандарҳои вуруди рамзгузорро ALTECC

Номи порт

Талаб карда мешавад

Тавсифи

маълумот[]

Бале

Порти вуруди маълумот. Андозаи бандари вуруд аз WIDTH_DATAWORD вобаста аст

арзиши параметр. Порти data[] дорои маълумоти хом, ки бояд рамзгузорӣ шавад.

соат

Бале

Порти вуруди соат, ки сигнали соатро барои ҳамоҳангсозии амалиёти рамзгузорӣ таъмин мекунад.

Порти соат вақте лозим аст, ки арзиши LPM_PIPELINE аз 0 зиёд бошад.

clocken

Не

Фаъолсозии соат. Агар партофта шуда бошад, арзиши пешфарз 1 аст.

аклр

Не

Вуруди равшани асинхронӣ. Сигнали фаъоли aclr метавонад дар ҳар вақт истифода шавад

реестрҳоро ба таври асинхронӣ тоза кунед.

Љадвали 23. Портҳои баромади рамзгузори ALTECC

Номи порт q[]

Ҳа талаб карда мешавад

Тавсифи
Порти баромади додаҳои кодшуда. Андозаи порти баромад аз арзиши параметри WIDTH_CODEWORD вобаста аст.

7.8. Портҳои декодер

Дар ҷадвалҳои зерин портҳои вуруд ва баромад барои ядрои IP-декодери ALTECC оварда шудаанд.

Љадвали 24. бандарҳои вуруди декодер ALTECC

Номи порт

Талаб карда мешавад

Тавсифи

маълумот[]

Бале

Порти вуруди маълумот. Андозаи бандари вуруд аз арзиши параметри WIDTH_CODEWORD вобаста аст.

соат

Бале

Порти вуруди соат, ки сигнали соатро барои ҳамоҳангсозии амалиёти рамзгузорӣ таъмин мекунад. Порти соат вақте лозим аст, ки арзиши LPM_PIPELINE аз 0 зиёд бошад.

clocken

Не

Фаъолсозии соат. Агар партофта шуда бошад, арзиши пешфарз 1 аст.

аклр

Не

Вуруди равшани асинхронӣ. Сигнали фаъоли aclr метавонад дар ҳар вақт барои асинхронӣ тоза кардани регистрҳо истифода шавад.

Љадвали 25. Портњои баромади декодер ALTECC

Номи порт q[]

Ҳа талаб карда мешавад

Тавсифи
Порти баромади маълумоти рамзкушошуда. Андозаи порти баромад аз арзиши параметри WIDTH_DATAWORD вобаста аст.

err_detected Бале

Сигналро нишон медиҳад, ки ҳолати маълумоти гирифташударо инъикос мекунад ва хатогиҳои ёфтшударо муайян мекунад.

err_correcte Бале d

Сигнал барои инъикоси ҳолати маълумоти гирифташуда. Хатогии як-битаи ёфтшуда ва ислоҳшударо ифода мекунад. Шумо метавонед маълумотро истифода баред, зеро он аллакай ислоҳ шудааст.

err_fatal

Бале

Сигнал барои инъикоси ҳолати маълумоти гирифташуда. Ин хатои дучандон-бита ёфт шуд, вале ислоҳ нашудааст. Шумо набояд маълумотро истифода баред, агар ин сигнал тасдиқ карда шавад.

syn_e

Не

Сигнали баромад, ки ҳар вақте ки дар паритет хатогии як-бит ошкор мешавад, баланд мешавад

бит.

7.9. Параметрҳои рамзгузор
Дар ҷадвали зерин параметрҳои асосии IP рамзгузори ALTECC номбар шудаанд.

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 34

Фиристодани фикру ақида

7. ALTECC (Рамзи ислоҳи хатогӣ: Рамзгузор/декодер) IP Core 683490 | 2020.10.05

Ҷадвали 26. Параметрҳои рамзгузори ALTECC

Номи параметр

Навъи

Талаб карда мешавад

Тавсифи

WIDTH_DATAWORD

Бутун Ҳа

Паҳнои маълумоти хомро муайян мекунад. Арзишҳо аз 2 то 64 мебошанд. Агар гузошта нашуда бошад, арзиши пешфарз 8 аст.

WIDTH_CODEWORD

Бутун Ҳа

Паҳнои калимаи рамзи мувофиқро муайян мекунад. Қиматҳои дуруст аз 6 то 72 мебошанд, ба истиснои 9, 17, 33 ва 65. Агар гузошта нашуда бошад, арзиши пешфарз 13 аст.

LPM_PIPELINE

Рақами бутун

Қубурро барои схема муайян мекунад. Арзишҳо аз 0 то 2 мебошанд. Агар арзиш 0 бошад, портҳо ба қайд гирифта намешаванд. Агар арзиш 1 бошад, портҳои баромад ба қайд гирифта мешаванд. Агар арзиш 2 бошад, портҳои вуруд ва баромад ба қайд гирифта мешаванд. Агар партофта шуда бошад, арзиши пешфарз 0 аст.

7.10. Параметрҳои декодер

Дар ҷадвали зерин параметрҳои асосии IP-декодери ALTECC оварда шудаанд.

Љадвали 27. Параметрњои декодери ALTECC

Номи параметр WIDTH_DATAWORD

Навъи бутун

Талаб карда мешавад

Тавсифи

Бале

Паҳнои маълумоти хомро муайян мекунад. Қиматҳо аз 2 то 64 мебошанд

арзиши пешфарз 8 аст.

WIDTH_CODEWORD

Бутун

Бале

Паҳнои калимаи рамзи мувофиқро муайян мекунад. Арзишҳо 6 мебошанд

ба 72, ба истиснои 9, 17, 33 ва 65. Агар партофта шуда бошад, арзиши пешфарз

13 аст.

LPM_PIPELINE

Бутун

Не

Реестри схемаро муайян мекунад. Қиматҳо аз 0 то 2 мебошанд. Агар

арзиши 0 аст, ягон реестр амалӣ карда намешавад. Агар арзиш 1 бошад,

баромад ба қайд гирифта шудааст. Агар арзиш 2 бошад, ҳам вуруд ва ҳам

баромад ба кайд гирифта мешавад. Агар арзиш аз 2 зиёд бошад, иловагӣ

регистрхо дар баромади иловагй чорй карда мешаванд

таъхирҳо. Агар партофта шуда бошад, арзиши пешфарз 0 аст.

Порти "syn_e" эҷод кунед

Бутун

Не

Барои сохтани порти syn_e ин параметрро фаъол созед.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 35

683490 | 2020.10.05 Фиристодани фикру мулоҳизаҳо

8. Intel FPGA зарб иловаи IP Core

Расми 9.

Intel FPGA Multiply Adder (дастгоҳҳои Intel Stratix 10, Intel Arria 10 ва Intel Cyclone 10 GX) ё ALTERA_MULT_ADD (дастгоҳҳои Arria V, Stratix V ва Cyclone V) ба шумо имкон медиҳад, ки мултипликатори иловакуниро амалӣ кунед.

Дар расми зерин портҳо барои Intel FPGA Multiply Adder ё ALTERA_MULT_ADD IP нишон дода шудаанд.

Intel FPGA Multiply Adder ё портҳои ALTERA_MULT_ADD

Intel FPGA Multiply Adder ё ALTERA_MULT_ADD

dataa[] signa datab[] signb datac[] coefsel0[] coefsel1[] coefsel2[] coefsel3[] addnsub1 addnsub3 aclr/sclr[] scanina[] clock0 clock1 clock2 ena0 ena1 ena2 sload_accum
accum_sload chainin[]

scanouta[] натиҷа[]

aclr0 aclr1

инст
Мултипликатори мултипликатор ҷуфтҳои вурудро қабул мекунад, арзишҳоро якҷоя мекунад ва сипас ба маҳсулоти ҳамаи ҷуфтҳои дигар илова ё тарҳ мекунад.
Агар ҳамаи паҳнои маълумоти вурудӣ 9-бит васеъ ё хурдтар бошад, функсия конфигуратсияи мултипликатори вуруди 9 x 9 битро дар блоки DSP барои дастгоҳҳое, ки конфигуратсияи 9 x 9-ро дастгирӣ мекунанд, истифода мебарад. Дар акси ҳол, блоки DSP барои коркарди маълумот бо паҳнои аз 18 бит ва 18 бит мултипликаторҳои вуруди 10 × 18-битро истифода мебарад. Агар дар тарҳ якчанд ядроҳои IP Intel FPGA Multiply Adder ё ALTERA_MULT_ADD пайдо шаванд, функсияҳо ба чунин тақсим карда мешаванд:

ISO 9001: 2015 ба қайд гирифта шудааст

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05
бисёр блокҳои гуногуни DSP то ҳадди имкон, то масир ба ин блокҳо чандиртар бошад. Камтар аз мултипликаторҳо дар як блоки DSP имкон медиҳад, ки интихоби бештари масир ба блок тавассути кам кардани роҳҳо ба боқимондаи дастгоҳ имкон диҳад.
Регистрҳо ва регистрҳои иловагии қубур барои сигналҳои зерин инчунин дар дохили блоки DSP ҷойгир карда мешаванд: · Вуруди маълумот · Интихоби имзошуда ё беимзо · Интихоби илова ё тарҳ кардан · Маҳсулоти мултипликаторҳо
Дар сурати натиҷаи натиҷа, реестри аввал дар блоки DSP ҷойгир карда мешавад. Аммо регистрҳои иловагии таъхир дар унсурҳои мантиқӣ берун аз блок ҷойгир карда мешаванд. Периферии блоки DSP, аз ҷумла вуруди маълумот ба мултипликатор, вуруди сигнали назоратӣ ва баромади ҷамъкунанда, барои иртибот бо боқимондаи дастгоҳ масири муқаррариро истифода мебаранд. Ҳама пайвастҳо дар функсия масири махсусро дар дохили блоки DSP истифода мебаранд. Ин масири бахшидашуда занҷирҳои реестри гузаришро дар бар мегирад, вақте ки шумо имкони аз як мултипликатор ба мултипликатори ҳамсоя гузаштани маълумоти воридшудаи сабтшудаи мултипликаторро интихоб мекунед.
Барои маълумоти бештар дар бораи блокҳои DSP дар ҳама гуна силсилаи дастгоҳҳои Stratix V ва Arria V, ба боби DSP Blocks-и дастурҳои мувофиқ дар саҳифаи Ҳуҷҷатҳои адабиёт ва техникӣ муроҷиат кунед.
Маълумоти марбут AN 306: Татбиқи мултипликаторҳо дар дастгоҳҳои FPGA
Маълумоти бештарро дар бораи татбиқи мултипликаторҳо бо истифода аз DSP ва блокҳои хотира дар дастгоҳҳои Intel FPGA медиҳад.
8.1. Хусусиятҳо
Intel FPGA Multiply Adder ё ALTERA_MULT_ADD IP дорои хусусиятҳои зеринро пешниҳод мекунад: · Барои иҷрои амалиёти зарбкунии ду мураккаб мултипликатор тавлид мекунад.
Рақамҳо Эзоҳ: Ҳангоми сохтани мултипликаторҳои калонтар аз андозаи аслӣ дастгирӣшаванда метавонанд/
таъсири иҷроиш хоҳад буд, ки дар натиҷаи каскади блокҳои DSP ба вуҷуд меояд. · Паҳнои додаҳои 1 256 битро дастгирӣ мекунад · Формати муаррифии додаҳои имзошуда ва беимзоро дастгирӣ мекунад · Қубурро бо таъхири танзимшавандаи воридот дастгирӣ мекунад · Имконияти ба таври динамикӣ гузариши байни дастгирии иттилооти имзошуда ва беимзоро фароҳам меорад. ихтиёрии асинхронӣ ва синхронии равшан ва соат ба бандарҳои вуруди имкон медиҳад · Ҳолати сабти таъхири систоликиро дастгирӣ мекунад · Дастгирии пешакии пешакиро бо 8 коэффисиенти сарбории пешакӣ барои як мултипликатор дастгирӣ мекунад.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 37

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

8.1.1. Иловакунандаи пешакӣ
Бо иловаи пешакӣ, иловаҳо ё тарсҳо пеш аз хӯрдани мултипликатор анҷом дода мешаванд.
Панҷ намуди пешакии изофӣ мавҷуданд: · Ҳолати оддӣ · Ҳолати коэффитсиент · Ҳолати вуруд · Ҳолати мураббаъ · Ҳолати доимӣ

Шарҳ:

Ҳангоми истифодабарии пешакии ҷамъкунанда (коэффисиенти пешакии ҷамъкунанда/ворид/режими мураббаъ), ҳамаи вуруди маълумот ба мултипликатор бояд як танзимоти соат дошта бошад.

8.1.1.1. Ҳолати соддаи пешакии илова

Дар ин режим, ҳарду операндҳо аз портҳои вурудӣ ба даст меоянд ва пешакӣ истифода намешаванд ё аз байн бурда намешаванд. Ин ҳолати пешфарз аст.

Тасвири 10. Реҷаи оддӣ
a0 b0

Мулти0

натиҷа

8.1.1.2. Ҳолати коэффисиенти пешакӣ
Дар ин реҷа як операнди мултипликатор аз ҷамъкунандаи пешакӣ ва операнди дигар аз нигоҳдории коэффисиенти дохилӣ ба вуҷуд меояд. Нигоҳдории коэффитсиент имкон медиҳад, ки то 8 доимии пешакӣ муқарраршуда. Сигналҳои интихоби коэффитсиентҳо коэфсел[0..3] мебошанд.
Ин режим дар муодилаи зерин ифода ёфтааст.

Дар зер ҳолати коэффисиенти пеш аз ҷамъкунандаи мултипликатор нишон дода шудааст.

Расми 11. Реҷаи коэффисиенти пешакии иловакунанда

Пешниҳодкунанда

Мулти0

+/-

натиҷа

коэфсел0 коэф

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 38

Фиристодани фикру ақида

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05
8.1.1.3. Ҳолати вуруди пешакии изофӣ Дар ин реҷа, як операнди мултипликатор аз ҷамъкунандаи пешакӣ ва операнди дигар аз порти вуруди datac[] бармеояд. Ин режим дар муодилаи зерин ифода ёфтааст.

Дар зер ҳолати вуруди пешакии мултипликатор нишон дода шудааст.

Расми 12. Ҳолати вуруди пешакии иловакунанда
a0 b0

Мулти0

+/-

натиҷа

8.1.1.4. Реҷаи мураббаъ пеш аз иловакунанда Ин режим дар муодилаи зерин ифода карда мешавад.

Дар зер ҳолати квадратии пеш аз ҷамъкунандаи ду мултипликатор нишон дода шудааст.

Расми 13. Реҷаи мураббаъ пешакии иловакунанда
a0 b0

Мулти0

+/-

натиҷа

8.1.1.5. Ҳолати доимии пеш аз илова
Дар ин режим, як операнди мултипликатор аз порти воридот ва операнди дигар аз нигоҳдории коэффисиенти дохилӣ ба вуҷуд меояд. Нигоҳдории коэффитсиент имкон медиҳад, ки то 8 доимии пешакӣ муқарраршуда. Сигналҳои интихоби коэффитсиентҳо коэфсел[0..3] мебошанд.
Ин режим дар муодилаи зерин ифода ёфтааст.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 39

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Дар расми зерин ҳолати доимии мултипликатори пеш аз ҷамъкунанда нишон дода шудааст.

Расми 14. Ҳолати доимии пешакии иловакунанда
a0

Мулти0

натиҷа

coefsel0
коэф
8.1.2. Бақайдгирии таъхири систоликӣ
Дар меъмории систоликӣ, маълумоти воридотӣ ба як қатор регистрҳо ворид карда мешаванд, ки ҳамчун буфери додаҳо амал мекунанд. Ҳар як регистр вуруди с-ро медиҳадample ба мултипликаторе, ки он ба коэффисиенти мувофиқ зарб карда мешавад. Ҷамъоварии занҷир натиҷаҳои тадриҷан муттаҳидшудаи мултипликатор ва натиҷаи қаблан ба қайд гирифташударо аз порти вуруди chainin[] нигоҳ медорад, то натиҷаи ниҳоиро ташкил кунад. Ҳар як унсури зарб-илова бояд бо як давра ба таъхир гузошта шавад, то натиҷаҳо ҳангоми илова кардани якҷоя мувофиқат кунанд. Ҳар як таъхири пайдарпай барои ҳалли ҳам хотираи коэффитсиент ва ҳам буфери додаҳои унсурҳои иловагии зарб истифода мешавад. Барои мисолampле, таъхири ягона барои элементи иловаи зарб, ду таъхир барои элементи сеюми зарб-илова ва ғайра.
Расми 15. Регистрҳои систоликӣ
Регистрҳои систоликӣ

x(t) c(0)

S -1

в(1)

S -1

в(2)

S -1

c(N-1)

S -1

S -1 й(т)

x(t) натиҷаҳоро аз ҷараёни пайвастаи вуруди s ифода мекунадamples ва y(t)
ҷамъбасти маҷмӯи вуруди сро ифода мекунадamples, ва бо мурури замон, ба онҳо зарб
коэффициентхои дахлдор. Ҳарду натиҷаҳои вуруд ва баромад аз чап ба рост ҷараён мегиранд. c(0) ба c(N-1) коэффисиентҳоро ифода мекунад. Регистрҳои таъхири систоликӣ бо S-1 ишора карда мешаванд, дар ҳоле ки 1 таъхири ягонаи соатро ифода мекунад. Регистрҳои таъхири систоликӣ дар
воридот ва баромадҳо барои қубур тавре, ки натиҷаҳоро аз
операнди мултипликатор ва маблағи ҷамъшуда дар ҳамоҳангӣ боқӣ мемонанд. Ин унсури коркард
такрор карда мешавад, то схемае ташкил кунад, ки вазифаи филтрро ҳисоб мекунад. Ин функсия аст
дар муодилаи зерин ифода ёфтааст.

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 40

Фиристодани фикру ақида

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

N шумораи давраҳои маълумотро, ки ба аккумулятор ворид карда шудаанд, y(t) баромадро дар вақти t, A(t) вурудро дар вақти t ва B(i) коэффитсиентҳоро ифода мекунад. t ва i дар муодила ба як лаҳзаи муайяни вақт мувофиқат мекунанд, бинобар ин барои ҳисоб кардани баромади sample y(t) дар вақти t, як гурӯҳи вуруди сamples дар N нуқтаи гуногуни вақт, ё A(n), A(n-1), A(n-2), … A(n-N+1) лозим аст. Гурӯҳи N вуруди сamples ба N коэффисиентҳо зарб карда мешаванд ва ҷамъ карда, натиҷаи ниҳоии y-ро ташкил медиҳанд.
Меъмории реестри систоликӣ танҳо барои шеваҳои ҷамъи-2 ва ҷамъи-4 дастрас аст. Барои ҳарду намуди меъмории реестри систоликӣ, сигнали занҷири аввал бояд ба 0 пайваст карда шавад.
Дар расми зерин татбиқи реестри таъхири систоликии 2 мултипликатор нишон дода шудааст.
Расми 16. Феҳристи таъхири систоликӣ татбиқи 2 зарб
занҷир

Мулти0

+/-

Мулти1

+/-

натиҷа
Ҷамъи ду зарбкунанда дар муодилаи зерин ифода карда мешавад.
Дар расми зерин татбиқи реестри таъхири систоликии 4 мултипликатор нишон дода шудааст.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 41

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Расми 17. Феҳристи таъхири систоликӣ татбиқи 4 зарб
занҷир

Мулти0

+/-

Мулти1

+/-

Мулти2

+/-

Мулти3

+/-

натиҷа
Ҷамъи чор зарбкунанда дар муодилаи зерин ифода карда мешавад. Расми 18. Ҷамъи 4 зарбкунанда
Дар зер пешгӯиҳо оварда шудаандtagТатбиқи реестри систоликӣ: · Истифодаи захираҳои DSP -ро коҳиш медиҳад · Харитасозии самаранокро дар блоки DSP бо истифода аз сохтори замимаи занҷир имкон медиҳад

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 42

Фиристодани фикру ақида

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

8.1.3. Пеш аз боркунии доимӣ
Константаи пеш аз сарборӣ операнди аккумуляторро назорат мекунад ва фикру мулоҳизаҳои аккумуляторро пурра мекунад. LOADCONST_VALUE эътиборнок аз 0 аст. Қимати доимӣ ба 64N баробар аст, ки дар он N = LOADCONST_VALUE. Вақте ки LOADCONST_VALUE ба 2 муқаррар карда мешавад, арзиши доимӣ ба 64 баробар аст. Ин функсия метавонад ҳамчун яклухткунии ғаразнок истифода шавад.
Дар расми зерин татбиқи доимии пеш аз сарборӣ нишон дода шудааст.
Расми 19. Пеш аз боркунии доимӣ

Бознигарии аккумулятор

доимӣ

Мулти0

+/-

Мулти1

+/b1

натиҷа

accum_sload sload_accum

Барои татбиқи дигар мултипликатор ба ядроҳои зерини IP муроҷиат кунед: · ALTMULT_ACCUM · ALTMEMMULT · LPM_MULT
8.1.4. Аккумулятори дукарата
Хусусияти аккумулятори дукарата феҳристи иловагиро дар роҳи бозгашти аккумулятор илова мекунад. Реестри аккумулятори дукарата аз реестри баромад пайравӣ мекунад, ки соат, фаъолсозии соат ва aclr-ро дар бар мегирад. Реестри иловагии аккумулятор натиҷаро бо таъхири як давра бармегардонад. Ин хусусият ба шумо имкон медиҳад, ки ду канали аккумуляторро бо як миқдори захираҳо дошта бошед.
Дар расми зерин татбиқи аккумулятори дукарата нишон дода шудааст.

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 43

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Расми 20. Аккумулятори дукарата

Бақайдгирии аккумулятори дукарата

Баррасии аккумулятор

Мулти0

+/-

Мулти1

+/b1

Реестри натиҷа

8.2. Прототипи Verilog HDL
Шумо метавонед Intel FPGA Multiply Adder ё прототипи ALTERA_MULT_ADD Verilog HDL -ро пайдо кунед file (altera_mult_add_rtl.v) дар феҳристи librariesmegafunctions.
8.3. Эъломияи ҷузъи VHDL
Эъломияи ҷузъи VHDL дар altera_lnsim_components.vhd дар феҳристи librariesvhdl altera_lnsim.
8.4. Эъломияи VHDL LIBRARY_USE
Агар шумо Эъломияи ҷузъи VHDL-ро истифода баред, эъломияи VHDL LIBRARY-USE талаб карда намешавад.
LIBRARY altera_mf; ИСТИФОДАИ altera_mf.altera_mf_components.all;

8.5. Сигналхо

Дар ҷадвалҳои зерин сигналҳои вуруд ва баромади асосии Multiply Adder Intel FPGA IP ё ALTERA_MULT_ADD нишон дода шудаанд.

Љадвали 28. Зарбкунии Adder Intel FPGA IP ё сигналҳои вуруди ALTERA_MULT_ADD

Сигнал

Талаб карда мешавад

Тавсифи

dataa_0[]/dataa_1[]/

Бале

dataa_2[]/dataa_3[]

Вуруди маълумот ба мултипликатор. Порти вуруд [NUMBER_OF_MULTIPLIERS * WIDTH_A – 1 … 0] васеъ
идома дод…

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 44

Фиристодани фикру ақида

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Маълумоти сигналӣb_0[]/datab_1[]/ datab_2[]/datab_3[] datac_0[] /datac_1[]/ datac_2[]/datac_3[] соат[1:0] aclr[1:0] sclr[1:0] ena [1:0] имзо
аломат
scanina [] accum_sload

Ҳатмӣ Ҳа Не
Не Не Не Не Не Не
Не
Не Не

Тавсифи
Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигналҳо дастгирӣ мекунад. Вақте ки шумо ба ин сигналҳо арзиши X медиҳед, арзиши X дар сигналҳои баромад паҳн мешавад.
Вуруди маълумот ба мултипликатор. Сигнали вуруд [NUMBER_OF_MULTIPLIERS * WIDTH_B – 1 … 0] васеъ Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигналҳо дастгирӣ мекунад. Вақте ки шумо ба ин сигналҳо арзиши X медиҳед, арзиши X дар сигналҳои баромад паҳн мешавад.
Вуруди маълумот ба мултипликатор. Сигнали воридотӣ [NUMBER_OF_MULTIPLIERS * WIDTH_C – 1, … 0] васеъ Барои фаъол кардани ин сигналҳо INPUT-ро барои Интихоби параметри режими пешакӣ интихоб кунед. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигналҳо дастгирӣ мекунад. Вақте ки шумо ба ин сигналҳо арзиши X медиҳед, арзиши X дар сигналҳои баромад паҳн мешавад.
Порти вуруди соат ба реестри мувофиқ. Ин сигнал метавонад аз ҷониби ҳама регистрҳои асосии IP истифода шавад. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигналҳо дастгирӣ мекунад. Вақте ки шумо ба ин сигналҳо арзиши X медиҳед, арзиши X дар сигналҳои баромад паҳн мешавад.
Вуруди равшани асинхронӣ ба реестри мувофиқ. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигналҳо дастгирӣ мекунад. Вақте ки шумо ба ин сигналҳо арзиши X медиҳед, арзиши X дар сигналҳои баромад паҳн мешавад.
Вуруди равшани синхронӣ ба реестри мувофиқ. Модели моделиронӣ барои ин IP арзиши вуруди номуайяни X-ро ба ин сигналҳо дастгирӣ мекунад. Вақте ки шумо ба ин сигналҳо арзиши X медиҳед, арзиши X дар сигналҳои баромад паҳн мешавад
Вуруди сигналро ба реестри мувофиқ фаъол созед. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигналҳо дастгирӣ мекунад. Вақте ки шумо ба ин сигналҳо арзиши X медиҳед, арзиши X дар сигналҳои баромад паҳн мешавад.
Намоиши ададии вуруди мултипликатори A-ро муайян мекунад. Агар сигнали сигнал баланд бошад, мултипликатор ба сигнали мултипликатори A ҳамчун рақами имзошуда муносибат мекунад. Агар сигнали сигнал паст бошад, мултипликатор ба сигнали вуруди мултипликатори A ҳамчун рақами беимзо муносибат мекунад. VARIABLE -ро интихоб кунед, то формати муаррифии мултипликаторҳои A барои фаъол кардани ин сигнал кадом аст. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигнал дастгирӣ мекунад. Вақте ки шумо ба ин вуруд арзиши X-ро пешниҳод мекунед, арзиши X дар сигналҳои баромад паҳн мешавад.
Намояндагии ададии сигнали вуруди мултипликатори В-ро муайян мекунад. Агар сигнали аломат баланд бошад, мултипликатор ба сигнали вуруди мултипликатори В ҳамчун рақами пурраи ду имзошуда муносибат мекунад. Агар сигнали аломат паст бошад, мултипликатор сигнали вуруди мултипликатори В-ро ҳамчун рақами беимзо баррасӣ мекунад. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигнал дастгирӣ мекунад. Вақте ки шумо ба ин вуруд арзиши X-ро пешниҳод мекунед, арзиши X дар сигналҳои баромад паҳн мешавад.
Вуруд барои занҷири скан A. Сигнали вуруд [WIDTH_A – 1, … 0] васеъ. Вақте ки параметри INPUT_SOURCE_A арзиши SCANA дорад, сигнали scanina [] лозим аст.
Ба таври динамикӣ муайян мекунад, ки арзиши аккумулятор доимӣ аст. Агар сигнали accum_sload паст бошад, пас баромади мултипликатор ба аккумулятор бор карда мешавад. Дар як вақт accum_sload ва sload_accum-ро истифода набаред.
идома дод…

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 45

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Сигнал sload_accum
chainin [] addnsub1
addnsub3
coefsel0[] coefsel1[] coefsel2[] коэфсел3[]

Рақами зарурӣ
Не Не
Не
Не Не Не Не Не

Тавсифи
Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигнал дастгирӣ мекунад. Вақте ки шумо ба ин вуруд арзиши X-ро пешниҳод мекунед, арзиши X дар сигналҳои баромад паҳн мешавад.
Ба таври динамикӣ муайян мекунад, ки арзиши аккумулятор доимӣ аст. Агар сигнали sload_accum баланд бошад, пас баромади мултипликатор ба аккумулятор бор карда мешавад. Дар як вақт accum_sload ва sload_accum-ро истифода набаред. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигнал дастгирӣ мекунад. Вақте ки шумо ба ин вуруд арзиши X-ро пешниҳод мекунед, арзиши X дар сигналҳои баромад паҳн мешавад.
Автобуси вуруди натиҷа аз с қаблtagд. Сигнали вуруд [WIDTH_CHAININ – 1, … 0] васеъ.
Ба натиҷаҳо аз ҷуфти якуми мултипликаторҳо илова ё тарҳро иҷро кунед. Вуруди 1 ба сигнали addnsub1 барои илова кардани натиҷаҳо аз ҷуфти якуми мултипликаторҳо. 0-ро ба сигнали addnsub1 ворид кунед, то натиҷаҳоро аз ҷуфти якуми мултипликаторҳо хориҷ кунед. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигнал дастгирӣ мекунад. Вақте ки шумо ба ин вуруд арзиши X-ро пешниҳод мекунед, арзиши X дар сигналҳои баромад паҳн мешавад.
Ба натиҷаҳо аз ҷуфти якуми мултипликаторҳо илова ё тарҳро иҷро кунед. Вуруди 1 ба сигнали addnsub3 барои илова кардани натиҷаҳо аз ҷуфти дуюми мултипликаторҳо. 0-ро ба сигнали addnsub3 ворид кунед, то натиҷаҳоро аз ҷуфти якуми мултипликаторҳо хориҷ кунед. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигнал дастгирӣ мекунад. Вақте ки шумо ба ин вуруд арзиши X-ро пешниҳод мекунед, арзиши X дар сигналҳои баромад паҳн мешавад.
Сигнали вуруди коэффитсиент[0:3] ба мултипликатори аввал. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигнал дастгирӣ мекунад. Вақте ки шумо ба ин вуруд арзиши X-ро пешниҳод мекунед, арзиши X дар сигналҳои баромад паҳн мешавад.
Сигнали вуруди коэффитсиент[0:3]ба мултипликатори дуюм. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигнал дастгирӣ мекунад. Вақте ки шумо ба ин вуруд арзиши X-ро пешниҳод мекунед, арзиши X дар сигналҳои баромад паҳн мешавад.
Сигнали вуруди коэффитсиент[0:3]ба мултипликатори сеюм. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигнал дастгирӣ мекунад. Вақте ки шумо ба ин вуруд арзиши X-ро пешниҳод мекунед, арзиши X дар сигналҳои баромад паҳн мешавад.
Сигнали вуруди коэффитсиент [0:3] ба мултипликатори чорум. Модели моделиронӣ барои ин IP арзиши вуруди номуайянро (X) ба ин сигнал дастгирӣ мекунад. Вақте ки шумо ба ин вуруд арзиши X-ро пешниҳод мекунед, арзиши X дар сигналҳои баромад паҳн мешавад.

Љадвали 29. Зарб Adder Intel FPGA сигналҳои баромади IP

Сигнал

Талаб карда мешавад

Тавсифи

натиҷа []

Бале

Сигнали баромади мултипликатор. Сигнали баромад [WIDTH_RESULT – 1 … 0] васеъ

Модели моделиронӣ барои ин IP арзиши баромади номуайянро (X) дастгирӣ мекунад. Вақте ки шумо арзиши X-ро ҳамчун вуруд таъмин мекунед, арзиши X дар ин сигнал паҳн мешавад.

сканер []

Не

Баромади занҷири скан A. Сигнал баромад [WIDTH_A – 1..0] васеъ.

Барои шумораи мултипликаторҳо зиёда аз 2-ро интихоб кунед ва вуруди занҷири сканро интихоб кунед, то вуруди A-и мултипликатор ба параметр барои фаъол кардани ин сигнал чист.

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 46

Фиристодани фикру ақида

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

8.6. Параметрҳо

8.6.1. Ҷадвали умумӣ

Ҷадвали 30. Ҷадвали умумӣ

Параметр

Параметри тавлидшудаи IP

Арзиш

Шумораи мултипликаторҳо чанд аст?

шумораи_аз_м 1 - 4 зарб

Автобусҳои вуруди A width_a бояд чӣ қадар васеъ бошанд?

1 – 256

Автобусҳои вуруди B width_b бояд чӣ қадар васеъ бошанд?

1 – 256

Автобуси баромади «натиҷа» бояд чӣ қадар васеъ бошад?

паҳнои_натиҷа

1 – 256

Барои ҳар як соат соати алоқаманд эҷод кунед

gui_associate Дар d_clock_enabl Хомӯш кардан д

8.6.2. Ҷадвали Усулҳои иловагӣ

Ҷадвали 31. Ҷадвали Усулҳои иловагӣ

Параметр

Параметри тавлидшудаи IP

Арзиш

Конфигуратсияи баромадҳо

Сабти баромади воҳиди изофӣ

gui_output_re Фаъол

номнавис

Хомӯш

Манбаи вуруди соат чист?

gui_output_re gister_clock

Соат0 Соат1 Соат2

Манбаи вуруди равшани асинхронӣ чист?

gui_output_re gister_aclr

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

gui_output_re gister_sclr

ЯГОН SCLR0 SCLR1

Амалиёти иловакунанда

Кадом амалиётро бо баромадҳои ҷуфти якуми зарбкунандагон иҷро кардан лозим аст?

gui_multiplier 1_direction

ИЛОВА, ЗЕРИ, ТАҒЙИРБАНДА

Арзиши пешфарз 1
16

Тавсифи
Миқдори мултипликаторҳое, ки якҷоя карда мешаванд. Арзишҳо аз 1 то 4 мебошанд. Бари порти dataa[]-ро муайян кунед.

Паҳнои бандари datab[]-ро муайян кунед.

Паҳнои порти натиҷа[]-ро муайян кунед.

Хомӯш

Барои эҷоди фаъолсозии соат ин хосиятро интихоб кунед

барои ҳар як соат.

Арзиши пешфарз

Тавсифи

Хомӯш Соат0
ҲЕҶ ҲЕҶ

Барои фаъол кардани реестри баромади модули изофӣ ин хосиятро интихоб кунед.
Барои фаъол ва муайян кардани манбаи соат барои регистрҳои баромад Clock0, Clock1 ё Clock2 -ро интихоб кунед. Барои фаъол кардани ин параметр шумо бояд Сабти баромади воҳиди ҷамъкунандаро интихоб кунед.
Сарчашмаи равшани асинхронии реестри баромади ҷамъкунандаро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд Сабти баромади воҳиди ҷамъкунандаро интихоб кунед.
Сарчашмаи равшани синхронӣ барои реестри баромади ҷамъкунандаро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд Сабти баромади воҳиди ҷамъкунандаро интихоб кунед.

ИЛОВА

Барои иҷро кардани натиҷаҳо байни мултипликаторҳои якум ва дуюм амалиёти илова ё тарҳро интихоб кунед.
· Барои иҷрои амалиёти иловагӣ ADD -ро интихоб кунед.
· Барои иҷрои амалиёти тарҳкунӣ SUB-ро интихоб кунед.
· VARIABLE-ро интихоб кунед, то порти addnsub1-ро барои назорати динамикии изофа/тарҳ истифода баред.
идома дод…

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 47

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Параметр

Параметри тавлидшудаи IP

Арзиш

Вуруди 'addnsub1' -ро сабт кунед

gui_addnsub_ Дар multiplier_reg Off ister1

Манбаи вуруди соат чист?

gui_addnsub_ multiplier_reg ister1_clock

Соат0 Соат1 Соат2

Манбаи вуруди равшани асинхронӣ чист?

gui_addnsub_ multiplier_aclr 1

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

gui_addnsub_ multiplier_sclr 1

ЯГОН SCLR0 SCLR1

Дар баромади ҷуфти дуюми мултипликаторҳо кадом амалро иҷро кардан лозим аст?

gui_multiplier 3_direction

ИЛОВА, ЗЕРИ, ТАҒЙИРБАНДА

Вуруди 'addnsub3' -ро сабт кунед

gui_addnsub_ Дар multiplier_reg Off ister3

Манбаи вуруди соат чист?

gui_addnsub_ multiplier_reg ister3_clock

Соат0 Соат1 Соат2

Арзиши пешфарз
Хомӯш Соат0 ҲЕҶ КАС ИЛОВА НАМЕШАВАД
Хомӯш Соат0

Тавсифи
Вақте ки арзиши VARIABLE интихоб карда мешавад: · Сигнали addnsub1-ро ба баланд барои
амалиёти иловагӣ. · Раванди сигнал addnsub1 ба паст барои
амалиёти тарҳкунӣ. Барои фаъол кардани ин параметр шумо бояд зиёда аз ду мултипликаторро интихоб кунед.
Ин хосиятро барои фаъол кардани сабти вуруд барои порти addnsub1 интихоб кунед. Шумо бояд VARIABLE-ро интихоб кунед, то кадом амалро дар баромадҳои ҷуфти якуми мултипликаторҳо иҷро кунед, то ин параметрро фаъол созед.
Clock0, Clock1 ё Clock2 -ро интихоб кунед, то сигнали соати вурудро барои реестри addnsub1 муайян кунед. Шумо бояд Сабти 'addnsub1'-ро интихоб кунед, то ин параметрро фаъол созед.
Сарчашмаи равшани асинхронии реестри addnsub1-ро муайян мекунад. Шумо бояд Сабти 'addnsub1'-ро интихоб кунед, то ин параметрро фаъол созед.
Сарчашмаи равшани синхронӣ барои реестри addnsub1-ро муайян мекунад. Шумо бояд Сабти 'addnsub1'-ро интихоб кунед, то ин параметрро фаъол созед.
Барои иҷрои натиҷаҳо байни мултипликаторҳои сеюм ва чорум амалиёти илова ё тарҳро интихоб кунед. · Барои иҷрои илова ИЛОВА-ро интихоб кунед
амалиёт. · Барои анҷом додани тарҳ SUB-ро интихоб кунед
амалиёт. · Барои истифодаи addnsub1 VARIABLE -ро интихоб кунед
порт барои назорати илова/тарҳи динамикӣ. Вақте ки арзиши VARIABLE интихоб карда мешавад: · Барои амалиёти иловагӣ сигнали addnsub1-ро ба баланд ронед. · Барои амалиёти тарҳкунӣ сигнали addnsub1-ро ба паст ронед. Шумо бояд арзиши 4-ро интихоб кунед, ки шумораи мултипликаторҳо чанд аст? Барои фаъол кардани ин параметр.
Барои фаъол кардани реестри вуруд барои сигнали addnsub3 ин хосиятро интихоб кунед. Барои фаъол кардани ин параметр шумо бояд VARIABLE-ро интихоб кунед, то чӣ гуна амалиёт дар баромади ҷуфти дуюми мултипликаторҳо иҷро карда шавад.
Clock0, Clock1 ё Clock2 -ро интихоб кунед, то сигнали соати вурудро барои реестри addnsub3 муайян кунед. Барои фаъол кардани ин параметр шумо бояд Сабти 'addnsub3'-ро интихоб кунед.
идома дод…

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 48

Фиристодани фикру ақида

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Параметр
Манбаи вуруди равшани асинхронӣ чист?

Параметри тавлидшудаи IP

Арзиш

gui_addnsub_ multiplier_aclr 3

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

gui_addnsub_ multiplier_sclr 3

ЯГОН SCLR0 SCLR1

Қутбиятро фаъол 'use_subadd'

gui_use_subn Фаъол

илова кунед

Хомӯш

8.6.3. Ҷадвали мултипликаторҳо

Ҷадвали 32. Ҷадвали зарбҳо

Параметр

Параметри тавлидшудаи IP

Арзиш

чист

gui_present

формати намояндагӣ ation_a

барои мултипликаторҳои A вурудоти?

ИМЗОНА, БЕИМЗО, ТАҒЙИРНАВАНДА

Вуруди "signa" -ро сабт кунед

gui_register_s Фаъол

игона

Хомӯш

Манбаи вуруди соат чист?

gui_register_s igna_soat

Соат0 Соат1 Соат2

Манбаи вуруди равшани асинхронӣ чист?

gui_register_s igna_aclr

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

gui_register_s igna_sclr

ЯГОН SCLR0 SCLR1

чист

gui_present

формати намояндагӣ ation_b

барои вурудоти мултипликаторҳои B?

ИМЗОНА, БЕИМЗО, ТАҒЙИРНАВАНДА

Вуруди "signb" -ро сабт кунед

gui_register_s Фаъол

ignb

Хомӯш

Арзиши пешфарз ҲЕҶ
ҲЕҶ

Тавсифи
Сарчашмаи равшани асинхронии реестри addnsub3-ро муайян мекунад. Шумо бояд Сабти 'addnsub3'-ро интихоб кунед, то ин параметрро фаъол созед.
Сарчашмаи равшани синхронӣ барои реестри addnsub3-ро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд Сабти 'addnsub3'-ро интихоб кунед.

Хомӯш

Барои баргардонидани функсия ин интихобро интихоб кунед

аз порти вуруди addnsub.

Барои амалиёти тарҳкунӣ addnsub-ро ба баланд ронед.

Барои амалиёти иловагӣ addnsub-ро ба паст ронед.

Арзиши пешфарз

Тавсифи

UNSIGNED Формати муаррифиро барои вуруди мултипликатори A муайян кунед.

Хомӯш

Барои фаъол кардани имзо ин интихобро интихоб кунед

ба қайд гиред.

Шумо бояд арзиши VARIABLE-ро интихоб кунед, ки формати муаррифии вуруди зарбҳои A чист? параметр барои фаъол кардани ин хосият.

Соати 0

Clock0, Clock1 ё Clock2 -ро интихоб кунед, то ки сигнали соати вурудро барои сабти сигналҳо фаъол созед ва муайян кунед.
Барои фаъол кардани ин параметр шумо бояд вуруди Сабти `signa' -ро интихоб кунед.

ҲЕҶ

Сарчашмаи равшани асинхронӣ барои феҳристи имзоҳоро муайян мекунад.
Барои фаъол кардани ин параметр шумо бояд вуруди Сабти `signa' -ро интихоб кунед.

ҲЕҶ

Сарчашмаи равшани синхронӣ барои феҳристи имзоҳоро муайян мекунад.
Барои фаъол кардани ин параметр шумо бояд вуруди Сабти `signa' -ро интихоб кунед.

UNSIGNED Формати муаррифиро барои вуруди мултипликатори B муайян кунед.

Хомӯш

Барои фаъол кардани signb ин хосиятро интихоб кунед

ба қайд гиред.

идома дод…

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 49

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Параметр

Параметри тавлидшудаи IP

Арзиш

Арзиши пешфарз

Манбаи вуруди соат чист?

gui_register_s ignb_clock

Соат0 Соат1 Соат2

Соати 0

Манбаи вуруди равшани асинхронӣ чист?

gui_register_s ignb_aclr

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

gui_register_s ignb_sclr

ЯГОН SCLR0 SCLR1

Конфигуратсияи вуруд
Вуруди А-и мултипликаторро сабт кунед
Манбаи вуруди соат чист?

gui_input_reg Фаъол

ister_a

Хомӯш

gui_input_reg ister_a_soat

Соат0 Соат1 Соат2

ҲЕҶ ҲЕҶ
Хомӯш Соат0

Манбаи вуруди равшани асинхронӣ чист?

gui_input_reg ister_a_aclr

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

gui_input_reg ister_a_sclr

ЯГОН SCLR0 SCLR1

Сабти В-и мултипликаторро сабт кунед
Манбаи вуруди соат чист?

gui_input_reg Фаъол

ister_b

Хомӯш

gui_input_reg ister_b_clock

Соат0 Соат1 Соат2

ЯГОН НЕСТ Хомӯш Соат0

Манбаи вуруди равшани асинхронӣ чист?

gui_input_reg ister_b_aclr

ЯГОН ACLR0 ACLR1

ҲЕҶ

Манбаи вуруди равшани синхронӣ чист?

gui_input_reg ister_b_sclr

ЯГОН SCLR0 SCLR1

ҲЕҶ

Вуруди А-и мултипликатор ба чӣ пайваст аст?

gui_multiplier Мултипликатори вуруди мултипликатор

_a_ворид

Вуруди вуруди занҷири скан

Тавсифи
Шумо бояд арзиши VARIABLE-ро интихоб кунед, ки формати муаррифии вуруди мултипликаторҳои B чист? параметр барои фаъол кардани ин хосият.
Соат0, Соат1 ё Соат2-ро интихоб кунед, то сигнали соати воридшударо барои сабти аломатҳо фаъол созед ва муайян кунед. Барои фаъол кардани ин параметр шумо бояд вуруди Register `signb' -ро интихоб кунед.
Сарчашмаи равшани асинхронии реестри аломатҳоро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд вуруди Register `signb' -ро интихоб кунед.
Сарчашмаи равшани синхронӣ барои реестри аломатҳоро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд вуруди Register `signb' -ро интихоб кунед.
Ин хосиятро барои фаъол кардани реестри вуруд барои автобуси вуруди додаҳо интихоб кунед.
Соат0, Соат1 ё Соат2-ро интихоб кунед, то сигнали соати вуруди сабти автобуси вуруди додаҳоро фаъол созед ва муайян кунед. Барои фаъол кардани ин параметр шумо бояд Сабти вуруди A-и мултипликаторро интихоб кунед.
Сарчашмаи равшани асинхронии реестри автобуси вуруди додаҳоро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд Сабти вуруди A-и мултипликаторро интихоб кунед.
Сарчашмаи равшани синхронии реестри автобуси вуруди додаҳоро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд Сабти вуруди A-и мултипликаторро интихоб кунед.
Ин хосиятро барои фаъол кардани реестри вуруд барои автобуси вуруди додаҳо интихоб кунед.
Соат0, Соат1 ё Соат2-ро интихоб кунед, то сигнали соати вуруди реестриро барои автобуси вуруди додаҳо фаъол ва муайян кунед. Барои фаъол кардани ин параметр шумо бояд Сабти В-и мултипликаторро интихоб кунед.
Сарчашмаи равшани асинхронии реестри автобуси вуруди маълумотро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд Сабти В-и мултипликаторро интихоб кунед.
Сарчашмаи равшани синхронии реестри автобуси вуруди маълумотро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд Сабти В-и мултипликаторро интихоб кунед.
Манбаи вурудро барои вуруди A мултипликатор интихоб кунед.
идома дод…

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 50

Фиристодани фикру ақида

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Параметр

Параметри тавлидшудаи IP

Арзиш

Конфигуратсияи реестри Scanout

Натиҷаи занҷири сканро сабт кунед

gui_scanouta Фаъол

_қайд кунед

Хомӯш

Манбаи вуруди соат чист?

gui_scanouta _register_cloc к

Соат0 Соат1 Соат2

Манбаи вуруди равшани асинхронӣ чист?

gui_scanouta _register_aclr

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

gui_scanouta _register_sclr

ЯГОН SCLR0 SCLR1

8.6.4. Ҷадвали Preadder

Ҷадвали 33. Ҷадвали преддер

Параметр

Параметри тавлидшудаи IP

Арзиш

Ҳолати пешқадамро интихоб кунед

preadder_mo de

ОДДА, КОФ, Вуруд, мураббаъ, доимӣ

Арзиши пешфарз

Тавсифи
Вуруди мултипликаторро интихоб кунед, то автобуси вуруди додаҳоро ҳамчун сарчашма ба мултипликатор истифода баред. Вуруди занҷири сканро интихоб кунед, то автобуси вуруди сканро ҳамчун манбаи мултипликатор истифода баред ва автобуси баромади сканерро фаъол созед. Ин параметр дастрас аст, вақте ки шумо интихоб 2, 3 ё 4 барои шумораи мултипликатори чист? параметр.

Хомӯш Соат0 НЕСТ

Барои фаъол кардани реестри баромад барои автобуси баромади сканер ин интихобро интихоб кунед.
Шумо бояд вуруди занҷири сканро интихоб кунед, ки вуруди A-и мултипликатор ба чӣ пайваст аст? параметр барои фаъол кардани ин хосият.
Clock0, Clock1 ё Clock2 -ро интихоб кунед, то сигнали соати вуруди реестриро барои автобуси баромади scanouta фаъол созед ва муайян кунед.
Барои фаъол кардани ин хосият шумо бояд баромади сабти параметри занҷири сканро фаъол созед.
Сарчашмаи равшани асинхронии реестри автобуси баромади scanouta-ро муайян мекунад.
Барои фаъол кардани ин хосият шумо бояд баромади сабти параметри занҷири сканро фаъол созед.
Сарчашмаи равшани синхронии реестри автобуси баромади scanouta-ро муайян мекунад.
Барои фаъол кардани ин хосият шумо бояд баромади сабти параметри занҷири сканро интихоб кунед.

Арзиши пешфарз
ОДОД

Тавсифи
Ҳолати корро барои модули пешқадам муайян мекунад. ОДОД: Ин режим преаддерро давр мезанад. Ин ҳолати пешфарз аст. COEF: Ин режим баромади автобуси пешбаранда ва коэфселро ҳамчун вуруд ба мултипликатор истифода мебарад. Вуруд: Ин режим баромади автобуси вуруди пешакии маълумотро ҳамчун вуруд ба мултипликатор истифода мебарад. QUARE: Ин режим баромади преаддерро ҳамчун ҳарду вуруд ба мултипликатор истифода мебарад.
идома дод…

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 51

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Параметр

Параметри тавлидшудаи IP

Арзиш

Самти пешбариро интихоб кунед

gui_preadder ADD,

_ самт

СОБ

Автобусҳои вуруди C width_c бояд чӣ қадар васеъ бошанд?

1 – 256

Конфигуратсияи сабти вуруди маълумот C

Вуруди маълумотро сабт кунед

gui_datac_inp Фаъол

ut_register

Хомӯш

Манбаи вуруди соат чист?

gui_datac_inp ut_register_cl ock

Соат0 Соат1 Соат2

Манбаи вуруди равшани асинхронӣ чист?

gui_datac_inp ut_register_a clr

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

gui_datac_inp ut_register_sc lr

ЯГОН SCLR0 SCLR1

Коэффициентхо
Бари коэф бояд чӣ қадар васеъ бошад?

width_coef

1 – 27

Конфигуратсияи Феҳристи Coef

Вуруди коэфселро сабт кунед

gui_coef_regi Фаъол

стер

Хомӯш

Манбаи вуруди соат чист?

gui_coef_regi ster_soat

Соат0 Соат1 Соат2

Арзиши пешфарз
ИЛОВА
16

Тавсифи
ДАВОМ: Ин режим автобуси вуруди додаҳоро бо гузариши пешакӣ ва автобуси вуруди коэфсел ҳамчун вуруд ба мултипликатор истифода мебарад.
Фаъолияти преаддерро муайян мекунад. Барои фаъол кардани ин параметр, инҳоро барои Интихоби ҳолати пешгузашта интихоб кунед: · COEF · INPUT · QUARE ё · CONSTANT
Шумораи битҳоро барои автобуси вуруди C муайян мекунад. Барои фаъол кардани ин параметр шумо бояд INPUT-ро барои Интихоби режими пешакӣ интихоб кунед.

Дар соати0 НЕСТ

Ин хосиятро барои фаъол кардани реестри вуруд барои автобуси вуруди додаҳо интихоб кунед. Шумо бояд INPUT-ро барои Интихоби параметри ҳолати пешқадам танзим кунед, то ин хосиятро фаъол созед.
Clock0, Clock1 ё Clock2-ро интихоб кунед, то сигнали соати вурудро барои реестри вуруди додаҳо муайян кунед. Барои фаъол кардани ин параметр шумо бояд Сабти вуруди маълумотро интихоб кунед.
Манбаи равшани асинхронии реестри вуруди додаҳоро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд Сабти вуруди маълумотро интихоб кунед.
Сарчашмаи равшани синхронӣ барои феҳристи вуруди додаҳо муайян мекунад. Барои фаъол кардани ин параметр шумо бояд Сабти вуруди маълумотро интихоб кунед.

Шумораи битҳоро барои

автобуси вуруди коэфсел.

Барои фаъол кардани ин параметр шумо бояд COEF ё CONSTANT-ро барои ҳолати пешқадам интихоб кунед.

Дар соати 0

Ин хосиятро барои фаъол кардани реестри вуруд барои автобуси вуруди коэфсел интихоб кунед. Барои фаъол кардани ин параметр шумо бояд COEF ё CONSTANT-ро барои ҳолати пешқадам интихоб кунед.
Clock0, Clock1 ё Clock2-ро интихоб кунед, то сигнали соати вурудро барои реестри вуруди коэффел муайян кунед. Барои фаъол кардани ин параметр шумо бояд Сабти вуруди коэфселро интихоб кунед.
идома дод…

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 52

Фиристодани фикру ақида

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Параметр
Манбаи вуруди равшани асинхронӣ чист?

Параметри тавлидшудаи IP

Арзиш

gui_coef_regi ster_aclr

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист

gui_coef_regi ster_sclr

ЯГОН SCLR0 SCLR1

Конфигуратсияи коэффиценти_0

coef0_0 ба coef0_7

0x00000 0xFFFFFFFF

Конфигуратсияи коэффиценти_1

coef1_0 ба coef1_7

0x00000 0xFFFFFFFF

Конфигуратсияи коэффиценти_2

coef2_0 ба coef2_7

0x00000 0xFFFFFFFF

Конфигуратсияи коэффиценти_3

coef3_0 ба coef3_7

0x00000 0xFFFFFFFF

8.6.5. Ҷадвали аккумулятор

Ҷадвали 34. Ҷадвали аккумулятор

Параметр

Параметри тавлидшудаи IP

Арзиш

Аккумуляторро фаъол кунед?

аккумулятор

ҲА НЕ

Намуди амалиёти аккумулятор чист?

accum_directi ADD,

СОБ

Арзиши пешфарз ҲЕҶ
ҲЕҶ
0х0000000 0
0х0000000 0
0х0000000 0
0х0000000 0

Тавсифи
Манбаи равшани асинхронии реестри вуруди коэфселро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд Сабти вуруди коэфселро интихоб кунед.
Манбаи равшани синхронӣ барои реестри вуруди коэфселро муайян мекунад. Барои фаъол кардани ин параметр шумо бояд Сабти вуруди коэфселро интихоб кунед.
Қиматҳои коэффисиенти ин мултипликатори аввалро муайян мекунад. Миқдори битҳо бояд ҳамон тавре бошад, ки дар зер нишон дода шудааст, ки паҳнои коэф чӣ қадар васеъ бошад? параметр. Барои фаъол кардани ин параметр шумо бояд COEF ё CONSTANT-ро барои ҳолати пешқадам интихоб кунед.
Қиматҳои коэффисиенти ин мултипликатори дуюмро муайян мекунад. Миқдори битҳо бояд ҳамон тавре бошад, ки дар зер нишон дода шудааст, ки паҳнои коэф чӣ қадар васеъ бошад? параметр. Барои фаъол кардани ин параметр шумо бояд COEF ё CONSTANT-ро барои ҳолати пешқадам интихоб кунед.
Қиматҳои коэффисиенти ин мултипликатори сеюмро муайян мекунад. Миқдори битҳо бояд ҳамон тавре бошад, ки дар зер нишон дода шудааст, ки паҳнои коэф чӣ қадар васеъ бошад? параметр. Барои фаъол кардани ин параметр шумо бояд COEF ё CONSTANT-ро барои ҳолати пешқадам интихоб кунед.
Қиматҳои коэффисиенти ин мултипликатори чорумро муайян мекунад. Миқдори битҳо бояд ҳамон тавре бошад, ки дар зер нишон дода шудааст, ки паҳнои коэф чӣ қадар васеъ бошад? параметр. Барои фаъол кардани ин параметр шумо бояд COEF ё CONSTANT-ро барои ҳолати пешқадам интихоб кунед.

Арзиши пешфарз №
ИЛОВА

Тавсифи
Барои фаъол кардани аккумулятор ҲА -ро интихоб кунед. Ҳангоми истифодаи хусусияти аккумулятор шумо бояд Сабти баромади воҳиди ҷамъкунандаро интихоб кунед.
Фаъолияти аккумуляторро муайян мекунад: · ADD барои амалиёти илова · SUB барои амалиёти тарҳкунӣ. Барои фаъол кардани аккумулятор шумо бояд ҲА -ро интихоб кунед? параметр барои фаъол кардани ин хосият.
идома дод…

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 53

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Параметр
Сарбории доимӣ Доимии пешакиро фаъол созед

Параметри тавлидшудаи IP

Арзиш

gui_ena_prelo Фаъол

ad_const

Хомӯш

Вуруди порти аккумулятсия ба чӣ пайваст аст?

gui_accumula ACCUM_SLOAD, te_port_select SLOAD_ACCUM

Қиматро барои боркунии пешакӣ loadconst_val 0 – 64 интихоб кунед

доимӣ

Манбаи вуруди соат чист?

gui_accum_sl oad_register_ соати

Соат0 Соат1 Соат2

Манбаи вуруди равшани асинхронӣ чист?

gui_accum_sl oad_register_ aclr

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

gui_accum_sl oad_register_ sclr

ЯГОН SCLR0 SCLR1

Аккумулятори дукаратаро фаъол созед

gui_double_a Фаъол

ccum

Хомӯш

Арзиши пешфарз

Тавсифи

Хомӯш

Даргиронидани accum_sload ё

сигналҳои sload_accum ва сабти вуруд

барои ба таври динамикӣ интихоб кардани вуруд ба

аккумулятор

Вақте ки accum_sload паст ё sload_accum аст, баромади мултипликатор ба аккумулятор ғизо дода мешавад.

Вақте ки accum_sload баланд ё sload_accum аст, корбар муқарраршудаи доимии сарбории пешакӣ ба аккумулятор ворид мешавад.

Барои фаъол кардани аккумулятор шумо бояд ҲА -ро интихоб кунед? параметр барои фаъол кардани ин хосият.

ACCUM_SL OAD

Рафтори сигнали accum_sload/sload_accum-ро муайян мекунад.
ACCUM_SLOAD: Барои бор кардани ҳосили мултипликатор ба аккумулятор accum_sload-ро паст кунед.
SLOAD_ACCUM: Барои бор кардани ҳосили мултипликатор ба аккумулятор sload_accum-ро баланд кунед.
Барои фаъол кардани ин параметр, шумо бояд хосияти Фаъолсозии пешакии доимиро интихоб кунед.

Қимати доимии пешакӣ муқарраршударо муайян кунед.

Ин арзиш метавонад 2N бошад, ки N арзиши доимии пешакӣ муқарраршуда аст.

Вақте ки N=64 аст, он сифри доимиро ифода мекунад.

Барои фаъол кардани ин параметр, шумо бояд хосияти Фаъолсозии пешакии доимиро интихоб кунед.

Соати 0

Clock0, Clock1 ё Clock2-ро интихоб кунед, то сигнали соати вурудро барои реестри accum_sload/sload_accum муайян кунед.
Барои фаъол кардани ин параметр, шумо бояд хосияти Фаъолсозии пешакии доимиро интихоб кунед.

ҲЕҶ

Сарчашмаи равшани асинхронии реестри accum_sload/sload_accum -ро муайян мекунад.
Барои фаъол кардани ин параметр, шумо бояд хосияти Фаъолсозии пешакии доимиро интихоб кунед.

ҲЕҶ

Сарчашмаи равшани синхронӣ барои реестри accum_sload/sload_accum муайян мекунад.
Барои фаъол кардани ин параметр, шумо бояд хосияти Фаъолсозии пешакии доимиро интихоб кунед.

Хомӯш

Реестри аккумулятори дукаратаро фаъол мекунад.

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 54

Фиристодани фикру ақида

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

8.6.6. Ҷадвали систоликӣ / занҷир

Ҷадвали 35. Ҷадвали иловакунандаи систоликӣ/занҷир

Параметр Иловакунандаи занҷирро фаъол созед

Параметри тавлидшудаи IP

Арзиш

chainout_add ҲА,

НЕ

Навъи амалиёти иловакунандаи занҷир чӣ гуна аст?

chainout_add ADD,

er_самт

СОБ

Вуруди "инкор кардан"-ро барои иловакунандаи занҷир фаъол созед?

Порт_негате

PORT_USED, PORT_UNUSED

Вуруди "инкор кардан" -ро сабт кунед? negate_regist er

БАЙҚАЙД НАБУД, СОАТ0, СОАТ1, СОАТ2, СОАТ3

Манбаи вуруди равшани асинхронӣ чист?

negate_aclr

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

negate_sclr

ЯГОН SCLR0 SCLR1

Таъхири систоликӣ
Регистрҳои таъхири систоликиро фаъол созед

gui_systolic_d Фаъол

элай

Хомӯш

Манбаи вуруди соат чист?

gui_systolic_d CLOCK0,

соат_елай

СОАТ1,

Арзиши пешфарз
НЕ

Тавсифи
Барои фаъол кардани модули иловакунандаи занҷир ҲА -ро интихоб кунед.

ИЛОВА

Амали иловакунандаи занҷирро муайян мекунад.
Барои амалиёти тарҳкунӣ, SIGNED бояд интихоб карда шавад, ки формати муаррифии вуруди зарбҳои A чист? ва формати муаррифии вурудоти мултипликаторҳои B чист? дар ҷадвали мултипликаторҳо.

PORT_UN Истифода бурда мешавад

PORT_USED-ро интихоб кунед, то ки сигнали вурудро фаъол созед.
Ҳангоми ғайрифаъол кардани замимаи занҷир, ин параметр беэътибор аст.

ЭРЕД НЕСТ

Барои фаъол кардани регистри воридотӣ барои сигнали вуруди инкор ва сигнали соати воридотӣ барои реестри радкуниро муайян мекунад.
Агар реестри вуруди рад кардан лозим набошад, UNREGISTERED-ро интихоб кунед
Ин параметр ҳангоми интихоби шумо нодуруст аст:
· НЕ барои Даргиронидани замимаи занҷир ё
· PORT_UNUSED барои фаъол кардани вуруди "инкор" барои иловакунандаи занҷир? параметр ё

ҲЕҶ

Сарчашмаи равшани асинхронии реестри радкуниро муайян мекунад.
Ин параметр ҳангоми интихоби шумо нодуруст аст:
· НЕ барои Даргиронидани замимаи занҷир ё
· PORT_UNUSED барои фаъол кардани вуруди "инкор" барои иловакунандаи занҷир? параметр ё

ҲЕҶ

Сарчашмаи равшани синхронӣ барои реестри радкуниро муайян мекунад.
Ин параметр ҳангоми интихоби шумо нодуруст аст:
· НЕ барои Даргиронидани замимаи занҷир ё
· PORT_UNUSED барои фаъол кардани вуруди "инкор" барои иловакунандаи занҷир? параметр ё

Хомӯш CLOCK0

Барои фаъол кардани ҳолати систоликӣ ин хосиятро интихоб кунед. Ин параметр дастрас аст, вақте ки шумо интихоб 2, ё 4 барои шумораи мултипликатори чанд аст? параметр. Шумо бояд баромади Реестри воҳиди ҷамъкунандаро барои истифодаи регистрҳои таъхири систоликӣ фаъол созед.
Сигнали соати вурудиро барои реестри таъхири систоликӣ муайян мекунад.
идома дод…

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 55

8. Intel FPGA зарб иловаи IP Core 683490 | 2020.10.05

Параметр

Параметри тавлидшудаи IP

Арзиш

СОАТ2,

Манбаи вуруди равшани асинхронӣ чист?

gui_systolic_d elay_aclr

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

gui_systolic_d elay_sclr

ЯГОН SCLR0 SCLR1

Арзиши пешфарз
ҲЕҶ
ҲЕҶ

Тавсифи
Барои фаъол кардани ин хосият шумо бояд регистрҳои таъхири систоликиро фаъол созед.
Манбаи равшани асинхронии реестри таъхири систоликиро муайян мекунад. Барои фаъол кардани ин хосият шумо бояд регистрҳои таъхири систоликиро фаъол созед.
Манбаи равшани синхронӣ барои реестри таъхири систоликиро муайян мекунад. Барои фаъол кардани ин хосият шумо бояд регистрҳои таъхири систоликиро фаъол созед.

8.6.7. Ҷадвали қубур

Ҷадвали 36. Ҷадвали қубур

Параметри конфигуратсияи қубур

Параметри тавлидшудаи IP

Арзиш

Оё шумо мехоҳед, ки реестри қубурро ба вуруд илова кунед?

gui_pipelining Не, Ҳа

Арзиши пешфарз
Не

Лутфан мушаххас кунед

таъхир

шумораи соати таъхир

давраҳо

Ҳар як арзиш аз 0 бузургтар аз 0

Манбаи вуруди соат чист?

gui_input_late ncy_clock

СОАТ0, СОАТ1, СОАТ2

Манбаи вуруди равшани асинхронӣ чист?

gui_input_late ncy_aclr

ЯГОН ACLR0 ACLR1

Манбаи вуруди равшани синхронӣ чист?

gui_input_late ncy_sclr

ЯГОН SCLR0 SCLR1

СОАТ0 НЕСТ

Тавсифи
Барои фаъол кардани сатҳи иловагии реестри қубур ба сигналҳои воридотӣ Ҳа -ро интихоб кунед. Шумо бояд арзиши бузургтар аз 0-ро барои Лутфан миқдори параметри давраҳои соати таъхирро муайян кунед.
Нигоҳдории дилхоҳро дар давраҳои соат муайян мекунад. Як сатҳи реестри қубур = 1 таъхир дар давраи соат. Шумо бояд ҲА -ро интихоб кунед Оё шумо мехоҳед ба вуруд ба реестри қубур илова кунед? барои фаъол кардани ин хосият.
Clock0, Clock1 ё Clock2-ро интихоб кунед, то сигнали соати вуруди реестри қубурро фаъол созед ва муайян кунед. Шумо бояд ҲА -ро интихоб кунед Оё шумо мехоҳед ба вуруд ба реестри қубур илова кунед? барои фаъол кардани ин хосият.
Сарчашмаи равшани асинхронии реестри реестри қубури иловагиро муайян мекунад. Шумо бояд ҲА -ро интихоб кунед Оё шумо мехоҳед ба вуруд ба реестри қубур илова кунед? барои фаъол кардани ин хосият.
Сарчашмаи равшани синхронии реестри реестри лӯлаи иловагиро муайян мекунад. Шумо бояд ҲА -ро интихоб кунед Оё шумо мехоҳед ба вуруд ба реестри қубур илова кунед? барои фаъол кардани ин хосият.

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 56

Фиристодани фикру ақида

683490 | 2020.10.05 Фиристодани фикру мулоҳизаҳо

9. ALTMEMMULT (мултипликатори коэффисиенти доимӣ дар асоси хотира) IP Core

Диққат:

Intel дастгирии ин IP-ро дар версияи Intel Quartus Prime Pro Edition 20.3 хориҷ кардааст. Агар асосии IP дар тарҳи шумо дастгоҳҳои Intel Quartus Prime Pro Edition-ро ҳадаф қарор диҳад, шумо метавонед IP-ро бо LPM_MULT Intel FPGA IP иваз кунед ё IP-ро дубора тавлид кунед ва тарҳи худро бо истифода аз нармафзори Intel Quartus Prime Standard Edition тартиб диҳед.

Асоси ALTMEMMULT IP барои сохтани мултипликаторҳои ба хотира асосёфта бо истифода аз блокҳои хотираи onchip, ки дар FPGAs Intel (бо блокҳои хотираи M512, M4K, M9K ва MLAB) мавҷуд аст, истифода мешавад. Ин ядрои IP муфид аст, агар шумо барои татбиқи мултипликаторҳо дар унсурҳои мантиқӣ (LEs) ё захираҳои мултипликатори махсус захираҳои кофӣ надошта бошед.
Асоси ALTMEMMULT IP як вазифаи синхронӣ мебошад, ки соатро талаб мекунад. Асоси ALTMEMMULT IP мултипликаторро бо хурдтарин интиқол ва таъхири имконпазир барои маҷмӯи параметрҳо ва мушаххасоти додашуда амалӣ мекунад.
Дар расми зерин портҳо барои асосии ALTMEMMULT IP нишон дода шудаанд.

Расми 21. Портҳои ALTMEMMULT

ALTMEMMULT

data_in[] sload_data coeff_in[]

натиҷа[] result_valid load_done

sload_coeff

соати sclr
инст

Хусусиятҳои иттилооти марбут дар саҳифаи 71

9.1. Хусусиятҳо
Асоси ALTMEMMULT IP хусусиятҳои зеринро пешниҳод мекунад: · Танҳо мултипликаторҳои ба хотира асосёфтаро бо истифода аз блокҳои хотираи чипӣ, ки дар
Intel FPGAs · Паҳнои додаҳои 1 битро дастгирӣ мекунад · Формати муаррифии додаҳои имзошуда ва беимзоро дастгирӣ мекунад.

ISO 9001: 2015 ба қайд гирифта шудааст

9. ALTMEMMULT (мултипликатори коэффисиенти доимӣ дар асоси хотира) IP Core 683490 | 2020.10.05
· Дар хотираи дастрасии тасодуфӣ (RAM) константаҳои сершуморро нигоҳ медорад
· Имконияти интихоби навъи блоки RAM -ро пешниҳод мекунад
· Бандарҳои вуруди синхронии ихтиёрии равшан ва назоратро дастгирӣ мекунад
9.2. Прототипи Verilog HDL
Прототипи зерини Verilog HDL дар Verilog Design ҷойгир аст File (.v) altera_mf.v дар феҳристи синтези eda.
модули altmemmult #( параметри coeff_representation = "ИМЗО", коэффисиенти параметр0 = "Истифоданашуда", параметри data_representation = "ИМЗО", параметр intended_device_family = "истифоданашуда", параметри max_clock_cycles_per_natica = 1, параметр рақами_of_koeffitsienti "AU_TO", total_latency = 1, параметри width_c = 1, параметри width_d = 1, параметри width_r = 1, параметри width_s = 1, параметри lpm_type = "altmemmult", параметри lpm_hint = "истифоданашуда") ( соати сими вуруд, сими вуруд [width_c-1: 1]coeff_in, сими вуруд [width_d-0:1] data_in, сими баромади боркунӣ_иҷро шуд, сими баромад [width_r-0:1] натиҷа, сими баромади натиҷа_эътибор, сими вуруди sclr, сими вуруд [width_s-0:1] sel, вуруд сим sload_coeff, сими вуруди sload_data)/* синтез syn_black_box=0 */; охири модул
9.3. Эъломияи ҷузъи VHDL
Эъломияи ҷузъи VHDL дар тарҳи VHDL ҷойгир аст File (.vhd) altera_mf_components.vhd дар директорияи librariesvhdlaltera_mf.
ҷузъи altmemmult умумӣ (coeff_representation:string := “SIGNED”; коэффиценти0:сатр:= “ИСТИФОДА НАШУДА”; data_representation:string := “ИМЗО”; intended_device_family:string := “истифоданашуда”; max_clock_cycles_per_result:string: max_clock_cycles_per_result:_natural=1; := 1; ram_block_type:string := "AUTO"; умумии_латентӣ:табиӣ; width_c:табиӣ; width_d:табиӣ; width_r:табиӣ; width_s:табиӣ:= 1; lpm_hint:string := "ИСТИФОДАНАШУДА"; lpm_type:string: "altmemmult"); порт( соат:дар std_logic; coeff_in:дар std_logic_vector(width_c-1 то 0) := (дигарон => '0'); data_in:дар std_logic_vector(width_d-1 то 0);

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 58

Фиристодани фикру ақида

9. ALTMEMMULT (мултипликатори коэффисиенти доимӣ дар асоси хотира) IP Core 683490 | 2020.10.05

load_done:берун std_logic; натиҷа: берун std_logic_vector (width_r-1 то 0); result_valid: берун std_logic; sclr:дар std_logic := '0'; sel:дар std_logic_vector (width_s-1 то 0) := (дигарон => '0'); sload_coeff:дар std_logic := '0'; sload_data:дар std_logic := '0'); ҷузъи ниҳоӣ;

9.4. Портҳо

Дар ҷадвалҳои зерин бандарҳои вуруд ва баромад барои ALTMEMMULT IP-и аслӣ номбар шудаанд.

Ҷадвали 37. Портҳои вуруди ALTMEMMULT

Номи порт

Талаб карда мешавад

Тавсифи

соат

Бале

Вуруди соат ба мултипликатор.

коэффи_дар[]

Не

Порти вуруди коэффитсиент барои мултипликатор. Андозаи бандари вуруд аз арзиши параметри WIDTH_C вобаста аст.

маълумот_дар[]

Бале

Порти вуруди маълумот ба мултипликатор. Андозаи бандари вуруд аз арзиши параметри WIDTH_D вобаста аст.

sclr

Не

Вуруди равшани синхронӣ. Агар истифода нашуда бошад, арзиши пешфарз фаъол баланд аст.

sel[]

Не

Интихоби коэффисиенти собит. Андозаи бандари вуруд аз WIDTH_S вобаста аст

арзиши параметр.

sload_coeff

Не

Порти вуруди коэффисиенти сарбории синхронӣ. Қимати коэффисиенти интихобшудаи ҷорӣро бо арзиши дар вуруди coeff_in муқарраршуда иваз мекунад.

sload_data

Не

Порти вуруди маълумотҳои синхронӣ. Сигнал, ки амалиёти нави зарбкуниро муайян мекунад ва ҳама гуна амалиёти зарбкунии мавҷударо бекор мекунад. Агар параметри MAX_CLOCK_CYCLES_PER_RESULT арзиши 1 дошта бошад, порти вуруди sload_data нодида гирифта мешавад.

Ҷадвали 38. Портҳои баромади ALTMEMMULT

Номи порт

Талаб карда мешавад

Тавсифи

натиҷа[]

Бале

Порти баромади мултипликатор. Андозаи порти вуруд аз арзиши параметри WIDTH_R вобаста аст.

натиҷа_эътибор

Бале

Нишон медиҳад, ки вақте натиҷа натиҷаи дурусти зарбкунии пурра аст. Агар параметри MAX_CLOCK_CYCLES_PER_RESULT арзиши 1 дошта бошад, порти баромади result_valid истифода намешавад.

бор_карда

Не

Нишон медиҳад, ки кай коэффисиенти нав боркунӣ ба охир расидааст. Сигнали load_done тасдиқ мекунад, ки коэффисиенти нав боркунӣ ба охир расидааст. Агар сигнали load_done баланд набошад, дигар арзиши коэффитсиентро ба хотира бор кардан мумкин нест.

9.5. Параметрҳо

Дар ҷадвали зерин параметрҳои асосии ALTMEMMULT IP оварда шудаанд.

Ҷадвали 39.
WIDTH_D WIDTH_C

Параметрҳои ALTMEMMULT
Номи параметр

Навъи ҳатмӣ

Тавсифи

Бутун Ҳа

Паҳнои бандари data_in[]-ро муайян мекунад.

Бутун Ҳа

Бари бандари coeff_in[]-ро муайян мекунад. идома дод…

Фиристодани фикру ақида

Дастури корбар Intel FPGA Integer Arithmetic IP Cores 59

9. ALTMEMMULT (мултипликатори коэффисиенти доимӣ дар асоси хотира) IP Core 683490 | 2020.10.05

Номи параметр WIDTH_R WIDTH

Ҳуҷҷатҳо / Сарчашмаҳо

Intel FPGA бутуни арифметикии IP Cores [pdf] Дастури корбар
FPGA ядроҳои арифметикии IP, ядроҳои бутуни арифметикии IP, ядроҳои арифметикии IP, ядроҳои IP