intel ఇంటర్‌లేకెన్ 2వ Gen FPGA IP విడుదల నోట్స్
ఇంటర్‌లేకెన్ (2వ తరం) Intel® FPGA IP విడుదల గమనికలు
నిర్దిష్ట IP కోర్ వెర్షన్ కోసం విడుదల నోట్ అందుబాటులో లేకుంటే, IP కోర్ ఆ వెర్షన్‌లో ఎటువంటి మార్పులను కలిగి ఉండదు. v18.1 వరకు IP అప్‌డేట్ విడుదలల సమాచారం కోసం, ఇంటెల్ క్వార్టస్ ప్రైమ్ డిజైన్ సూట్ అప్‌డేట్ విడుదల గమనికలను చూడండి. Intel® FPGA IP సంస్కరణలు v19.1 వరకు Intel Quartus® Prime Design Suite సాఫ్ట్‌వేర్ వెర్షన్‌లతో సరిపోలాయి. ఇంటెల్ క్వార్టస్ ప్రైమ్ డిజైన్ సూట్ సాఫ్ట్‌వేర్ వెర్షన్ 19.2లో ప్రారంభించి, ఇంటెల్ FPGA IP కొత్త వెర్షన్ స్కీమ్‌ను కలిగి ఉంది. Intel FPGA IP వెర్షన్ (XYZ) సంఖ్య ప్రతి ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్ వెర్షన్‌తో మారవచ్చు. దీనిలో మార్పు:
- X అనేది IP యొక్క ప్రధాన పునర్విమర్శను సూచిస్తుంది. మీరు ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్‌ను అప్‌డేట్ చేస్తే, మీరు తప్పనిసరిగా IPని రీజెనరేట్ చేయాలి.
- IPలో కొత్త ఫీచర్లు ఉన్నాయని Y సూచిస్తుంది. ఈ కొత్త ఫీచర్‌లను చేర్చడానికి మీ IPని రీజెనరేట్ చేయండి.
- IPలో చిన్న మార్పులు ఉన్నాయని Z సూచిస్తుంది. ఈ మార్పులను చేర్చడానికి మీ IPని మళ్లీ రూపొందించండి.
- ఇంటెల్ క్వార్టస్ ప్రైమ్ డిజైన్ సూట్ అప్‌డేట్ రిలీజ్ నోట్స్
- ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ FPGA IP యూజర్ గైడ్
- నాలెడ్జ్ బేస్‌లో ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ FPGA IP కోసం లోపం
- ఇంటర్‌లాకెన్ (2వ తరం) ఇంటెల్ స్ట్రాటిక్స్ 10 FPGA IP డిజైన్ ఎక్స్ample యూజర్ గైడ్
- ఇంటర్‌లాకెన్ (2వ తరం) ఇంటెల్ అజిలెక్స్ FPGA IP డిజైన్ Example యూజర్ గైడ్
- Intel FPGA IP కోర్లకు పరిచయం
ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ FPGA IP v20.0.0
టేబుల్ 1. v20.0.0 2020.10.05
| ఇంటెల్ క్వార్టస్ ప్రైమ్ వెర్షన్ | వివరణ | ప్రభావం |
|
20.3 |
25.78125 Gbps డేటా రేటుకు మద్దతు జోడించబడింది. | — |
| డేటా రేట్ల మద్దతును 25.3 Gbps నుండి 25.28 Gbpsకి మరియు 25.8 Gbps నుండి 25.78125 Gbpsకి సవరించారు. |
— |
ఇంటెల్ కార్పొరేషన్. అన్ని హక్కులు ప్రత్యేకించబడ్డాయి. ఇంటెల్, ఇంటెల్ లోగో మరియు ఇతర ఇంటెల్ గుర్తులు ఇంటెల్ కార్పొరేషన్ లేదా దాని అనుబంధ సంస్థల ట్రేడ్‌మార్క్‌లు. Intel దాని FPGA మరియు సెమీకండక్టర్ ఉత్పత్తుల పనితీరును ఇంటెల్ యొక్క ప్రామాణిక వారంటీకి అనుగుణంగా ప్రస్తుత స్పెసిఫికేషన్‌లకు హామీ ఇస్తుంది, అయితే నోటీసు లేకుండా ఏ సమయంలోనైనా ఏదైనా ఉత్పత్తులు మరియు సేవలకు మార్పులు చేసే హక్కును కలిగి ఉంది. ఇంటెల్ వ్రాతపూర్వకంగా అంగీకరించినట్లు మినహా ఇక్కడ వివరించిన ఏదైనా సమాచారం, ఉత్పత్తి లేదా సేవ యొక్క అప్లికేషన్ లేదా ఉపయోగం నుండి ఉత్పన్నమయ్యే బాధ్యత లేదా బాధ్యతను Intel తీసుకోదు. ఇంటెల్ కస్టమర్‌లు ఏదైనా ప్రచురించిన సమాచారంపై ఆధారపడే ముందు మరియు ఉత్పత్తులు లేదా సేవల కోసం ఆర్డర్‌లు చేసే ముందు పరికర నిర్దేశాల యొక్క తాజా వెర్షన్‌ను పొందాలని సూచించారు.
ఇతర పేర్లు మరియు బ్రాండ్‌లు ఇతరుల ఆస్తిగా క్లెయిమ్ చేయబడవచ్చు.
ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ FPGA IP v19.3.0
టేబుల్ 2. v19.3.0 2020.06.22
| ఇంటెల్ క్వార్టస్ ప్రైమ్ వెర్షన్ | వివరణ | ప్రభావం |
|
19.3.0 |
IP ఇప్పుడు ఇంటర్‌లేకెన్ లుక్-అసైడ్ ఫీచర్‌కు మద్దతు ఇస్తుంది. | — |
| కొత్తగా జోడించబడింది ఇంటర్‌లేకెన్ లుక్-అసైడ్ మోడ్‌ను ప్రారంభించండి IP పరామితి ఎడిటర్‌లోని పారామితి. | మీరు ఇంటర్‌లేకెన్ లుక్-అసైడ్ మోడ్‌లో IPని కాన్ఫిగర్ చేయవచ్చు. | |
| బదిలీ మోడ్ ఎంపిక ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్ యొక్క ప్రస్తుత వెర్షన్ నుండి పరామితి తీసివేయబడింది. |
— |
|
| H- టైల్ మరియు E-టైల్ (NRZ మోడ్) IP కోర్ వైవిధ్యాలలో 12.5 లేన్‌ల సంఖ్యకు 10 Gbps డేటా రేట్ మద్దతు జోడించబడింది. |
— |
|
| IP నుండి క్రింది సంకేతాలు తీసివేయబడ్డాయి:
• rx_pma_data • tx_pma_data • itx_hungry • itx_hungry |
— |
|
| కింది కొత్త సంకేతాలు జోడించబడ్డాయి:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_credit • irx_క్రెడిట్ |
— |
|
| రిజిస్టర్ మ్యాప్ నుండి క్రింది రెండు ఆఫ్‌సెట్‌లు తీసివేయబడ్డాయి:
• 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR |
— |
|
| డిజైన్ మాజీ హార్డ్‌వేర్ పరీక్షample ఇప్పుడు Intel Agilex™ పరికరాలకు అందుబాటులో ఉంది. | మీరు డిజైన్ మాజీని పరీక్షించవచ్చుampIntel Agilex F- సిరీస్ ట్రాన్స్‌సీవర్-SoC డెవలప్‌మెంట్ కిట్‌లో ఉంది. | |
| Intel Stratix® 2 H-tile లేదా E-tile పరికరాన్ని లక్ష్యంగా చేసుకునే మీ ఇంటర్‌లేకెన్ (10వ తరం) IP ఉదాహరణ కోసం మీరు డేటా రేట్ మరియు ట్రాన్స్‌సీవర్ రిఫరెన్స్ క్లాక్ ఫ్రీక్వెన్సీని కొద్దిగా భిన్నమైన విలువలకు మార్చవచ్చు. డేటా రేటును ఎలా మార్చాలనే దాని గురించి సమాచారం కోసం ఈ KDBని చూడండి. |
మీరు టైల్స్ ఆధారంగా డేటా రేట్లను అనుకూలీకరించవచ్చు. |
ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ FPGA IP v19.2.1
టేబుల్ 3. v19.2.1 2019.09.27
| ఇంటెల్ క్వార్టస్ ప్రైమ్ వెర్షన్ | వివరణ | ప్రభావం |
|
19.3 |
ఇ-టైల్ ట్రాన్స్‌సీవర్‌లతో ఇంటెల్ అజిలెక్స్ పరికరాల కోసం పబ్లిక్ విడుదల. | — |
| ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ స్ట్రాటిక్స్ 10 FPGA IP నుండి ఇంటర్‌లేకెన్ (2వ తరం) Intel FPGA IPగా పేరు మార్చబడింది |
— |
ఇంటర్‌లాకెన్ (2వ తరం) ఇంటెల్ స్ట్రాటిక్స్ 10 FPGA IP v18.1 నవీకరణ 1
టేబుల్ 4. వెర్షన్ 18.1 అప్‌డేట్ 1 2019.03.15
| వివరణ | ప్రభావం |
| బహుళ-విభాగ మోడ్ మద్దతు జోడించబడింది. | — |
| చేర్చబడింది విభాగాల సంఖ్య పరామితి. | — |
| • క్రింది విధంగా లేన్ మరియు డేటా రేట్ కలయికలకు మద్దతు జోడించబడింది:
— ఇంటెల్ స్ట్రాటిక్స్ 10 ఎల్-టైల్ పరికరాల కోసం: • 4/12.5/25.3 Gbps లేన్ రేట్లతో 25.8 లేన్‌లు • 8 Gbps లేన్ రేట్లతో 12.5 లేన్‌లు — ఇంటెల్ స్ట్రాటిక్స్ 10 హెచ్-టైల్ పరికరాల కోసం: • 4/12.5/25.3 Gbps లేన్ రేట్లతో 25.8 లేన్‌లు • 8/12.5/25.3 Gbps లేన్ రేట్లతో 25.8 లేన్‌లు • 10/25.3 Gbps లేన్ రేట్లతో 25.8 లేన్‌లు — Intel Stratix 10 E-tile (NRZ) పరికరాల కోసం: • 4/6.25/12.5/25.3 Gbps లేన్ రేట్లతో 25.8 లేన్‌లు • 8/12.5/25.3 Gbps లేన్ రేట్లతో 25.8 లేన్‌లు • 10/25.3 Gbps లేన్ రేట్లతో 25.8 లేన్‌లు • 12 Gbps లేన్ రేటుతో 10.3125 లేన్‌లు |
— |
| • కింది కొత్త ట్రాన్స్‌మిట్ యూజర్ ఇంటర్‌ఫేస్ సిగ్నల్‌లు జోడించబడ్డాయి:
— itx_eob1 — itx_eopbits1 — itx_chan1 |
— |
| • కింది కొత్త రిసీవర్ యూజర్ ఇంటర్‌ఫేస్ సిగ్నల్‌లు జోడించబడ్డాయి:
— irx_eob1 — irx_eopbits1 — irx_chan1 — irx_err1 — irx_err |
— |
ఇంటర్‌లాకెన్ (2వ తరం) ఇంటెల్ స్ట్రాటిక్స్ 10 FPGA IP v18.1
టేబుల్ 5. వెర్షన్ 18.1 2018.09.10
| వివరణ | ప్రభావం | గమనికలు |
| పత్రం టైల్‌గా పేరు మార్చబడింది ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ స్ట్రాటిక్స్ 10 FPGA IP యూజర్ గైడ్ |
— |
— |
| ఇంటర్‌లేకెన్ (2వ తరం) IP కోర్ కోసం VHDL సిమ్యులేషన్ మోడల్ మరియు టెస్ట్‌బెంచ్ మద్దతు జోడించబడింది. |
— |
— |
| కింది కొత్త రిజిస్టర్‌లు IP కోర్‌కి జోడించబడ్డాయి: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ILLEGAL_ రాష్ట్రం |
— | ఈ రిజిస్టర్‌లు Intel Stratix 10 E-Tile పరికర వైవిధ్యాలలో మాత్రమే అందుబాటులో ఉంటాయి. |
| • ILKN_FEC_XCODER_RX_ILLEGAL_ రాష్ట్రం |
ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ FPGA IP v18.0.1
టేబుల్ 6. వెర్షన్ 18.0.1 జూలై 2018
| వివరణ | ప్రభావం | గమనికలు |
| ఇ-టైల్ ట్రాన్స్‌సీవర్‌లతో కూడిన ఇంటెల్ స్ట్రాటిక్స్ 10 పరికరాలకు మద్దతు జోడించబడింది. |
— |
— |
| PAM53.125 మోడ్‌లో Intel Stratix 10 E-Tile పరికరాలకు 4 Gbps డేటా రేట్ మద్దతు జోడించబడింది. |
— |
— |
| PAM10 మోడ్‌లో Intel Stratix 4 E-Tile పరికరాల కోసం క్లాక్ సిగ్నల్ mac_clkin జోడించబడింది |
— |
— |
ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ FPGA IP v18.0
టేబుల్ 7. వెర్షన్ 18.0 మే 2018
| వివరణ | ప్రభావం | గమనికలు |
| ఇంటెల్ రీబ్రాండింగ్ ప్రకారం ఇంటర్‌లేకెన్ IP కోర్ (2వ తరం) పేరును ఇంటర్‌లేకెన్ (2వ తరం) Intel FPGA IPగా మార్చారు. |
— |
— |
| 25.8 మరియు 6 లేన్‌ల సంఖ్యకు 12 Gbps డేటా రేట్ మద్దతు జోడించబడింది. |
— |
— |
| Cadence Xcelium* సమాంతర సిమ్యులేటర్‌కు మద్దతు జోడించబడింది. |
— |
— |
ఇంటర్‌లేకెన్ IP కోర్ (2వ తరం) v17.1
టేబుల్ 8. వెర్షన్ 17.1 నవంబర్ 2017
| వివరణ | ప్రభావం | గమనికలు |
| Intel FPGA IP లైబ్రరీలో ప్రారంభ విడుదల. | — | — |
సంబంధిత సమాచారం
ఇంటర్‌లేకెన్ IP కోర్ (2వ తరం) యూజర్ గైడ్
ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ FPGA IP యూజర్ గైడ్ ఆర్కైవ్‌లు
| క్వార్టస్ వెర్షన్ | IP కోర్ వెర్షన్ | వినియోగదారు గైడ్ |
| 20.2 | 19.3.0 | ఇంటర్‌లేకెన్ (2వ తరం) FPGA IP యూజర్ గైడ్ |
| 19.3 | 19.2.1 | ఇంటర్‌లేకెన్ (2వ తరం) FPGA IP యూజర్ గైడ్ |
| 19.2 | 19.2 | ఇంటర్‌లేకెన్ (2వ తరం) FPGA IP యూజర్ గైడ్ |
| 18.1.1 | 18.1.1 | ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ స్ట్రాటిక్స్ 10 FPGA IP యూజర్ గైడ్ |
| 18.1 | 18.1 | ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ స్ట్రాటిక్స్ 10 FPGA IP యూజర్ గైడ్ |
| 18.0.1 | 18.0.1 | ఇంటర్‌లేకెన్ (2వ తరం) FPGA IP యూజర్ గైడ్ |
| 18.0 | 18.0 | ఇంటర్‌లేకెన్ (2వ తరం) ఇంటెల్ FPGA IP యూజర్ గైడ్ |
| 17.1 | 17.1 | ఇంటర్‌లేకెన్ IP కోర్ (2వ తరం) యూజర్ గైడ్ |
IP సంస్కరణలు v19.1 వరకు ఇంటెల్ క్వార్టస్ ప్రైమ్ డిజైన్ సూట్ సాఫ్ట్‌వేర్ వెర్షన్‌ల వలెనే ఉంటాయి. ఇంటెల్ క్వార్టస్ ప్రైమ్ డిజైన్ సూట్ సాఫ్ట్‌వేర్ వెర్షన్ 19.2 లేదా తర్వాత, IP కోర్లు కొత్త IP వెర్షన్ స్కీమ్‌ను కలిగి ఉన్నాయి. IP కోర్ వెర్షన్ జాబితా చేయబడకపోతే, మునుపటి IP కోర్ వెర్షన్ కోసం యూజర్ గైడ్ వర్తిస్తుంది.
పత్రాలు / వనరులు
 |
intel ఇంటర్‌లేకెన్ 2వ Gen FPGA IP విడుదల నోట్స్ [pdf] సూచనలు ఇంటర్‌లేకెన్ 2వ తరం FPGA IP విడుదల నోట్స్, ఇంటర్‌లేకెన్ 2వ తరం, FPGA IP విడుదల నోట్స్ |
