UG0644 DDR AXI Arbitër
Informacioni i produktit
Arbiteri DDR AXI është një komponent harduerik që ofron një
Ndërfaqja kryesore 64-bitëshe AXI me kontrollorët në çip DDR-SDRAM.
Përdoret zakonisht në aplikacionet video për buffering dhe
përpunimi i të dhënave të pikselave video. Manuali i përdorimit të produktit ofron
informacion të detajuar dhe udhëzime për zbatimin e harduerit,
simulimi dhe shfrytëzimi i burimeve.
Implementimi i harduerit
Arbiteri DDR AXI është krijuar për t'u ndërlidhur me DDR-SDRAM
kontrollorët në çip. Ai siguron një ndërfaqe master 64-bit AXI
i cili mundëson përpunim të shpejtë të të dhënave të pikselave video. Përdoruesi i produktit
manuali ofron një përshkrim të detajuar të projektimit të DDR AXI
Arbiter dhe zbatimi i tij hardware.
Simulimi
Manuali i përdorimit të produktit ofron udhëzime për simulimin e
Arbiter DDR AXI duke përdorur mjetet MSS SmartDesign dhe Testbench. Këto
mjetet i mundësojnë përdoruesit të vërtetojë korrektësinë e dizajnit dhe
të sigurojë funksionimin e duhur të komponentit hardware.
Shfrytëzimi i Burimeve
Arbitri DDR AXI përdor burimet e sistemit si logjika
qelizat, blloqet e memories dhe burimet e rrugëzimit. Përdoruesi i produktit
manuali ofron një raport të detajuar të shfrytëzimit të burimeve i cili
përshkruan kërkesat për burime të Arbitrit DDR AXI. Kjo
informacioni mund të përdoret për të siguruar që komponenti i harduerit mund
të zbatohet brenda burimeve të disponueshme të sistemit.
Udhëzimet e përdorimit të produktit
Udhëzimet e mëposhtme ofrojnë udhëzime se si të përdorni
Arbitri i DDR AXI:
Hapi 1: Zbatimi i harduerit
Zbatoni komponentin e harduerit DDR AXI Arbiter në ndërfaqe
me kontrollorët në çip DDR-SDRAM. Ndiqni dizajnin
përshkrimi i dhënë në manualin e përdorimit të produktit për të siguruar saktësinë
zbatimin e komponentit hardware.
Hapi 2: Simulimi
Simuloni dizajnin DDR AXI Arbiter duke përdorur MSS SmartDesign dhe
Mjetet e tavolinës së provës. Ndiqni udhëzimet e dhëna në produkt
manuali i përdorimit për të vërtetuar korrektësinë e dizajnit dhe për të siguruar
funksionimin e duhur të komponentit hardware.
Hapi 3: Shfrytëzimi i burimeve
Review raporti i përdorimit të burimeve të ofruar në produkt
manuali i përdoruesit për të përcaktuar kërkesat për burime të DDR AXI
Arbitri. Sigurohuni që komponenti i harduerit mund të zbatohet
brenda burimeve të disponueshme të sistemit.
Duke ndjekur këto udhëzime, ju mund të përdorni në mënyrë efektive DDR
Komponenti i harduerit AXI Arbiter për buferimin e të dhënave të pikselave video dhe
përpunimi në aplikacione video.
UG0644 Udhëzues përdorimi
Arbitri i DDR AXI
shkurt 2018
Arbitri i DDR AXI
Përmbajtja
1 Historia e rishikimeve …………………………………………………………………………………………………………………………………
1.1 Rishikimi 5.0 ……………………………………………………………………………………………………………………………. 1 1.2 Rishikimi 4.0 …………………………………………………………………………………………………………………………. 1 1.3 Rishikimi 3.0 …………………………………………………………………………………………………………………………. 1 1.4 Rishikimi 2.0 …………………………………………………………………………………………………………………………. 1 1.5 Rishikimi 1.0 ………………………………………………………………………………………………………………………………. 1
2 Hyrje ……………………………………………………………………………………………………………………….. 2 3 Hardware Zbatimi …………………………………………………………………………………………………………… 3
3.1 Përshkrimi i dizajnit ………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… 3 3.2 Inputet dhe daljet ……………………………………………………………………………………………………………….. 5 3.3 Parametrat e konfigurimit ……… ……………………………………………………………………………………………. 13 3.4 Diagramet e kohës ……………………………………………………………………………………………………………………………………………………………………………………………………. 14 3.5 Tabela e provës ……………………………………………………………………………………………………………………… 16
3.5.1 Simulimi i MSS SmartDesign ……………………………………………………………………………………………………. 25 3.5.2 Simulimi i grupit të testimit ………………………………………………………………………………………………………………… 30 3.6 Shfrytëzimi i burimeve ………………………………………………………………………………………………………………….. 31
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
Arbitri i DDR AXI
1
Historia e rishikimit
Historia e rishikimit përshkruan ndryshimet që janë zbatuar në dokument. Ndryshimet renditen me rishikim, duke filluar nga publikimi më aktual.
1.1
Rishikimi 5.0
Në rishikimin 5.0 të këtij dokumenti, seksioni i Përdorimit të Burimeve dhe Raporti i Përdorimit të Burimeve
u përditësuan. Për më shumë informacion, shihni Përdorimi i burimeve (shih faqen 31).
1.2
Rishikimi 4.0
Më poshtë është një përmbledhje e ndryshimeve në rishikimin 4.0 të këtij dokumenti.
Parametrat e konfigurimit të panelit të testimit u shtuan në tabelë. Për më shumë informacion, shihni Parametrat e konfigurimit (shih faqen 16). Informacion i shtuar për të simuluar bërthamën duke përdorur testbench. Për më shumë informacion, shihni Testbench (shih faqen 16). U përditësua përdorimi i burimeve për vlerat e arbitrit DDR AXI në tabelë. Për më shumë informacion, shihni Përdorimi i burimeve (shih faqen 31).
1.3
Rishikimi 3.0
Më poshtë është një përmbledhje e ndryshimeve në rishikimin 3.0 të këtij dokumenti.
U shtua informacion 8-bit për kanalin e shkrimit 1 dhe 2. Për më shumë informacion, shihni Përshkrimi i dizajnit (shih faqen 3). Seksioni Testbench i përditësuar. Për më shumë informacion, shihni Testbench (shih faqen 16).
1.4
Rishikimi 2.0
Në rishikimin 2.0 të këtij dokumenti, figurat dhe tabelat në u përditësuan në seksionin Testbench.
Për më shumë informacion, shihni Testbench (shih faqen 16).
1.5
Rishikimi 1.0
Rishikimi 1.0 ishte publikimi i parë i këtij dokumenti
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
1
Arbitri i DDR AXI
2
Hyrje
Kujtimet janë një pjesë integrale e çdo aplikacioni tipik video dhe grafike. Ato përdoren për buferimin e të dhënave të pikselave të videos. Një buffering i zakonshëm p.shample është bufera e kornizave të ekranit në të cilat të dhënat e plota të pikselit të videos për një kornizë ruhen në memorie.
Shpejtësia e dyfishtë e të dhënave (DDR) - DRAM sinkron (SDRAM) është një nga memoriet e përdorura zakonisht në aplikacionet video për buferim. SDRAM përdoret për shkak të shpejtësisë së saj e cila kërkohet për përpunim të shpejtë në sistemet video.
Figura e mëposhtme tregon një ishample të një diagrami të nivelit të sistemit të ndërlidhjes së kujtesës DDR-SDRAM me aplikacionin video.
Figura 1 · Ndërfaqja e memories DDR-SDRAM
Në Microsemi SmartFusion®2 System-on-Chip (SoC), ka dy kontrollues DDR në çip me ndërfaqe të avancuar të zgjeruar 64-bit (AXI) dhe ndërfaqe skllavëshe të avancuara 32-bitësh me performancë të lartë (AHB) drejt fushës së programueshme pëlhurë gate array (FPGA). Kërkohet një ndërfaqe kryesore AXI ose AHB për të lexuar dhe shkruar memorien DDR-SDRAM të ndërlidhur me kontrollorët DDR në çip.
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
2
Arbitri i DDR AXI
3
Implementimi i harduerit
3.1
Përshkrimi i Dizajnit
DDR AXI Arbiter ofron një ndërfaqe master 64-bit AXI për kontrollorët në çip DDR-SDRAM të
Pajisjet SmartFusion2. Arbiter DDR AXI ka katër kanale leximi dhe dy kanale shkrimi drejt
logjika e përdoruesit. Blloku arbitron ndërmjet katër kanaleve të leximit për të siguruar akses në leximin AXI
kanal në mënyrë të rrumbullakët. Për sa kohë që kërkesa e masterit për lexim të kanalit 1 është e lartë, AXI
kanali i leximit i është caktuar atij. Kanali i leximit 1 ka gjerësi fikse të të dhënave dalëse prej 24-bit. Lexoni kanalet 2, 3,
dhe 4 mund të konfigurohet si gjerësi e daljes së të dhënave 8-bit, 24-bit ose 32-bit. Kjo është zgjedhur nga globale
parametri i konfigurimit.
Blloku gjithashtu arbitron midis dy kanaleve të shkrimit për të siguruar akses në kanalin e shkrimit AXI në një mënyrë të rrumbullakët. Të dy kanalet e shkrimit kanë prioritet të barabartë. Kanali i shkrimit 1 dhe 2 mund të konfigurohet si gjerësi e të dhënave hyrëse 8-bit, 24-bit ose 32-bit.
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
3
Arbitri i DDR AXI
Figura e mëposhtme tregon diagramin e fiksimit të nivelit të lartë të arbitrit DDR AXI. Figura 2 · Diagrami i bllokut të nivelit të lartë të bllokut të arbitrazhit DDR AXI
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
4
Arbitri i DDR AXI
Figura e mëposhtme tregon bllok diagramin e nivelit të lartë të një sistemi me bllokun DDR AXI Arbiter të transferuar në pajisjen SmartFusion2. Figura 3 · Diagrami i bllokut të nivelit të sistemit të arbitrit DDR AXI në pajisjen SmartFusion2
3.2
Inputet dhe Outputet
Tabela e mëposhtme liston portat hyrëse dhe dalëse të arbitrit DDR AXI.
Tabela 1 · Portat hyrëse dhe dalëse të arbitrit DDR AXI
Emri i sinjalit RESET_N_I
Hyrja e drejtimit
Gjerësia
SYS_CLOCK_I BUFF_READ_CLOCK_I
Input Input
rd_req_1_i rd_ack_o
Hyrje dalje
rd_done_1_o start_read_addr_1_i
Hyrja në dalje
bytes_to_read_1_i
Input
video_rdata_1_o
Prodhimi
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_ AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH1):0]Përshkrimi
Sinjali aktiv i rivendosjes së ulët asinkron në dizajn
Ora e sistemit
Ora e brendshme e leximit të tamponit të kanalit të shkrimit, duhet të jetë dyfishi i frekuencës SYS_CLOCK_I
Lexoni kërkesën nga Master 1
Njohja e arbitrit për të lexuar kërkesën nga Master 1
Lexoni përfundimin tek Master 1
Adresa DDR nga ku duhet të fillohet leximi për kanalin 1 të leximit
Bajt për t'u lexuar nga kanali i lexuar 1
Dalja e të dhënave video nga kanali i lexuar 1
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
5
Arbitri i DDR AXI
Emri i sinjalit rdata_valid_1_o rd_req_2_i rd_ack_2_o
rd_done_2_o start_read_addr_2_i
bytes_to_read_2_i
video_rdata_2_o
rdata_valid_2_o rd_req_3_i rd_ack_3_o
rd_done_3_o start_read_addr_3_i
bytes_to_read_3_i
video_rdata_3_o
rdata_valid_3_o rd_req_4_i rd_ack_4_o
rd_done_4_o start_read_addr_4_i
bytes_to_read_4_i
video_rdata_4_o
rdata_valid_4_o wr_req_1_i wr_ack_1_o
wr_done_1_o start_write_addr_1_i
bytes_to_write_1_i
video_wdata_1_i
wdata_valid_1_i wr_req_2_i
Dalja e drejtimit Dalja hyrëse
Hyrja në dalje
Input
Prodhimi
Output Input Output
Hyrja në dalje
Input
Prodhimi
Output Input Output
Hyrja në dalje
Input
Prodhimi
Output Input Output
Hyrja në dalje
Input
Input
Input Input
Gjerësia
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL2_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1):0] [(g_AXI_AWIDTH-3) 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0 ):3] [(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_AWIDTH + 0) – 4 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0): 4] [(g_AXI_AWIDTH-1_WRH) – 0:1 ] [(g_WR_CHANNEL0_VIDEO_DATA_WIDTH1):3]
Përshkrimi Lexoni të dhënat e vlefshme nga kanali i lexuar 1 Kërkesa leximi nga Master 2 Konfirmimi i arbitrit për të lexuar kërkesën nga Master 2 Përfundimi i leximit në adresën Master 2 DDR nga ku duhet të fillohet leximi për kanalin e lexuar 2 Bajt për t'u lexuar nga kanali i lexuar 2 Të dhënat video dalje nga kanali i lexuar 2 Leximi i të dhënave të vlefshme nga kanali i lexuar 2 Kërkesa e leximit nga Master 3 Konfirmimi i arbitrit për të lexuar kërkesën nga Master 3 Përfundimi i leximit në adresën Master 3 DDR nga ku duhet të fillojë leximi që kanali i lexuar 3 Bajt të lexohet nga leximi kanali 3 Dalja e të dhënave video nga kanali i lexuar 3 Leximi i të dhënave të vlefshme nga kanali i lexuar 3 Kërkesa e leximit nga Master 4 Konfirmimi i arbitrit për të lexuar kërkesën nga Master 4 Përfundimi i leximit në Master 4 adresa DDR nga ku duhet të fillohet leximi për të lexuar kanalin 4 Bajt lexo nga kanali i lexuar 4 Dalja e të dhënave video nga kanali i lexuar 4 Leximi i të dhënave të vlefshme nga kanali i lexuar 4 Shkrimi i kërkesës nga Master 1 Konfirmimi i arbitrit për të shkruar kërkesën nga Master 1 Përfundimi i shkrimit në Master 1 adresa DDR në të cilën duhet të bëhet shkrimi nga kanali i shkrimit 1 Bajt që do të shkruhen nga kanali i shkrimit 1 Të dhënat video Hyni për të shkruar kanalin 1
Shkruani të dhëna të vlefshme për të shkruar kanalin 1 Shkruani kërkesë nga Master 1
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
6
Arbitri i DDR AXI
Emri i sinjalit wr_ack_2_o
Dalja e drejtimit
wr_done_2_o start_write_addr_2_i
Hyrja në dalje
bytes_to_write_2_i
Input
video_wdata_2_i
Input
wdata_valid_2_i Sinjalet AXI I/F Lexo Kanali i Adresës m_arid_o
Hyrje dalje
m_araddr_o
Prodhimi
m_arlen_o
Prodhimi
m_arsize_o m_arburst_o
Output Output
m_arlock_o
Prodhimi
m_arkache_o
Prodhimi
m_arprot_o
Prodhimi
Gjerësia
[(g_AXI_AWIDTH-1):0] [(g_WR_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_WR_CHANNEL2_VIDEO_DATA_WIDTH1):0]
Përshkrimi Konfirmimi i arbitrit për të shkruar kërkesën nga Master 2 Përfundimi i shkrimit në adresën DDR Master 2, në të cilën duhet të bëhet shkrimi nga kanali i shkrimit.
Shkruani të dhëna të vlefshme për të shkruar kanalin 2
Lexoni ID-në e adresës. Identifikimi tag për grupin e sinjaleve të adresave të lexuara.
Lexoni adresën. Ofron adresën fillestare të një transaksioni të shpërthimit të leximit. Jepet vetëm adresa e fillimit të shpërthimit.
Gjatësia e shpërthimit. Ofron numrin e saktë të transfertave në një hov. Ky informacion përcakton numrin e transferimeve të të dhënave të lidhura me adresën
Madhësia e shpërthimit. Madhësia e çdo transferimi në shpërthim
Lloji i shpërthimit. Së bashku me informacionin e madhësisë, detajon se si llogaritet adresa për çdo transferim brenda shpërthimit.
Rregulluar në 2'b01 à Shpërthimi i adresës në rritje
Lloji i bllokimit. Ofron informacion shtesë në lidhje me karakteristikat atomike të transferimit.
Fiks në 2'b00 à Qasje Normale
Lloji i cache. Ofron informacion shtesë në lidhje me karakteristikat e transferimit të cacheable.
Fiksuar në 4'b0000 à Jo-cache dhe jo-bufferable
Lloji i mbrojtjes. Ofron informacionin e njësisë së mbrojtjes për transaksionin.
Fiksuar në 3'b000 à Qasje normale dhe e sigurt të të dhënave
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
7
Arbitri i DDR AXI
Emri i sinjalit m_arvalid_o
Dalja e drejtimit
Gjerësia
m_arready_i
Input
Lexoni Kanalin e të Dhënave
m_rid_i
Input
[3:0]m_rdata_i m_rresp_i
m_rlast_i m_rvalid_i
Input Input
[(g_AXI_DWIDTH-1):0] [1:0]Input Input
m_gati_o
Prodhimi
Shkruani Kanalin e Adresës
m_awid_o
Prodhimi
m_awaddr_o
Prodhimi
[3:0] [(g_AXI_AWIDTH-1):0]UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
Përshkrimi Lexo adresën e vlefshme.
Kur LARTË, informacioni i adresës së lexuar dhe kontrollit është i vlefshëm dhe mbetet i lartë derisa sinjali i njohjes së adresës, m_arready, të jetë i lartë.
`1′ = Informacioni i adresës dhe kontrollit është i vlefshëm
`0′ = Informacioni i adresës dhe kontrollit nuk është i vlefshëm. Lexoni adresën gati. Skllavi është gati të pranojë një adresë dhe sinjale kontrolli përkatëse:
1 = rob gati
0 = skllav jo gati.
Lexoni ID tag. ID tag të grupit të sinjaleve të të dhënave të lexuara. Vlera m_rid gjenerohet nga Slave dhe duhet të përputhet me vlerën m_arid të transaksionit të lexuar të cilit ai po i përgjigjet. Lexoni të dhënat. Lexoni përgjigjen.
Statusi i transferimit të lexuar. Përgjigjet e lejueshme janë OK, EXOKAY, SLVERR dhe DECERR. Lexo të fundit.
Transferimi i fundit në një shpërthim leximi. Lexo të vlefshme. Të dhënat e kërkuara të leximit janë të disponueshme dhe transferimi i leximit mund të përfundojë:
1 = lexoni të dhënat e disponueshme
0 = të dhënat e lexuara nuk janë të disponueshme. Lexoni gati. Master mund të pranojë të dhënat e lexuara dhe informacionin e përgjigjes:
1= mjeshtër gati
0 = mjeshtri nuk është gati.
Shkruani adresën ID. Identifikimi tag për grupin e sinjaleve të adresave të shkrimit. Shkruani adresën. Jep adresën e transferimit të parë në një transaksion me breshëri shkrimi. Sinjalet e lidhura të kontrollit përdoren për të përcaktuar adresat e transfertave të mbetura në shpërthim.
8
Arbitri i DDR AXI
Emri i sinjalit m_awlen_o
Dalja e drejtimit
Gjerësia [3:0]
m_awsize_o
Prodhimi
[2:0]m_awburst_o
Prodhimi
[1:0]m_awlock_o
Prodhimi
[1:0]m_awcache_o
Prodhimi
[3:0]m_awprot_o
Prodhimi
[2:0]m_awvalid_o
Prodhimi
Përshkrimi
Gjatësia e shpërthimit. Ofron numrin e saktë të transfertave në një hov. Ky informacion përcakton numrin e transferimeve të të dhënave të lidhura me adresën.
Madhësia e shpërthimit. Madhësia e çdo transferimi në shpërthim. Shiritat e korsive të bajtit tregojnë saktësisht se cilat korsi bajt duhet të përditësohen.
Fiksuar në 3'b011 à 8 bajt për transferim të dhënash ose transferim 64-bit
Lloji i shpërthimit. Së bashku me informacionin e madhësisë, detajon se si llogaritet adresa për çdo transferim brenda shpërthimit.
Rregulluar në 2'b01 à Shpërthimi i adresës në rritje
Lloji i bllokimit. Ofron informacion shtesë në lidhje me karakteristikat atomike të transferimit.
Fiks në 2'b00 à Qasje Normale
Lloji i memories. Tregon atributet e transaksionit të bufferable, cacheable, write-through, write-back dhe allocate.
Fiksuar në 4'b0000 à Jo-cache dhe jo-bufferable
Lloji i mbrojtjes. Tregon nivelin normal, të privilegjuar ose të sigurt të mbrojtjes së transaksionit dhe nëse transaksioni është një akses në të dhëna ose një akses me udhëzim.
Fiksuar në 3'b000 à Qasje normale dhe e sigurt të të dhënave
Shkruani adresën e vlefshme. Tregon se adresa dhe kontrolli i vlefshëm i shkrimit
informacionet janë në dispozicion:
1 = adresa dhe informacioni i kontrollit të disponueshëm
0 = informacioni i adresës dhe kontrollit nuk disponohet. Informacioni i adresës dhe kontrollit mbetet i qëndrueshëm derisa sinjali i konfirmimit të adresës, m_awready, shkon LARTË.
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
9
Arbitri i DDR AXI
Emri i sinjalit m_awready_i
Hyrja e drejtimit
Gjerësia
Shkruani Kanalin e të Dhënave
m_wid_o
Prodhimi
[3:0]m_wdata_o m_wstrb_o
Output Output
[(g_AXI_DWIDTH-1):0]Parametri AXI_DWDITH[7:0]
m_wlast_o m_wvalid_o
Output Output
m_wready_i
Input
Shkruani sinjalet e kanalit të përgjigjes
m_bid_i
Input
[3:0]m_bresp_i m_bvalid_i
Input
[1:0]Input
m_bukë_o
Prodhimi
Përshkrimi Shkruani adresën gati. Tregon që skllavi është gati të pranojë një adresë dhe sinjale kontrolli përkatëse:
1 = rob gati
0 = skllav jo gati.
Shkruani ID tag. ID tag të transferimit të të dhënave të shkrimit. Vlera m_wid duhet të përputhet me vlerën m_awid të transaksionit të shkrimit. Shkruani të dhëna
Shkruani strobes. Ky sinjal tregon se cilat korsi bajt duhet të përditësohen në memorie. Ekziston një strob shkrimi për çdo tetë bit të autobusit të të dhënave të shkrimit Write fundit. Transferimi i fundit në një shpërthim shkrimi. Shkruani të vlefshme. Të dhënat e vlefshme të shkrimit dhe strobat janë të disponueshme:
1 = shkruani të dhënat dhe strobat në dispozicion
0 = shkruani të dhënat dhe strobat nuk disponohen. Shkruaj gati. Slave mund të pranojë të dhënat e shkrimit: 1 = skllavi gati
0 = skllav jo gati.
ID-ja e përgjigjes. Identifikimin tag të përgjigjes me shkrim. Vlera m_bid duhet të përputhet me vlerën m_awid të transaksionit të shkrimit të cilit skllavi po i përgjigjet. Shkruani përgjigjen. Statusi i transaksionit të shkrimit. Përgjigjet e lejuara janë OK, EXOKAY, SLVERR dhe DECERR. Shkruani përgjigjen e vlefshme. Ekziston një përgjigje e vlefshme me shkrim:
1 = shkruani përgjigjen në dispozicion
0 = shkruani përgjigjen nuk disponohet. Përgjigja gati. Master mund të pranojë informacionin e përgjigjes.
1 = master gati
0 = mjeshtri nuk është gati.
Figura e mëposhtme tregon bllok diagramin e brendshëm të arbitrit DDR AXI.
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
10
Arbitri i DDR AXI
Figura e mëposhtme tregon bllok diagramin e brendshëm të arbitrit DDR AXI. Figura 4 · Diagrami i blloqeve të brendshëm të arbitrit DDR AXI
Çdo kanal leximi aktivizohet kur merr një sinjal të lartë hyrje në hyrjen read_req_(x)_i. Pastaj atë
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
11
Arbitri i DDR AXI
Çdo kanal leximi aktivizohet kur merr një sinjal të lartë hyrje në hyrjen read_req_(x)_i. Pastaj samples adresa fillestare AXI dhe bajt për të lexuar hyrjet të cilat janë të dhëna nga masteri i jashtëm. Kanali pranon masterin e jashtëm duke aktivizuar read_ack_(x)_o. Kanali përpunon hyrjet dhe gjeneron transaksionet e kërkuara AXI për të lexuar të dhënat nga DDR-SDRAM. Të dhënat e lexuara në formatin 64-bit AXI ruhen në tampon të brendshëm. Pasi të dhënat e kërkuara të lexohen dhe ruhen në buferin e brendshëm, aktivizohet moduli i un-paketuesit. Moduli un-packer shpaketon çdo fjalë 64-bit në gjatësinë e bitit të të dhënave dalëse që kërkohet për atë kanal të veçantë për p.sh.ampNëse kanali është konfiguruar si gjerësi e të dhënave dalëse 32-bit, çdo fjalë 64-bit dërgohet si dy fjalë të dhënash dalëse 32-bitësh. Për kanalin 1 që është një kanal 24-bitësh, unpaketuesi shpaketon çdo fjalë 64-bitësh në të dhëna dalëse 24-bitësh. Meqenëse 64 nuk është shumëfish i 24-ës, pako-paketuesi për kanalin e lexuar 1 kombinon një grup prej tre fjalësh 64-bit për të gjeneruar tetë fjalë të dhënash 24-bit. Kjo vendos një kufizim në kanalin 1 të leximit që bajtët e të dhënave të kërkuara nga masteri i jashtëm duhet të ndahen me 8. Kanalet e leximit 2, 3 dhe 4 mund të konfigurohen si gjerësia e të dhënave 8-bit, 24-bit dhe 32-bit, që është përcaktuar nga parametri global i konfigurimit g_RD_CHANNEL(X) _VIDEO_DATA_WIDTH. Nëse ato janë konfiguruar si 24-bit, kufizimi i lartpërmendur do të jetë i zbatueshëm edhe për secilën prej tyre. Por nëse ato janë konfiguruar si 8-bit ose 32-bit, nuk ka asnjë kufizim të tillë pasi 64 është shumëfish i 32 dhe 8. Në këto raste, çdo fjalë 64-bitësh shpaketohet ose në dy fjalë të dhënash 32-bit ose në tetë 8. -fjalët e të dhënave bit.
Read Channel 1 shpaketon fjalët e të dhënave 64-bit të lexuara nga DDR-SDRAM në fjalët e të dhënave dalëse 24-bit në grupe prej 48 fjalësh 64-bitësh, domethënë sa herë që 48 fjalë 64-bit janë të disponueshme në buferin e brendshëm të kanalit të lexuar 1, un-paketuesi fillon t'i shpaketojë ato për të dhënë të dhëna dalëse 24-bit. Nëse bajtët e kërkuar të të dhënave për t'u lexuar janë më pak se 48 fjalë 64-bitësh, paketuesi i zhbërjes aktivizohet vetëm pasi të dhënat e plota të lexohen nga DDR-SDRAM. Në tre kanalet e mbetura të lexuara, paketuesi fillon të dërgojë të dhëna të lexuara vetëm pasi numri i plotë i kërkuar i bajteve të lexohet nga DDR-SDRAM.
Kur një kanal leximi konfigurohet për gjerësinë e daljes 24-bit, adresa fillestare e leximit duhet të përafrohet me kufirin 24-bajtë. Kjo kërkohet për të përmbushur kufizimin që un-paketuesi shpaketon një grup prej tre fjalësh 64-bit për të prodhuar tetë fjalë dalëse 24-bit.
Të gjitha kanalet e leximit gjenerojnë daljen e leximit të kryer te masteri i jashtëm pasi bajtët e kërkuar i dërgohen masterit të jashtëm.
Në rastin e kanaleve të shkrimit, masteri i jashtëm duhet të futë të dhënat e kërkuara në kanalin e caktuar. Kanali i shkrimit merr të dhënat hyrëse dhe i paketon ato në fjalë 64-bit dhe i ruan në memorien e brendshme. Pasi të ruhen të dhënat e kërkuara, masteri i jashtëm duhet të sigurojë kërkesën e shkrimit së bashku me adresën fillestare dhe bajtet për të shkruar. Në sampMe këto hyrje, kanali i shkrimit pranon masterin e jashtëm. Pas kësaj, kanali gjeneron transaksionet e shkrimit AXI për të shkruar të dhënat e ruajtura në DDR-SDRAM. Të gjitha kanalet e shkrimit gjenerojnë daljen e kryerjes së shkrimit në masterin e jashtëm pasi bajtët e kërkuar të shkruhen në DDR-SDRAM. Pasi një kërkesë për shkrim i jepet çdo kanali shkrimi, të dhënat e reja nuk duhet të shkruhen në kanalin e shkrimit, derisa përfundimi aktual i transaksionit të tregohet me pohimin e wr_done_(x)_o
Kanalet e shkrimit 1 dhe 2 mund të konfigurohen si gjerësia e të dhënave 8-bit, 24-bit dhe 32-bit, e cila përcaktohet nga parametri i konfigurimit global g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH. Nëse ato janë konfiguruar si 24-bit, atëherë bajtët që do të shkruhen duhet të jenë shumëfish të tetë, pasi paketuesi i brendshëm paketon tetë fjalë të dhënash 24-bit për të gjeneruar tre fjalë të dhënash 64-bit. Por nëse ato janë konfiguruar si 8-bit ose 32-bit, nuk ka një kufizim të tillë.
Për një kanal 32-bit, duhet të lexohen të paktën dy fjalë 32-bitësh. Për një kanal 8-bitësh, duhet të lexohen fjalët minimale 8-bit, sepse nuk ka asnjë mbushje të ofruar nga moduli i arbitrazhit. Në të gjitha kanalet e leximit dhe shkrimit, thellësia e buferëve të brendshëm është shumëfish i gjerësisë horizontale të ekranit. Thellësia e brendshme e tamponit llogaritet si më poshtë:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION* g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH * g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Ku, X = Numri i kanalit
Gjerësia e brendshme e tamponit përcaktohet nga gjerësia e autobusit të të dhënave AXI, domethënë parametri i konfigurimit
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
12
Arbitri i DDR AXI
Gjerësia e brendshme e buferit përcaktohet nga gjerësia e autobusit të të dhënave AXI, domethënë parametri i konfigurimit g_AXI_DWIDTH.
Transaksionet e leximit dhe shkrimit të AXI kryhen sipas specifikimeve të ARM AMBA AXI. Madhësia e transaksionit për çdo transferim të të dhënave është fiksuar në 64-bit. Blloku gjeneron transaksione AXI me gjatësi fikse të shpërthimit prej 16 rrahjesh. Blloku gjithashtu kontrollon nëse ndonjë shpërthim i vetëm kalon kufirin e adresës AXI prej 4 KByte. Nëse një shpërthim i vetëm kalon kufirin 4 KByte, shpërthimi ndahet në 2 shpërthime në kufirin 4 KByte.
3.3
Parametrat e konfigurimit
Tabela e mëposhtme liston parametrat e konfigurimit të përdorur në zbatimin e harduerit të arbitrit DDR AXI. Këto janë parametra të përgjithshëm dhe mund të ndryshojnë në bazë të kërkesave të aplikimit.
Tabela 2 · Parametrat e konfigurimit
Emri g_AXI_AWIDTH g_AXI_DWIDTH g_RD_CHANNEL1_AXI_BUFF_AWIDTH
g_RD_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL3_AXI_BUFF_AWIDTH
g_RD_CHANNEL4_AXI_BUFF_AWIDTH
g_WR_CHANNEL1_AXI_BUFF_AWIDTH
g_WR_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL1_HORIZONTAL_RESOLUTION g_RD_CHANNEL2_HORIZONTAL_RESOLUTION g_RD_CHANNEL3_HORIZONTAL_RESOLUTION g_RD_CHANNEL4_HORIZONTAL_RESOLUTION g_WR_CHANNEL_RESOLUTION g_WR_CHANNEL_RESOLUTION G_WR_CHANNEL_HORIZONTAL_HORT _RESOLUTION g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_WR_CHANNEL_DATA_WIDTH WIDTH g_RD_CHANNEL3_BUFFER_LINE_STORAGE
Përshkrimi
Gjerësia e autobusit të adresës AXI
Gjerësia e autobusit të të dhënave AXI
Gjerësia e autobusit të adresës për buferin e brendshëm të lexuar të Kanalit 1, i cili ruan të dhënat e leximit të AXI.
Gjerësia e autobusit të adresës për buferin e brendshëm të lexuar të Kanalit 2, i cili ruan të dhënat e leximit të AXI.
Gjerësia e autobusit të adresës për buferin e brendshëm të lexuar të Kanalit 3, i cili ruan të dhënat e leximit të AXI.
Gjerësia e autobusit të adresës për buferin e brendshëm të lexuar të Kanalit 4, i cili ruan të dhënat e leximit të AXI.
Gjerësia e autobusit të adresës për buferin e brendshëm të shkrimit të Channel 1, i cili ruan të dhënat e shkrimit AXI.
Gjerësia e autobusit të adresës për buferin e brendshëm të shkrimit të Channel 2, i cili ruan të dhënat e shkrimit AXI.
Rezolucioni horizontal i shfaqjes së videos për leximin e Kanalit 1
Rezolucioni horizontal i shfaqjes së videos për leximin e Kanalit 2
Rezolucioni horizontal i shfaqjes së videos për leximin e Kanalit 3
Rezolucioni horizontal i shfaqjes së videos për leximin e Kanalit 4
Afishimi i videos me rezolucion horizontal për shkrimin e Kanalit 1
Afishimi i videos me rezolucion horizontal për shkrimin e Kanalit 2
Lexoni gjerësinë e bitit të daljes video të Kanalit 1
Lexoni gjerësinë e bitit të daljes video të Kanalit 2
Lexoni gjerësinë e bitit të daljes video të Kanalit 3
Lexoni gjerësinë e bitit të daljes video të Kanalit 4
Shkrimi i kanalit 1 video Gjerësia e bitit të hyrjes.
Shkrimi i kanalit 2 video Gjerësia e bitit të hyrjes.
Thellësia e tamponit të brendshëm për leximin e Kanalit 1 për sa i përket numrit të linjave horizontale të ekranit. Thellësia e tamponit është g_RD_CHANNEL1_HORIZONTAL_RESOLUTION * g_RD_CHANNEL1_VIDEO_DATA_WIDTH * g_RD_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
13
Arbitri i DDR AXI
3.4
Emri g_RD_CHANNEL2_BUFFER_LINE_STORAGE g_RD_CHANNEL3_BUFFER_LINE_STORAGE g_RD_CHANNEL4_BUFFER_LINE_STORAGE g_WR_CHANNEL1_BUFFER_LINE_STORAGE g_WR_CHANNEL2_BUFFER_LINE_S
Përshkrimi
Thellësia e tamponit të brendshëm për leximin e Kanalit 2 për sa i përket numrit të linjave horizontale të ekranit. Thellësia e tamponit është g_RD_CHANNEL2_HORIZONTAL_RESOLUTION * g_RD_CHANNEL2_VIDEO_DATA_WIDTH * g_RD_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Thellësia e tamponit të brendshëm për leximin e Kanalit 3 për sa i përket numrit të linjave horizontale të ekranit. Thellësia e tamponit është g_RD_CHANNEL3_HORIZONTAL_RESOLUTION * g_RD_CHANNEL3_VIDEO_DATA_WIDTH * g_RD_CHANNEL3_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Thellësia e tamponit të brendshëm për leximin e Kanalit 4 për sa i përket numrit të linjave horizontale të ekranit. Thellësia e tamponit është g_RD_CHANNEL4_HORIZONTAL_RESOLUTION * g_RD_CHANNEL4_VIDEO_DATA_WIDTH * g_RD_CHANNEL4_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Thellësia e tamponit të brendshëm për shkrimin e Kanalit 1 për sa i përket numrit të linjave horizontale të shfaqjes. Thellësia e tamponit është g_WR_CHANNEL1_HORIZONTAL_RESOLUTION * g_WR_CHANNEL1_VIDEO_DATA_WIDTH * g_WR_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Thellësia e tamponit të brendshëm për shkrimin e Kanalit 2 për sa i përket numrit të linjave horizontale të shfaqjes. Thellësia e tamponit është g_WR_CHANNEL2_HORIZONTAL_RESOLUTION * g_WR_CHANNEL2_VIDEO_DATA_WIDTH * g_WR_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Diagramet e kohës
Figura e mëposhtme tregon lidhjen e hyrjeve të kërkesës për leximin dhe shkrimin, adresën e memories fillestare, bajtët për të lexuar ose shkruar hyrjet nga masteri i jashtëm, konfirmimin e leximit ose shkrimit dhe rezultatet e përfundimit të leximit ose shkrimit të dhëna nga arbitri.
Figura 5 · Diagrami i kohës për sinjalet e përdorura në shkrim/lexim përmes ndërfaqes AXI
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
14
Arbitri i DDR AXI
Figura e mëposhtme tregon lidhjen midis hyrjes së të dhënave të shkrimit nga masteri i jashtëm së bashku me hyrjen e të dhënave të vlefshme për të dy kanalet e shkrimit. Figura 6 · Diagrami i kohës për shkrimin në hapësirën e brendshme
Figura e mëposhtme tregon lidhjen midis daljes së të dhënave të lexuara drejt masterit të jashtëm së bashku me daljen e të dhënave të vlefshme për të gjitha kanalet e lexuara 2, 3 dhe 4. Figura 7 · Diagrami i kohës për të dhënat e marra përmes arbitrit DDR AXI për kanalet e leximit 2, 3 , dhe 4
Figura e mëposhtme tregon lidhjen midis daljes së të dhënave të lexuara për Kanalin 1 të lexuar kur g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION është më i madh se 128 (në këtë rast = 256). Figura 8 · Diagrami i kohës për të dhënat e marra përmes DDR AXI Arbiter Read Channel 1 (më shumë se 128 bajt)
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
15
Arbitri i DDR AXI
Figura e mëposhtme tregon lidhjen midis daljes së të dhënave të lexuara për Kanalin 1 të lexuar kur g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION është më i vogël ose i barabartë me 128 (në këtë rast = 64). Figura 9 · Diagrami i kohës për të dhënat e marra përmes kanalit 1 të leximit të arbitrit DDR AXI (më pak ose e barabartë me 128 bajt)
3.5
Stol provë
Ofrohet një panel testimi për të kontrolluar funksionalitetin e bërthamës DDR Arbiter. Tabela e mëposhtme liston parametrat që mund të konfigurohen sipas aplikacionit.
Tabela 3 · Parametrat e konfigurimit të grupit të testit
Emri IMAGE_1_FILE_NAME IMAGE_2_FILE_NAME g_DATA_WIDTH GJERËSIA LARTËSIA
Përshkrimi Input file emri për imazhin që do të shkruhet nga kanali i shkrimit 1 Hyrja file emri për imazhin që do të shkruhet nga kanali i shkrimit 2 Gjerësia e të dhënave video të kanalit të leximit ose shkrimit Rezolucioni horizontal i figurës që do të shkruhet dhe lexohet nga kanalet e shkrimit dhe leximit Rezolucioni vertikal i figurës që do të shkruhet dhe lexohet nga shkrimi dhe leximi kanalet
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
16
Arbitri i DDR AXI
Hapat e mëposhtëm përshkruajnë se si testbench përdoret për të simuluar bërthamën përmes Libero SoC. 1. Në dritaren Design Flow, kliko me të djathtën Krijo SmartDesign dhe kliko Run për të krijuar një SmartDesign.
Figura 10 · Krijo SmartDesign
2. Futni emrin e dizajnit të ri si video_dma në kutinë e dialogut Krijo një SmartDesign të ri dhe klikoni OK. Krijohet një SmartDesign dhe një kanavacë shfaqet në të djathtë të panelit të Rrjedhës së Dizajnit.
Figura 11 · Emërtimi i SmartDesign
3. Në dritaren e Katalogut, zgjeroni Solutions-Video dhe tërhiqni dhe lëshoni SF2 DDR Memory Arbiter në kanavacën SmartDesign.
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
17
Arbitri i DDR AXI
Figura 12 · Arbitri i kujtesës DDR në Katalogun Libero SoC
Afishohet bërthama e arbitrazhit të kujtesës DDR, siç tregohet në figurën e mëposhtme. Klikoni dy herë në bërthamë për të konfiguruar arbitrin nëse kërkohet.
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
18
Arbitri i DDR AXI
Figura 13 · Bërthama e arbitrazhit të kujtesës DDR në kanavacën SmartDesign
4. Zgjidhni të gjitha portat e bërthamës dhe kliko me të djathtën dhe më pas kliko Promote to Top Level, siç tregohet në
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
19
Arbitri i DDR AXI
4. Zgjidhni të gjitha portat e bërthamës dhe kliko me të djathtën dhe më pas kliko Promote to Top Level, siç tregohet në figurën e mëposhtme. Figura 14 · Promovimi në opsionin e nivelit të lartë
Sigurohuni që të promovoni të gjitha portet në nivelin më të lartë përpara se të klikoni ikonën e komponentit të gjenerimit në shiritin e veglave.
5. Klikoni ikonën Generate Component në shiritin e veglave SmartDesign, siç tregohet në figurën e mëposhtme.
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
20
Arbitri i DDR AXI
5. Klikoni ikonën Generate Component në shiritin e veglave SmartDesign, siç tregohet në figurën e mëposhtme. Komponenti SmartDesign është krijuar. Figura 15 · Gjeneroni komponentin
6. Shkoni te View > Windows > Files. Të Fileshfaqet kutia e dialogut. 7. Klikoni me të djathtën në dosjen e simulimit dhe klikoni Import Files, siç tregohet në figurën e mëposhtme.
Figura 16 · Importi File
8. Për të importuar stimulin e imazhit file, navigoni dhe importoni një nga sa vijon files dhe klikoni Open.
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
21
Arbitri i DDR AXI
8. Për të importuar stimulin e imazhit file, navigoni dhe importoni një nga sa vijon files dhe klikoni Open. a. Një sample RGB_in.txt file është pajisur me panelin e provës në rrugën e mëposhtme:
..komponenti i emrit të projektitMicrosemiSolutionCore ddr_memory_arbiter 2.0.0Stimulus
Për të importuar sample imazhin e hyrjes së stolit të testimit, shfletoni te sampimazhin e hyrjes në testbench file, dhe klikoni Open, siç tregohet në figurën e mëposhtme. Figura 17 · Input Image File Përzgjedhja
b. Për të importuar një imazh tjetër, shfletoni te dosja që përmban imazhin e dëshiruar file, dhe klikoni Open. Stimulimi i imazhit të importuar file është renditur në drejtorinë e simulimit, siç tregohet në figurën e mëposhtme. Figura 18 · Input Image File në Drejtorinë e Simulimeve
9. Importoni ddr BFM files. Dy files të cilat janë ekuivalente me
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
dhe
22
Arbitri i DDR AXI
9. Importoni ddr BFM files. Dy files që janë ekuivalente me DDR BFM — ddr3.v dhe ddr3_parameters.v ofrohen me panelin e testimit në shtegun e mëposhtëm: ..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus. Klikoni me të djathtën në dosjen e stimulit dhe zgjidhni Import Files, dhe më pas zgjidhni BFM-në e lartpërmendur files. DDR BFM e importuar files janë renditur nën stimul, siç tregohet në figurën e mëposhtme. Figura 19 · I importuar File
10. Shkoni te File > Importi > Të tjera. Importi Fileshfaqet kutia e dialogut. Figura 20 · Import Testbench File
11. Importoni komponentin testbench dhe MSS files (top_tb.cxf, mss_top_sb_MSS.cxf, mss_top.cxf dhe mss
..komponenti_emrit të projektitMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
23
11.
Arbitri i DDR AXI
Figura 21 · Importoni Testbench dhe Komponenti MSS Files
Figura 22 · top_tb Krijuar
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
24
Arbitri i DDR AXI
3.5.1
Simulimi i MSS SmartDesign
Udhëzimet e mëposhtme përshkruajnë se si të simuloni MSS SmartDesign:
1. Klikoni skedën Hierarkia e Dizajnit dhe zgjidhni Komponentin nga lista rënëse e shfaqjes. Shfaqet MSS SmartDesign i importuar.
2. Klikoni me të djathtën mss_top nën Work dhe klikoni Open Component, siç tregohet në figurën e mëposhtme. Shfaqet komponenti mss_top_sb_0.
Figura 23 · Komponenti i hapur
3. Klikoni me të djathtën mbi komponentin mss_top_sb_0 dhe klikoni Configure, siç tregohet në figurën e mëposhtme.
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
25
Arbitri i DDR AXI
3. Klikoni me të djathtën mbi komponentin mss_top_sb_0 dhe klikoni Configure, siç tregohet në figurën e mëposhtme. Figura 24 · Konfiguro komponentin
Shfaqet dritarja MSS Configuration, siç tregohet në figurën e mëposhtme. Figura 25 · Dritarja e konfigurimit MSS
4. Klikoni Next nëpër të gjitha skedat e konfigurimit, siç tregohet në imazhin e mëposhtëm.
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
26
Arbitri i DDR AXI
4. Klikoni Next nëpër të gjitha skedat e konfigurimit, siç tregohet në imazhin e mëposhtëm. Figura 26 · Skedat e konfigurimit
MSS konfigurohet pasi të konfigurohet skeda Ndërprerje. Figura e mëposhtme tregon përparimin e konfigurimit MSS. Figura 27 · Dritarja e konfigurimit MSS pas konfigurimit
5. Klikoni Next pasi të përfundojë konfigurimi. Shfaqet dritarja Memory Map, siç tregohet në figurën e mëposhtme.
Figura 28 · Harta e memories
6. Klikoni Finish.
7. Klikoni Generate Component nga shiriti i veglave SmartDesign për të gjeneruar MSS, siç tregohet në
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
27
Arbitri i DDR AXI
7. Klikoni Generate Component nga shiriti i veglave SmartDesign për të gjeneruar MSS, siç tregohet në figurën e mëposhtme. Figura 29 · Gjeneroni komponentin
8. Në dritaren Design Hierarchy, kliko me të djathtën mss_top nën Work dhe kliko Set As Root, siç tregohet në figurën e mëposhtme. Figura 30 · Cakto MSS si Root
9. Në dritaren "Rrjedha e dizajnit", zgjeroni "Verifikimi i dizajnit të para-sintetizuar" nën "Krijo dizajn", kliko me të djathtën
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
28
Arbitri i DDR AXI
9. Në dritaren Design Flow, zgjeroni Verify Pre-sinthesized Design nën Create Design, kliko me të djathtën Simulate dhe kliko Open Interactively. Ai simulon MSS. Figura 31 · Simuloni dizajnin e para-sintetizuar
10. Klikoni Jo nëse shfaqet një mesazh alarmi për të lidhur stimulin Testbench me MSS. 11. Mbyllni dritaren Modelsim pasi të ketë përfunduar simulimi.
Figura 32 · Dritarja e simulimit
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
29
Arbitri i DDR AXI
3.5.2
Simulimi i panelit të testimit
Udhëzimet e mëposhtme përshkruajnë se si të simuloni testbench:
1. Zgjidhni top_tb SmartDesign Testbench dhe klikoni Generate Component nga shiriti i veglave SmartDesign për të gjeneruar panelin e testimit, siç tregohet në figurën e mëposhtme.
Figura 33 · Gjenerimi i një komponenti
2. Në dritaren e Hierarkisë Stimulus, kliko me të djathtën top_tb (top_tb.v) testbench file dhe klikoni Vendos si stimul aktiv. Stimuli aktivizohet për top_tb testbench file.
3. Në dritaren e Hierarkisë Stimulus, kliko me të djathtën top_tb (
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
) panel testimi file dhe klikoni Open
30
Arbitri i DDR AXI
3. Në dritaren e Hierarkisë Stimulus, kliko me të djathtën top_tb (top_tb.v) testbench file dhe klikoni Open Interactively nga Simulate Pre-Synth Design. Kjo simulon bërthamën për një kornizë. Figura 34 · Simulimi i projektimit të para-sintezës
4. Nëse simulimi ndërpritet për shkak të limitit të kohës së funksionimit në DO file, përdorni komandën run-all për të përfunduar simulimin. Pasi të përfundojë simulimi, lundroni te View > Files > simulim për view imazhi i daljes së stolit të provës file në dosjen e simulimit.
Prodhimi i simulimit ekuivalent i tekstit të një kornize të imazhit, ruhet në tekstin Read_out_rd_ch(x).txt file në varësi të kanalit të lexuar të përdorur. Kjo mund të konvertohet në një imazh dhe të krahasohet me imazhin origjinal.
3.6
Shfrytëzimi i Burimeve
Blloku DDR Arbiter është implementuar në një FPGA M2S150T SmartFusion®2 System-on-Chip (SoC) në
paketa FC1152) dhe PolarFire FPGA (paketë MPF300TS_ES – 1FCG1152E).
Tabela 4 · Përdorimi i burimeve për arbitrin DDR AXI
DFF-të e burimeve LUT me 4 hyrje MACC RAM1Kx18
Përdorimi 2992 4493 0 20
(Për:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION = 1280
g_RD_CHANNEL(X)_BUFFER_LINE_RUAJTJA = 1
g_WR_CHANNEL(X)_BUFFER_LINE_RUAJTJA = 1
g_AXI_DWIDTH = 64
g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH = 24
RAM 64x18
g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH = 32) 0
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
31
Arbitri i DDR AXI
Microsemi Corporate Headquarters One Enterprise, Aliso Viejo, CA 92656 USA Brenda SHBA: +1 800-713-4113 Jashtë SHBA: +1 949-380-6100 Faks: +1 949-215-4996 Email: sales.support@microsemi.com www.microsemi.com
© 2018 Microsemi Corporation. Të gjitha të drejtat e rezervuara. Microsemi dhe logoja Microsemi janë marka tregtare të Microsemi Corporation. Të gjitha markat e tjera tregtare dhe markat e shërbimit janë pronë e pronarëve të tyre përkatës.
Microsemi nuk jep asnjë garanci, përfaqësim ose garanci në lidhje me informacionin e përfshirë këtu ose përshtatshmërinë e produkteve dhe shërbimeve të saj për ndonjë qëllim të veçantë, dhe as Microsemi nuk merr përsipër ndonjë përgjegjësi që lind nga aplikimi ose përdorimi i ndonjë produkti ose qarku. Produktet e shitura më poshtë dhe çdo produkt tjetër i shitur nga Microsemi i janë nënshtruar testimit të kufizuar dhe nuk duhet të përdoren në lidhje me pajisjet ose aplikacionet kritike për misionin. Çdo specifikim i performancës besohet të jetë i besueshëm, por nuk verifikohet, dhe Blerësi duhet të kryejë dhe të kryejë të gjitha testimet e performancës dhe të tjera të produkteve, vetëm dhe së bashku me, ose të instaluar në, çdo produkt përfundimtar. Blerësi nuk do të mbështetet në asnjë të dhënë dhe specifikim të performancës ose parametër të ofruar nga Microsemi. Është përgjegjësi e blerësit të përcaktojë në mënyrë të pavarur përshtatshmërinë e çdo produkti dhe të testojë dhe verifikojë të njëjtën gjë. Informacioni i dhënë nga Microsemi më poshtë jepet "siç është, ku është" dhe me të gjitha gabimet, dhe i gjithë rreziku që lidhet me një informacion të tillë është tërësisht tek Blerësi. Microsemi nuk i jep, në mënyrë eksplicite ose të nënkuptuar, asnjë pale asnjë të drejtë patente, licencë ose ndonjë të drejtë tjetër të IP, qoftë në lidhje me vetë informacionin e tillë apo çdo gjë të përshkruar nga ky informacion. Informacioni i dhënë në këtë dokument është në pronësi të Microsemi dhe Microsemi rezervon të drejtën të bëjë çdo ndryshim në informacionin në këtë dokument ose në çdo produkt dhe shërbim në çdo kohë pa paralajmërim.
Microsemi Corporation (Nasdaq: MSCC) ofron një portofol gjithëpërfshirës të zgjidhjeve gjysmëpërçuese dhe sistemore për hapësirën ajrore dhe mbrojtjen, komunikimet, qendrat e të dhënave dhe tregjet industriale. Produktet përfshijnë qarqe të integruara analoge me sinjal të përzier me performancë të lartë dhe të ngurtësuar nga rrezatimi, FPGA, SoC dhe ASIC; produkte të menaxhimit të energjisë; pajisjet e kohës dhe sinkronizimit dhe zgjidhjet e sakta kohore, duke vendosur standardet botërore për kohën; pajisje për përpunimin e zërit; Zgjidhje RF; komponente diskrete; zgjidhje për ruajtjen dhe komunikimin e ndërmarrjeve; teknologjitë e sigurisë dhe anti-t i shkallëzuaramper produkte; zgjidhje Ethernet; IC-të dhe hapësirat e mesit me fuqi mbi Ethernet; si dhe aftësitë dhe shërbimet e dizajnit me porosi. Microsemi ka selinë në Aliso Viejo, Kaliforni, dhe ka rreth 4,800 punonjës në mbarë botën. Mësoni më shumë në www.microsemi.com.
50200644
UG0644 Udhëzuesi i përdoruesit Rishikimi 5.0
32
Dokumentet / Burimet
 |
Mikroçipi UG0644 DDR AXI Arbiter [pdfUdhëzuesi i përdoruesit UG0644 DDR AXI Arbiter, UG0644, DDR AXI Arbiter, AXI Arbiter |
