intel AN 776 UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین Example

د UHD HDMI 2.0 ویډیو فارمیټ تبادلې ډیزاین په اړه Example

د الټرا لوړ تعریف (UHD) HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین پخوانیample د Intel HDMI 2.0 ویډیو ارتباط IP د ویډیو پروسس پایپ لاین سره مدغم کوي د Intel® FPGA IP پراساس د Intel ویډیو او عکس پروسس کولو سویټ څخه.
ډیزاین د لوړ کیفیت اندازه کول ، د رنګ ځای تبادله ، او د ویډیو جریانونو لپاره د فریم نرخ تبادله وړاندې کوي تر 4K پورې په هر ثانیه کې 60 چوکاټونو کې. ډیزاین خورا د سافټویر او هارډویر ترتیب وړ دی، د چټک سیسټم ترتیب او بیا ډیزاین وړ کوي. ډیزاین د Intel Arria® 10 وسیلې په نښه کوي او د Intel Quartus® Prime Design Suite کې د ویډیو او عکس پروسس کولو سویټ څخه وروستي 4K چمتو IP کاروي.

اړوند معلومات
د Intel HDMI IP اصلي کارونکي لارښود

د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین Exampد ځانګړنو

داخلول:

• د HDMI 2.0 ارتباط د 720 × 480 څخه تر 3840 × 2160 ریزولوشن پورې په هر فریم نرخ کې تر 60 fps پورې او په شمول ملاتړ کوي.
• د ګرم پلګ ملاتړ داخل کړئ.
• په ان پټ کې د RGB او YCbCr (4:4:4، 4:2:2 او 4:2:0) رنګ فارمیټونو ملاتړ کوي.
• په هر رنګ کې په 8 او 10 بټونو کې ان پټ ملاتړ کوي
• سافټویر په اوتومات ډول د ان پټ فارمیټ کشف کوي او د پروسس پایپ لاین په مناسب ډول تنظیموي.

محصول:

• د HDMI 2.0 ارتباط د 1080p، 1080i یا 2160p ریزولوشن لپاره په 60 fps، یا 2160p په 30 fps کې د انتخاب وړ
• د هاټ پلګ ملاتړ تولید کړئ
• DIP سویچونه د اړتیا وړ محصول رنګ فارمیټ RGB ته تنظیموي، YCbCr-4:4:4 یا YCbCr-4:2:2، یا YCbCr 4:2:0)
• د DIP سویچونه محصول په هر رنګ کې 8 یا 10 بټونو ته تنظیموي

د واحد 10-bit RGB پروسس پایپ لاین د سافټویر ترتیب وړ اندازه کولو او د چوکاټ نرخ تبادلې سره:

• 12 د Lanczos down-scaler tap
• 16 پړاو، 4 ټایپ Lanczos up-scaler
• درې اړخیز بفر ویډیو فریم بفر د فریم نرخ تبادله چمتو کوي
• د الفا مخلوط سره مکسر د OSD آیکون پوښښ ته اجازه ورکوي

اړوند معلومات

• د Avalon انٹرفیس مشخصات
  د Avalon حافظې نقشه شوي او د Avalon سټیمینګ انٹرفیسونو په اړه معلومات
• د ویډیو او عکس پروسس کولو سویټ کارن لارښود
  د Avalon سټیمینګ ویډیو انٹرفیس په اړه معلومات
• AN 556: په Intel FPGAs کې د ډیزاین امنیتي ځانګړتیاو کارول

د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین Exampپیل کول

• د UHD HDMI 2.0 ویډیو فارمیټ تبادلې ډیزاین لپاره د هارډویر او سافټویر اړتیاوېampپه 5 پا pageه کې
• د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین ډاونلوډ او نصب کول Exampپه 6 پا pageه کې
• د Intel Arria 10 FPGA پراختیایی بورډ په 6 پاڼه کې تنظیم کول
• د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین تنظیم کول Exampپه 9 پا pageه کې
• د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین تنظیم کول Exampپه 9 پاڼه کې د Eclipse لپاره د Nios II سافټویر اوزار سره
• د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین چلول Exampد هارډویر په 11 پاڼه کې

د UHD HDMI 2.0 ویډیو فارمیټ تبادلې ډیزاین لپاره د هارډویر او سافټویر اړتیاوېample

ډیزاین لاندې هارډویر ته اړتیا لري:

• Intel Arria 10 GX FPGA پراختیایی کټ
• Bitec HDMI 2.0 FMC لور کارت، بیاکتنه 11
• د HDMI 2.0 سرچینه چې تر 3840x2160p60 RGB او YCbCr نه کوډ شوي ویډیو تولیدوي
• د HDMI 2.0 سنک چې تر 3840x2160p60 RGB او YCbCr ویډیو ښیې
• Intel د VESA تصدیق شوي HDMI 2.0 کیبلونه وړاندیز کوي

ډیزاین لاندې سافټویر ته اړتیا لري:

• وینډوز او لینوکس OS
• د Intel Quartus Prime Design Suite v20.4 چې پکې شامل دي:
  • د Intel Quartus Prime Pro Edition
  • د پلیټ فارم ډیزاینر
  • Nios® II EDS
  • د Intel FPGA IP کتابتون (د ویډیو او عکس پروسس کولو سویټ په شمول)

اړوند معلومات

• Arria 10 GX FPGA پراختیایی کټ
• د Bitec HDMI FMC لور کارت

د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین ډاونلوډ او نصب کول Example

1. پروژه ډاونلوډ کړئ file udx10_hdmi_204.zip د Intel سرچینې او ډیزاین مرکز څخه.
2. د .zip آرشیف مینځپانګې استخراج کړئ.
   لارښود د Intel Quartus Prime top.qsf او top.qpf لري files او نور ټول fileد ډیزاین لپاره.

اړوند معلومات
د Intel سرچینې او ډیزاین مرکز

نصب کول Fileد UHD HDMI 2.0 ویډیو فارمیټ تبادلې ډیزاین Example

جدول 1.Files او لارښودونه

File یا د لارښود نوم	تفصیل
ip	د IP مثال لري fileپه ډیزاین کې د ټولو Intel FPGA IP لپاره. د IP مثالونو په شمول: • د HDMI کور (لیږدول او ترلاسه کول) • یو PLL چې د ډیزاین په پورتنۍ سطح کې ساعتونه تولیدوي • د پروسس پایپ لاین لپاره د پلیټ فارم ډیزاینر سیسټم کې ټول IPs.
ماسټر_انځور	په کې شامل دي pre_compiled.sof – یو مخکی جوړ شوی بورډ پروګرامینګ file د ډیزاین لپاره.
non_acds_ip	پدې ډیزاین کې د اضافي IP لپاره سرچینې کوډ لري چې د Intel Quartus Prime Design Suite پکې شامل ندي: • د آیکون جنریټر لپاره سرچینه • یو بیا تنظیمونکی ترکیب • د انٹرفیس اجزا د HDMI او کلاک شوي ویډیو IPs ترمینځ مستقیم ارتباط ته اجازه ورکوي.
sdc	یو SDC لري file چې د دې ډیزاین لخوا اړین اضافي وخت محدودیتونه تشریح کوي چې د SDC لخوا نه اداره کیږي files په اتوماتيک ډول د IP مثالونو سره شامل دي.
سافټویر	د سرچینې کوډ، کتابتونونه، او د سافټویر لپاره سکریپټونه جوړ کړي چې د ډیزاین د لوړې کچې فعالیت کنټرول کولو لپاره په سرایت شوي Nios II پروسیسر کې پرمخ ځي.
non_acds_ip.ipx	دا .ipx file د پلیټ فارم ډیزاینر ته په non_acds_ip لارښود کې ټول IP اعلانوي نو دا د IP کتابتون کې څرګندیږي
pre_compile_flow.tcl	د Tcl سکریپټ چې د Intel Quartus پروژه د اړین جوړونې مرحلې اتومات کولو لپاره د تالیف کولو دمخه کاروي
README.txt	د ډیزاین جوړولو او چلولو لپاره لنډ لارښوونې
top.qpf	د Intel Quartus Prime پروژه file د ډیزاین لپاره
top.qsf	د Intel Quartus Prime پروژې ترتیبات file د ډیزاین لپاره. دا file ټول لیست کوي fileد ډیزاین، د پن دندې، او د پروژې نور ترتیباتو جوړولو لپاره اړین دي.
پورته	د لوړ پوړ ویریلوګ HDL file د ډیزاین لپاره.
udx10_hdmi.qsys	د پلیټ فارم ډیزاینر سیسټم چې د ویډیو پروسس کولو پایپ لاین او د Nios II پروسیسر او د هغې پراته لري.

د Intel Arria 10 FPGA پراختیایی بورډ تنظیم کول
د UHD ویډیو فارمیټ تبادلې ډیزاین چلولو لپاره ExampLe:

1. د Bitec HDMI 2.0 FMC کارت د FMC پورټ A په کارولو سره د Intel Arria 10 GX FPGA پراختیایی بورډ ته فټ کړئ.
2. ډاډ ترلاسه کړئ چې د بریښنا سویچ (SW1) بند دی، بیا د بریښنا نښلونکی وصل کړئ.
3. د USB Blaster II ډاونلوډ کیبل خپل کمپیوټر او د Intel Arria 3 GX FPGA پراختیایی بورډ کې د مایکرو یو ایس بی نښلونکي (J10) سره وصل کړئ.
4. د HDMI ویډیو سرچینې او د Bitec HDMI 2.0 FMC کارت Rx پورټ ترمینځ د HDMI 2.0 کیبل ضمیمه کړئ او ډاډ ترلاسه کړئ چې سرچینه فعاله ده.
5. د Bitec HDMI 2.0 FMC کارت د HDMI نندارې او Tx پورټ ترمنځ د HDMI 2.0 کیبل ضمیمه کړئ او ډاډ ترلاسه کړئ چې نندارتون فعال دی.
6. د SW1 په کارولو سره بورډ چالان کړئ

د بورډ حالت څراغونه، د DIP سویچونه، او پش بټن

د Intel Arria 10 GX FPGA پراختیایی بورډ اته حالت څراغونه لري، چې هر یو یې سور او شنه LEDs لري، او درې پش بټنونه چې د Intel Arria 10 UHD ډیزاین کاروي.
شکل 1. د بورډ حالت څراغونو موقعیت، د ډیپ سویچونو، او پش بټن

شکل 2. د وضعیت څراغونه
پداسې حال کې چې ډیزاین د Intel Arria 10 GX FPGA پراختیایی بورډ کې روان دی، د بورډ وضعیت څراغونه د سیسټم اوسنی حالت څرګندوي. د هر حالت رڼا موقعیت یو ګډ سور او شنه LED لري.

 

LED	تفصیل
شنه LEDs
0	HDMI Rx IO PLL تړل شوی
1	HDMI Rx چمتو دی
ادامه…

LED	تفصیل
2	HDMI Rx تړل شوی
3	HDMI Rx اوورونهample
4	HDMI Tx IO PLL تړل شوی
5	HDMI Tx چمتو دی
6	HDMI Tx PLL تړل شوی
7	HDMI Tx اوورونهample
سور LEDs
0	د DDR4 EMIF کیلیبریشن په پرمختګ کې دی
1	د DDR4 EMIF کیلیبریشن ناکام شو
7:2	بې کاره.

جدول 3. تڼۍ فشار کړئ

پشبټون	تفصیل
PB0	د محصول ښودنې په پورتنۍ ښیې کونج کې د Intel آیکون ښودنه کنټرولوي. په پیل کې د آیکون ښودنه فعاله شوې. د PB0 فشارول د آیکون ښودلو لپاره فعال کول بدلوي.
PB1	د ډیزاین اندازه کولو حالت کنټرولوي. کله چې منبع یا سینک ګرم وي، ډیزاین د دې لپاره ډیزاین کیږي: • د پاس ترو موډ که چیرې د ان پټ ریزولوشن د آوټ پټ ریزولوشن څخه کم یا مساوي وي • د ښکته کچې حالت که چیرې د ان پټ ریزولوشن د آوټ پوټ ریزولوشن څخه لوی وي هرکله چې تاسو PB1 فشار ورکړئ ډیزاین راتلونکي پیمانه موډ ته بدلیږي (پاس تھرو> پورته ، پورته> ښکته ، ښکته> پاسترو). .
PB2	بې کاره

جدول 4. د DIP سویچونه
د کارونکي DIP سویچ د اختیاري Nios II ټرمینل چاپ کنټرول کنټرولوي او د HDMI TX له لارې پرمخ وړل شوي ویډیو فارمیټ لپاره تنظیمات. د DIP سویچونه له 1 څخه تر 8 پورې (نه له 0 څخه تر 7 پورې) شمیرل کیږي ترڅو د سویچ برخې کې چاپ شوي شمیرې سره سمون ومومي. د هر سویچ د فعالولو لپاره، سپین سویچ د LCD په لور حرکت وکړئ او په تخته کې د کارونکي LEDs څخه لرې کړئ.

بدلول	موقف	سویچ	موقف	فعالیت
1	–	–	–	د Nios II ترمینل چاپ کول فعالوي کله چې په ON ټاکل کیږي
2	بندول او روښانول	–	–	د هر رنګ محصول بټونه تنظیم کړئ: 8 بټ 10 بټ
4	ګل دی	3	له بنده	د محصول رنګ ځای او s ترتیب کړئampلینګ: RGB 4:4:4 YCbCr 4:4:4 YCbCr 4:2:2 YCbCr 4:2:0
6	ګل دی	5	له بنده	د محصول ریزولوشن او د چوکاټ نرخ تنظیم کړئ. 4K60 4K30 1080p60 1080i60
8:7	–	–	–	بې کاره

د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین تنظیم کول Example

انټیل د مخکې جوړ شوي بورډ برنامه هم چمتو کوي file precompiled.sof د پروژې د یوې برخې په توګه file په master_image لارښود کې، نو تاسو کولی شئ د بشپړ تالیف چلولو پرته ډیزاین پرمخ بوځي.
مرحلې تاسو ته ښیې چې څنګه ډیزاین تالیف کړئ ، مګر د Intel Quartus پروژه کې د Tcl سکریپټ شامل دی چې له 2 څخه تر 6 پورې مرحلې اتومات کوي ، نو تاسو کولی شئ دا مرحله پریږدئ. Intel د ډیزاین تالیف کولو لپاره ټول مرحلې شاملې دي نو تاسو پوهیږئ چې ډیزاین څنګه راټول شوی.

1. د Intel Quartus Prime سافټویر کې، پروژه پرانیزئ file top.qpf.
2. 2. کلیک وکړئ File ➤ ip/hdmi_subsys/hdmi_subsys.ip خلاص او غوره کړئ.
   د HDMI IP لپاره د پیرامیر پیرامیټر مدیر GUI خلاصیږي ، په ډیزاین کې د HDMI مثال لپاره پیرامیټونه ښیې.
3. کلیک پیدا کړئ Exampډیزاین (نه تولید کول).
4. کله چې نسل بشپړ شي، د پیرامیټر مدیر وتړئ.
5. په وسیلو کلیک وکړئ ➤ د پلیټ فارم ډیزاینر خلاصولو لپاره پلیټ فارم ډیزاینر.
   • a. د پلیټ فارم ډیزاینر سیسټم اختیار لپاره udx10_hdmi.qsys غوره کړئ او خلاص کلیک وکړئ
   • b. Review د ویډیو پروسس کولو پایپ لاین.
   • c. د سیسټم رامینځته کولو لپاره ، کلیک وکړئ HDL پیدا کړئ…
   • d. د نسل په کړکۍ کې، د ټاکل شوي نسل اهدافو لپاره د پاکو محصول لارښودونه فعال کړئ.
   • e. په تولید کلیک وکړئ.
6. په ټرمینل کې، سافټویر/سکریپټ ته لاړ شئ او د شیل سکریپټ build_sw.sh چل کړئ. سافټویر د ډیزاین لپاره د Nios II سافټویر جوړوي، دواړه vip_control.elf جوړوي file چې تاسو کولی شئ د منډو په وخت کې بورډ ته ډاونلوډ کړئ، او .hex file چې د بورډ پروګرامینګ ته تالیف کوي .sof file.
7. په پروسس کولو کلیک وکړئ ➤ تالیف پیل کړئ.
   تالیف د top.sof جوړوي file په محصول کې_files لارښود.

اړوند معلومات
د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین ډاونلوډ او نصب کول

د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین تنظیم کول Exampد Eclipse لپاره د Nios II سافټویر وسیلو سره

په ډیزاین کې د شیل سکریپټ شامل دی file (/software/script/script_build_sw.sh) تاسو سره د ډیزاین لپاره د Nios II سافټویر کوډ په چټکۍ سره جوړولو کې مرسته کوي. سکریپټ تاسو ته اجازه درکوي چې ژر تر ژره برنامه تولید کړئ fileد Nios II پروسیسر لپاره. په هرصورت، دا یو کاري ځای نه جوړوي چې د سافټویر کوډ متقابل ډیبګ کولو ته اجازه ورکوي.
تاسو کولی شئ د ډیزاین سافټویر تالیف کولو لپاره مرحلې تعقیب کړئ ، کوم چې تاسو ته اجازه درکوي ډیزاین ډیبګ کړئ. یا تاسو کولی شئ د Intel لخوا چمتو شوی سکریپټ چل کړئ. د سکریپټ چلولو لپاره:

1. په وینډوز اکسپلورر کې، ته لاړ شئ / سافټویر / سکریپټ لارښود د ټولو اړین سافټویر سره files.
2. د سکریپټ لارښود څخه په ټرمینل کې د شیل سکریپټ build_sw.sh چل کړئ، کوم چې د vip_control ډایرکټر کې د اجرا وړ vip_control.elf تولیدوي.
   یادونه: دا سکریپټ بیا لیکل کیږي files د vip_control لارښود کې. هره سرچینه ایډیټ کړئ fileیوازې د vip_control_src لارښود کې.

ګامونه:

1. د نصب شوي پروژې لارښود کې ، یو نوی فولډر رامینځته کړئ او ورته د کاري ځای نوم ورکړئ.
2. د Intel Quartus Prime سافټویر کې، په Tools ➤ Nios II Software Build Tools for Eclipse ➤ کلیک وکړئ.
   1. a. د کاري ځای لانچر کړکۍ کې، د کار ځای غوره کړئ.
   2. b. په OK کلیک وکړئ.
3. په Nios II - Eclipse کړکۍ کې، کلیک وکړئ File ➤ نوی ➤ Nios II غوښتنلیک او BSP د ټیمپلیټ څخه.
   د ټیمپلیټ ډیالوګ بکس څخه د Nios II غوښتنلیک او BSP ښکاري.
   • a. د SOPC معلوماتو کې File بکس، udx10_hdmi/ udx10_hdmi.sopcinfo غوره کړئ file.
     د Eclipse لپاره Nios II SBT د .sopcinfo څخه د پروسیسر نوم سره د CPU نوم ډکوي. file..
   • b. د پروژې نوم بکس کې، vip_control ټایپ کړئ.
   • c. د ټیمپلیټ لیست څخه خالي پروژه غوره کړئ او بیا وروسته کلیک وکړئ.
   • d. د پروژې نوم vip_control_bsp سره د غوښتنلیک پروژې ټیمپلیټ پراساس د نوي BSP پروژه رامینځته کول غوره کړئ او د ډیفالټ موقعیت کارول فعال کړئ.
   • e. د .sopcinfo پر بنسټ د غوښتنلیک او BSP د جوړولو لپاره په پای کلیک وکړئ file.
     وروسته له دې چې BSP تولید کړي، vip_control او vip_control_bsp پروژې د پروژې اکسپلورر ټب کې څرګندیږي.
4. په وینډوز اکسپلورر کې، د سافټویر/vip_control_src ډایرکټر منځپانګې سافټویر/vip_control ډایرکټر ته کاپي کړئ.
5. د Nios II - Eclipse کړکۍ د پروژې اکسپلورر ټب کې، په ښي کلیک وکړئ
   vip_control_bsp فولډر او د Nios II غوره کړئ ➤ BSP ایډیټور ...
   • a. د sys_clk_timer لپاره د ډراپ-ډاون مینو څخه هیڅ نه غوره کړئ
   • b. د وخت لپاره د ډراپ-ډاون مینو څخه cpu_timer غوره کړئamp_ ټايمر
   • c. فعال_small_c_library فعال کړئ
   • d. په تولید کلیک وکړئ.
   • e. کله چې نسل بشپړ شي، په وتلو کلیک وکړئ
6. پروژه غوره کړئ ➤ ټول جوړ کړئ د تولید لپاره file vip_control.elf په سافټویر/vip_control لارښود کې.
7. mem_init جوړ کړئ file د Intel Quartus Prime تالیف لپاره:
   • a. د پروژې اکسپلورر کړکۍ کې په vip_control باندې ښي کلیک وکړئ.
   • b. وټاکئ هدفونه جوړ کړئ ➤ جوړ کړئ…
   • c. mem_init_generate غوره کړئ او جوړ کلیک وکړئ.
     د Intel Quartus Prime سافټویر تولیدوي
     udx10_hdmi_onchip_memory2_0_onchip_memory2_0.hex file په سافټویر/vip_control/mem_init لارښود کې
8. د ډیزاین سره چې دمخه په تړل شوي بورډ کې روان وي ، چل کړئ
   vip_control.elf پروګرام کول file د Eclipse ساختمان لخوا رامینځته شوی
   • a. د Nios II - Eclipse کړکۍ د پروژې اکسپلورر ټب کې د vip_control فولډر کې ښیې کلیک وکړئ.
   • b. د ➤ Nios II هارډویر په توګه چلول غوره کړئ.
     که تاسو د Nios II ترمینل کړکۍ دمخه خلاصې لرئ ، نو د نوي سافټویر ډاونلوډ کولو هڅه کولو دمخه یې وتړئ.

اړوند معلومات
د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین ډاونلوډ او نصب کول Example

د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین چلول Exampپه هارډویر کې

د Intel Arria 10 GX FPGA پراختیایی کټ ته د ډیزاین لپاره ترتیب شوی .sof ډاونلوډ کړئ او ډیزاین پرمخ وړئ.

1. د Intel Quartus Prime سافټویر کې، Tools ➤ Programmer کلیک وکړئ.
2. د پروګرامر کړکۍ کې، د J سکین کولو لپاره په اتوماتیک کشف کلیک وکړئTAG زنځیر او وصل شوي وسایل کشف کړئ.
   که یوه پاپ اپ کړکۍ د پیغام سره ښکاره شي ایا تاسو غواړئ د پروګرامر وسیله لیست تازه کړئ، هو کلیک وکړئ.
3. د وسیلې په لیست کې ، د 10AX115S2F45 لیبل شوي قطار غوره کړئ او په بدلون کلیک وکړئ File… بیا:
   • a. د ډیزاین سره د مخکینۍ جوړ شوي .sof کارولو لپاره، د ماسټر_امیج لارښود کې .sof غوره کړئ.
   • b. د خپل تالیف شوي .sof کارولو لپاره ، په محصول کې .sof غوره کړئ_files لارښود.
4. په 10AX115S2F45 قطار کې برنامه / ترتیب کړئ.
5. په پیل کلیک وکړئ.
   کله چې پروګرامر بشپړ شي، ډیزاین په اوتومات ډول پرمخ ځي.
6. که تاسو د کارونکي DIP سویچ 1 آن موقعیت ته وټاکئ ، نو د ډیزاین څخه د محصول متن پیغامونو ترلاسه کولو لپاره د Nios II ټرمینل خلاص کړئ ، که نه نو ډیزاین لاک کیږي. که د کارونکي DIP سویچ 1 بند وي، د Nios II ټرمینل مه خلاصوئ.
   • a. د ترمینل کړکۍ پرانیزئ او nios2-ټرمینل ټایپ کړئ او انټر فشار ورکړئ. کله چې ډیزاین روان وي، محصول په نندارتون کې ښکاري، حتی که چیرې هیڅ سرچینه په ان پټ کې وصل نه وي. محصول د سکرین په پورتنۍ ښیې کونج کې د Intel آیکون سره تور سکرین دی. که تاسو د Eclipse لپاره د Nios II Software Build Tools په کارولو سره سافټویر جوړ کړئ، تاسو کولی شئ د سافټویر پروګرامونه ایډیټ، تالیف او ډاونلوډ کړئ. file په هر وخت کې وروسته له دې چې تاسو بورډ پروګرام کړئ.
7. د Nios II - Eclipse کړکۍ کې، د vip_control.elf پروګرام چل کړئ file د Eclipse جوړښت لخوا رامینځته شوی.
   که د Nios II ټرمینل کړکۍ دمخه خلاص وي ، نو د نوي سافټویر ډاونلوډ کولو هڅه کولو دمخه یې وتړئ.
   • a. د Nios II - Eclipse کړکۍ د پروژې اکسپلورر ټب کې د vip_control فولډر کې ښیې کلیک وکړئ.
   • ب. د ➤ Nios II هارډویر په توګه چلول غوره کړئ.

د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین Exampد فعالیت توضیحات

د پلیټ فارم ډیزاینر سیسټم، udx10_hdmi.qsys، د ویډیو پایپ لاین IP او
د Nios II پروسیسر برخې. د لوړ پوړ ویریلوګ HDL file (top.v) سره نښلوي
HDMI RX او TX ته د پلیټ فارم ډیزاینر سیسټم. په ډیزاین کې یو واحد شامل دی
د HDMI ان پټ او HDMI محصول تر مینځ د ویډیو پروسس کولو لاره.

شکل 2. د بلاک ډیاګرام
ډیاګرام په ښي خوا کې د HDMI سرچینې څخه راتلونکی ویډیو ښیې. ډیزاین د ویډیو پایپ لاین له لارې له کیڼ څخه ښیې ته پروسس کوي مخکې له دې چې ویډیو په ښي خوا کې HDMI سنک ته انتقال کړي.. ډیاګرام د Nios II پروسیسر یا د Avalon حافظې نقشه شوي انٹرفیس سره وصل ځینې عمومي پیریفیرالونه نه ښیې. د Nios II پروسیسر او د سیسټم نورو برخو ترمنځ.

HDMI RX او PHY
د Bitec HDMI FMC کارت د HDMI سرچینې څخه د HDMI 2.0 سیګنال لپاره بفر چمتو کوي. د HDMI RX PHY او HDMI RX IP ترکیب د ویډیو جریان رامینځته کولو لپاره راتلونکی سیګنال ډیکوډ کوي. د HDMI RX PHY ټرانسسیورونه لري ترڅو راتلونکی ډیټا غیر منظم کړي او HDMI RX IP د HDMI پروتوکول ډیکوډ کوي. ګډ HDMI RX IP پرته له کوم سافټویر مداخلې راتلونکی HDMI سیګنال پروسس کوي. د HDMI RX IP څخه پایله لرونکی ویډیو سیګنال د کلاک شوي ویډیو سټینګ بڼه ده. ډیزاین د 10-bit محصول لپاره HDMI RX تنظیموي.

د HDMI RX انٹرفیس
د HDMI RX IP لخوا د کلاک شوي ویډیو سټیمینګ ډیټا فارمیټ محصول د کلاک شوي ویډیو ډیټا فارمیټ سره مطابقت لري چې د کلاک شوي ویډیو ان پټ IP لخوا تمه کیږي ، کوم چې د پروسس کولو لړۍ کې بل دی. په هرصورت، د تار سطحې انٹرفیسونه فرعي توپیرونه لري چې د دوو بلاکونو ترمنځ د مستقیم ارتباط مخه نیسي. د ډیزاین ځانګړي دودیز HDMI RX انٹرفیس د HDMI لخوا د سیګنال محصول تنظیموي او د کلاک شوي ویډیو ان پټ IP لخوا ترلاسه کیږي.
د HDMI RX انٹرفیس د تار سیګنال معیار بدلوي او په هر پکسل کې د رنګ الوتکو ترتیب بدلوي. دا د HDMI معیاري رنګ ترتیب کولو او د Intel ویډیو پایپ لاین IP لخوا کارول شوي تر مینځ ژباړلو ته اړتیا لري. د رنګ بدلول د HDMI RX AVI انفو فریم ډیټا لخوا کنټرول کیږي، کوم چې دې بلاک ته اضافي ان پټ دی.
دا برخه د HDMR RX AVI انفو فریم ډیټا ته د لاسرسي لپاره د راجسټر نقشې پراساس د اسانه انٹرفیس په توګه کار کوي ، د RX EDID برنامه کوي ، او ځینې د لیږدونکي بیا تنظیم کولو ترتیبات چمتو کوي. د راجستر نقشه په اړه د نورو معلوماتو لپاره، د HDMI RX Interface راجستر نقشه ته مراجعه وکړئ.
تړل شوي ویډیو ان پټ
کلاک شوي ویډیو ان پټ د HDMI RX IP څخه د کلاک شوي ویډیو انٹرفیس سیګنال پروسس کوي او دا د Intel ملکیت Avalon سټیمینګ ویډیو فارمیټ ته بدلوي. دا بڼه د ویډیو څخه ټول افقي او عمودي خالي معلومات پټوي، یوازې د فعال عکس ډیټا پریږدي. ډیزاین ډیټا په هر ویډیو چوکاټ کې د یوې کڅوړې په توګه پیکټ کوي او د میټاډاټا اضافي کڅوړې اضافه کوي (د کنټرول پاکټونو په توګه راجع کیږي) چې د هر ویډیو چوکاټ حل بیانوي. د Avalon سټیمینګ ویډیو انٹرفیس بشپړ توضیحاتو لپاره د Avalon انٹرفیس مشخصاتو ته مراجعه وکړئ. د پروسس پایپ له لارې د Avalon سټیمینګ ویډیو جریان په موازي ډول دوه پکسلونه دي ، په هر پکسل کې درې سمبولونه سره. د کلاک شوي ویډیو ان پټ د ویډیو IP پایپ لاین لپاره د HDMI RX IP څخه د ټاکل شوي ساعت نرخ (300 MHz) ته د متغیر نرخ کلاک شوي ویډیو سیګنال څخه د تبادلې لپاره د ساعت کراسنګ چمتو کوي.

د جریان کلینر
د سټریم کلینر ډاډ ورکوي چې د پروسس پایپ لاین ته د Avalon سټیمینګ ویډیو سیګنال تیریږي له خطا پاک دی. د HDMI سرچینې ګرم پلګ کول کولی شي ډیزاین د دې لامل شي چې د کلاک شوي ویډیو ان پټ IP ته د ډیټا نیمګړتیا چوکاټ وړاندې کړي ، کوم چې په پایله کې د Avalon-ST ویډیو جریان کې غلطۍ رامینځته کوي چیرې چې د پاکټونو اندازه د هر چوکاټ لپاره د ویډیو ډیټا لري. د اړونده کنټرول پاکټونو لخوا راپور شوي اندازې سره سمون خوري. د سټریم کلینر دا شرایط کشف کوي او اضافي ډیټا (خړ پکسلز) د سرغړونکي ویډیو پاکټونو پای ته اضافه کوي ترڅو چوکاټ بشپړ کړي او د کنټرول پاکټ کې مشخصات سره سمون ولري.

Chroma Resampلیر (انپټ)
د HDMI له لارې په ان پټ کې ترلاسه شوي ویډیو ډیټا ممکن 4:4:4، 4:2:2 یا 4:2:0 کروما s ويampمشرۍ د انپټ کروما ریسampler راتلونکی ویډیو په هر شکل کې اخلي او په 4:4:4 بدلوي. د لوړ بصری کیفیت چمتو کولو لپاره، د کروما ریسampler تر ټولو ډیر کمپیوټري ګران فلټر شوي الګوریتم وکاروئ. د Nios II پروسیسر اوسنی کروما لوستل کويampد HDMI RX څخه د خپل Avalon حافظې نقشه شوي اجنټ انٹرفیس له لارې د ling بڼه، او دا ډاټا د کروما ریس ته رسويampler د خپل Avalon حافظې نقشه شوي ایجنټ انٹرفیس له لارې.

د رنګ ځای بدلونکی (ان پټ)
د HDMI له لارې په ان پټ کې ترلاسه شوي ویډیو ډیټا ممکن د RGB یا YCbCr رنګ ځای وکاروي. د ان پټ رنګ ځای کنورټر راتلونکی ویډیو په هر هغه فارمیټ کې اخلي چې راشي او په ټولو قضیو کې یې RGB ته واړوي ، د مکسر IP لپاره وروسته په پایپ لاین کې. د Nios II پروسیسر د خپل Avalon حافظې نقشه شوي اجنټ انٹرفیس له لارې د HDMI RX څخه اوسني رنګ ځای لوستل کوي او د خپل Avalon حافظې نقشه شوي اجنټ انٹرفیس له لارې د رنګ ځای کنورټر ته د سم تبادلې کوفیسینټونه باروي.

Deinterlacer
deinterlacer په ان پټ کې ترلاسه شوي د متقابل جریانونو څخه پرمختللي ویډیو مینځپانګه رامینځته کوي. دا پرمختللی معلومات بې بدله خپروي. ډینټرلاسر یوازې تر 150 میګا هرټز پورې چلولی شي ، نو په ډیزاین کې د ډینټرلاسر په دواړو اړخونو کې د ساعت کراس کول او د ډیټا پلن تبادله شامل دي (2-> په هر ساعت کې 4-> 4 پکسلونه په ان پټ کې ، 2-> په هر ساعت کې 1080 پکسلز) د ډینټرلاسر په دواړو اړخونو کې برخې . deinterlacer د 60iXNUMX د متقابل ډیټا لپاره معیاري لوړ ریزولوشن پورې محدود دی.

کلیپر
کلیپر د راتلونکی ویډیو جریان څخه فعاله ساحه غوره کوي او پاتې برخه یې ردوي. د سافټویر کنټرول چې په Nios II پروسیسر کې روان دی د ټاکلو لپاره سیمه تعریفوي. سیمه د HDMI سرچینې کې ترلاسه شوي ډیټا ریزولوشن او د محصول ریزولوشن او سکیلینګ حالت پورې اړه لري چې تاسو یې د DIP سویچونو له لارې غوره کوئ او په بورډ کې فشار بټن. دا ډیزاین دا سیمه د خپل Avalon حافظې نقشه شوي اجنټ انٹرفیس له لارې کلیپر ته رسوي.

سکالر
ډیزاین د ان پټ ریزولوشن او د محصول ریزولوشن سره سم چې تاسو یې غوښتنه کوئ د راتلونکي ویډیو ډیټا ته اندازه کول پلي کوي. تاسو کولی شئ د دریو پیمانه کولو طریقو څخه یو هم وټاکئ (پورته، ښکته او پاسترو) چې د ویډیو اندازه کولو او ښودلو څرنګوالي اغیزه کوي. دوه جلا سکیلر IPs د اندازه کولو فعالیت چمتو کوي: یو هغه چې کوم اړین ټیټ سکیل پلي کوي ، او بل کوم چې لوړیږي. ډیزاین د لاندې دلیلونو لپاره دوه سکیلر ته اړتیا لري.
کله چې سکیلر یو ښکته پیمانه پلي کوي دا د هر ساعت دورې په خپل محصول کې معتبر معلومات نه تولیدوي. د مثال لپارهample، که د 2x ښکته کچې تناسب پلي کړئ، په تولید کې اعتباري سیګنال د هر بل ساعت دورې په پرتله لوړ دی پداسې حال کې چې هر یو حتی شمیره شوي ان پټ لاین ترلاسه کیږي، او بیا د ټول بې شمیره ان پټ لاینونو لپاره ټیټ وي. دا د مینځلو چلند په محصول کې د ډیټا نرخ کمولو پروسې لپاره بنسټیز دی ، مګر د لاندې سټریم مکسر IP سره مطابقت نلري ، کوم چې عموما د ډیر ثابت ډیټا نرخ تمه کوي ترڅو په محصول کې د جریان مخه ونیسي. د فریم بفر باید د هرې ښکته کچې او مکسر تر مینځ ناست وي، ځکه چې د فریم بفر څخه تیریدل مکسر ته اجازه ورکوي چې ډاټا په هغه نرخ کې ولولي چې ورته اړتیا وي.
کله چې سکیلر یو لوړ پوړ پلي کوي دا د لاندې مکسر لپاره په هر ساعت دوره کې معتبر معلومات تولیدوي. په هرصورت، دا ممکن په هر ساعت دوره کې نوي ان پټ ډاټا ونه مني. د پخواني په توګه د 2x لوړ پوړ اخیستلample، په مساوي شمیره شوي محصول لینونو کې دا د هر بل ساعت دوره کې د ډیټا نوي بیټ مني، بیا د بې شمیره شمیرې محصول لینونو کې نوي ان پټ ډیټا نه مني. اپسټریم کلیپر په بشپړ ډول مختلف نرخ کې ډیټا تولیدوي که چیرې دا د پام وړ کلیپ پلي کړي (د مثال په توګه د زوم ان په جریان کې). د دې دلیل لپاره، تاسو باید عموما د فریم بفر په واسطه یو کلیپر او لوړ پوړ جلا کړئ، د سکیلر اړتیا لري چې په پایپ لاین کې د چوکاټ بفر وروسته ناست وي. سکیلر باید د ښکته کچې لپاره د فریم بفر څخه مخکې ناست وي ، نو موږ باید د چوکاټ بفر دواړو خواو ته دوه جلا سکیلرونه وکاروو او یو یې د لوړې کچې لپاره او بل د ښکته کچې لپاره وکاروو.
د دوه سکیلرونو کارول د فریم بفر لخوا اړین اعظمي DDR4 بینډ ویت کموي. ښکته کول تل د چوکاټ بفر څخه دمخه پلي کیږي ، د لیکلو اړخ کې د ډیټا کچه کموي. لوړ پوړونه د چوکاټ بفر وروسته پلي کیږي ، کوم چې د لوستلو اړخ کې د ډیټا کچه کموي.
هر سکیلر د راتلونکي ویډیو جریان کې د کنټرول پاکټونو څخه اړین ان پټ ریزولوشن ترلاسه کوي ، پداسې حال کې چې د هر سکیلر لپاره د محصول ریزولوشن د Nios II پروسیسر لخوا د Avalon حافظې نقشه شوي اجنټ انٹرفیس له لارې تنظیم شوی. لږترلږه یو سکیلر په هر سکیلینګ حالت کې د پاسترو لپاره تنظیم شوی. نو که ډیزاین د ویډیو مینځپانګې لوړولو وي نو بیا ښکته کونکي ویډیو له بدلیدو پرته تیریږي ، او که ډیزاین ټیټ سکیلر وي ویډیو له بدلون پرته تیریږي.

د چوکاټ بفر
د فریم بفر د DDR4 حافظه کاروي ترڅو درې ځله بفرینګ ترسره کړي چې د ویډیو او عکس پروسس پایپ لاین ته اجازه ورکوي چې د راتلوونکي او وتلو چوکاټ نرخونو ترمینځ د فریم نرخ تبادله ترسره کړي. ډیزاین کولی شي د هر ډول ان پټ فریم نرخ ومني په داسې حال کې چې د پکسل ټول نرخ په هر ثانیه کې د 1 ګیګا پکسل څخه ډیر نه وي. د محصول چوکاټ نرخ د Nios II سافټویر لخوا 30 یا 60 fps ته ټاکل شوی ، د محصول حالت سره سم چې تاسو یې غوره کوئ. د محصول فریم نرخ په حقیقت کې د کلاک شوي ویډیو آؤټ پټ تنظیماتو او د آوټپوټ ویډیو پکسل ساعت فعالیت دی او په فریم بفر کې نه دی ټاکل شوی. د پایپ لاین پاتې برخې ته د کلاک شوي ویډیو آوټ پوټ لخوا پلي شوی بیک فشار هغه نرخ ټاکي چې د فریم بفر لوستل اړخ د DDR4 حافظې څخه ویډیو چوکاټونه راوباسي.

مکسر
مکسر د ثابت اندازې تور پس منظر عکس رامینځته کوي چې د Nios II پروسیسر لومړی ان پټ د اپ سکیلر سره وصل کوي ترڅو ډیزاین ته اجازه ورکړي چې د اوسني ویډیو پایپ لاین څخه محصول وښیې. دوهم ان پټ د آیکون جنریټر بلاک سره وصل کیږي. ډیزاین یوازې هغه وخت د مکسر لومړی ان پټ فعالوي کله چې دا د ساعت شوي ویډیو ان پټ کې فعال، مستحکم ویډیو کشف کړي. ډیزاین په محصول کې د ثابت محصول عکس ساتي پداسې حال کې چې په ان پټ کې ګرم پلګ کول. ډیزاین الفا-مکسر ته دوهم داخل کوي، د آیکون جنریټر سره وصل دی، د شالید او ویډیو پایپ لاین عکسونو دواړو کې د 50٪ روڼتیا سره.

د رنګ ځای بدلونکی (آؤټ پټ)
د محصول رنګ ځای کنورټر د سافټویر څخه د چلولو وخت تنظیم کولو پراساس د RGB ویډیو ډیټا RGB یا YCbCr رنګ ځای ته بدلوي.

Chroma Resampلیر (آتود)
د تولید کروما resampler فارمیټ له 4:4:4 څخه په 4:4:4، 4:2:2 او 4:2:0 بدلوي او د سافټویر لخوا ترتیب شوی. د کروما ریزوم محصولampler د لوړ کیفیت ویډیو ترلاسه کولو لپاره فلټر شوي الګوریتم هم کاروي.

تړل شوي ویډیو محصول
د کلاک شوي ویډیو محصول د Avalon سټیمینګ ویډیو جریان د ساعت شوي ویډیو فارمیټ ته بدلوي. د کلاک شوي ویډیو محصول په ویډیو کې افقی او عمودی خالي کول او د همغږي کولو وخت معلومات اضافه کوي. د Nios II پروسیسر د تړل شوي ویډیو محصول کې اړونده تنظیمات برنامه کوي د محصول ریزولوشن او فریم نرخ پورې اړه لري چې تاسو یې غوښتنه کوئ. د کلاک شوي ویډیو محصول ساعت بدلوي ، د ټاکل شوي 300 MHz پایپ لاین ساعت څخه د ساعت شوي ویډیو متغیر نرخ ته تیریږي.

د HDMI TX انٹرفیس
د HDMI TX انٹرفیس د کلاک شوي ویډیو په توګه فارمیټ شوي ډاټا مني. په پلیټ فارم ډیزاینر کې د تار سیګنال کولو او د کانډویټ انٹرفیس اعلان کې فرعي توپیرونه د ډیزاین مخه نیسي چې د کلاک شوي ویډیو محصول مستقیم HDMI TX IP ته وصل کوي. د ډیزاین ځانګړي دودیز HDMI TX انٹرفیس د کلاک شوي ویډیو محصول او HDMI TX IP ترمینځ اړین ساده تبادله چمتو کوي. دا په هر پکسل کې د رنګ الوتکو ترتیب هم بدلوي ترڅو د مختلف رنګ فارمیټینګ معیارونو حساب وکړي چې د Avalon سټیمینګ ویډیو او HDMI لخوا کارول کیږي ، او ځینې د ټرانسیور بیا تنظیم کولو او HDMI TX AVI انفو فریم ترتیباتو ته د لاسرسي لپاره د راجسټر نقشه چمتو کوي. د راجستر نقشې په اړه د نورو معلوماتو لپاره، د HDMI TX Interface راجستر نقشه وګورئ.

HDMI TX IP او PHY
د HDMI TX IP او PHY د ویډیو جریان له کلاک شوي ویډیو څخه مطابقت لرونکي HDMI جریان ته بدلوي. د HDMI TX IP د HDMI پروتوکول اداره کوي او د اعتبار وړ HDMI ډاټا کوډ کوي. د HDMI TX PHY ټرانسیسیورونه لري او د لوړ سرعت سریال تولید رامینځته کوي.

د Nios II پروسیسر او پیری فیرلز
د پلیټ فارم ډیزاینر سیسټم د Nios II پروسیسر لري چې د HDMI RX او TX IPs او د پروسس پایپ لاین لپاره د وخت تنظیمات اداره کوي. د Nios II پروسیسر د نورو بنسټیزو وسایلو سره نښلوي:

• د برنامه او د هغې ډیټا ذخیره کولو لپاره آن چپ حافظه.
• AJTAG UART د سافټویر چاپ محصول ښودلو لپاره (د Nios II ترمینل له لارې)
• د سیسټم ټایمر په سافټویر کې په مختلف ټکو کې د ملی ثانیې کچې ځنډ رامینځته کولو لپاره ، لکه څنګه چې د لږترلږه پیښې مودې HDMI مشخصاتو لخوا اړین دی.
• د سیسټم حالت ښودلو لپاره LEDs.
• د پش بټن سویچونه د پیمانه کولو حالتونو تر مینځ بدلولو ته اجازه ورکوي او د انټیل آئیکون ښودلو وړ او غیر فعال کړي
• DIP سویچونه د آوټ پټ فارمیټ بدلولو ته اجازه ورکوي او د Nios II ترمینل ته د پیغامونو چاپ فعال او غیر فعال کړي
• د HDMI سرچینې او سنک فائر مداخلې دواړو کې د هاټ پلګ پیښې چې د Nios II پروسیسر هڅوي ترڅو د HDMI TX او پایپ لاین په سمه توګه تنظیم کړي. د سافټویر کوډ کې اصلي لوپ د پش بټنونو او DIP سویچونو ارزښتونه هم څاري او د پایپ لاین ترتیب د دې مطابق بدلوي.

I²C کنټرولرونه

• ډیزاین دوه I²C کنټرولرونه لري ترڅو د Arria 10 GX FPGA پراختیایی کټ او Bitec HDMI 2.0 لور کارت کې د څلورو نورو برخو تنظیمات تنظیم کړي:
  • Si5338 I²C. د Arria 10 GX FPGA پراختیایی کټ کې دوه Si5338 ساعت جنراتورونه شامل دي چې دواړه ورته I²C بس سره وصل دي. لومړی د DDR4 EMIF لپاره د حوالې ساعت تولیدوي. په ډیفالټ کې، دا ساعت د 100 MHz سره د 1066 MHz DDR4 سره د کارولو لپاره ټاکل شوی، مګر د دې ډیزاین لپاره DDR4 په 1200 MHz کې چلوي کوم چې د 150 MHz حوالې ساعت ته اړتیا لري. په پیل کې، د Nios II پروسیسر، د I²C کنټرولر پرفیریل له لارې، د لومړي Si5338 راجستر نقشه کې ترتیبات بدلوي ترڅو د DDR4 حوالې ساعت سرعت 150 MHz ته لوړ کړي. دوهم Si5338 ساعت جنریټر د پایپ لاین او HDMI TX IP ترمینځ د کلاک شوي ویډیو انٹرفیس لپاره vid_clk تولیدوي. د Nios II پروسیسر د هر مختلف محصول ریزولوشن او ډیزاین لخوا ملاتړ شوي چوکاټ نرخ لپاره د چلولو په وخت کې د دې ساعت سرعت تنظیموي.
  • TI I²C .د Bitec HDMI 2.0 FMC لور کارت د TI TDP158 HDMI 2.0 ریډریور او TI TMDS181C ریټیمر کاروي. په پیل کې د Nios II پروسیسر د ډیزاین اړتیاو پوره کولو لپاره د دې برخې ډیفالټ تنظیمات ایډیټ کوي.

اړوند معلومات

• د الټرا لوړ تعریف ملټي میډیا انٹرفیس (HDMI) IP کور کارونکي لارښود
• د ویډیو او عکس پروسس کولو سویټ کارن لارښود
  د Avalon-ST ویډیو انٹرفیس په اړه معلومات

د سافټویر توضیحات

په UHD HDMI 2.0 ویډیو فارمیټ کې ټول IPs Converison Design Example کولی شي د معلوماتو چوکاټونه پرته له کوم بل مداخلې پروسس کړي کله چې دوی په سمه توګه تنظیم شي. په هرصورت، ډیزاین بهرنۍ لوړې کچې کنټرول ته اړتیا لري ترڅو د IPs تنظیم کولو لپاره پیل شي او کله چې په سیسټم کې کوم بدلونونه رامینځته کیږي، د بیلګې په توګه HDMI RX یا TX هاټ پلګ پیښې، یا د کاروونکي فشار تڼۍ فعالیت. په ډیزاین کې، د بیسپوک کنټرول سافټویر پرمخ وړونکی Nios II پروسیسر د لوړې کچې کنټرول چمتو کوي.
په پیل کې سافټویر:

• د DDR4 ریف ساعت 150 MHz ته ټاکي ترڅو د 1200 MHz DDR سرعت ته اجازه ورکړي، بیا د نوي حوالې ساعت کې د بیا تنظیم کولو لپاره EMIF بیا تنظیموي.
• د TI TDP158 HDMI 2.0 ریډرایور او TI TMDS181C ریټیمر تنظیموي
• د HDMI RX او TX انٹرفیس پیل کوي
• د پروسس پایپ لاین IPs پیل کوي

د پیل کولو وروسته، سافټویر په دوامداره توګه لوپ ته ننوځي، د لاندې پیښو لپاره چک کوي او غبرګون کوي.

د اندازه کولو حالت کې بدلونونه
ډیزاین د دریو اساسي اندازه کولو طریقو ملاتړ کوي؛ پاسترو، پورته، او ښکته. د پاسترو موډ کې د ان پټ ویډیو اندازه نه کیږي؛ په لوړ پوړ حالت کې د ان پټ ویډیو لوړه کیږي ، او په ښکته پیمانه حالت کې د ان پټ ویډیو ښکته کیږي. څلور بلاکونه د پروسس پایپ لاین کې په هر حالت کې د وروستي محصول پریزنټشن ټاکي: کلیپر، ښکته کوونکی، پورته کوونکی، او مکسر. سافټویر د هر بلاک تنظیمات کنټرولوي د اوسني ان پټ ریزولوشن ، آؤټ پټ ریزولوشن ، او د اندازه کولو حالت پورې اړه لري چې تاسو یې غوره کوئ. په ډیری حاالتو کې، کلیپر ان پټ له بدلون پرته تیریږي، او د مکسر شالید اندازه د ان پټ ویډیو وروستۍ، پیمانه شوي نسخه ورته اندازه ده. په هرصورت، که چیرې د ان پټ ویډیو ریزولوشن د آوټ پوټ اندازې څخه لوی وي، ډیزاین نشي کولی د لومړي کلپ کولو پرته د ان پټ ویډیو لپاره لوړ پوړ پلي کړي. او که د ان پټ ریزولوشن له محصول څخه کم وي ، ډیزاین نشي کولی د مکسر شالید پرت کارولو پرته د ښکته کچې پلي کړي چې د ان پټ ویډیو پرت څخه لوی وي ، کوم چې د آوټ پټ ویډیو شاوخوا تور بارونه اضافه کوي.

جدول 5. په هر اندازه کولو حالت کې د پایپ لاین کړنې
جدول د څلورو پروسس کولو پایپ لاین بلاکونو عمل لیست کوي په هر یو کې د پیمانه کولو حالت ، ان پټ ریزولوشن ، او آؤټ پټ ریزولوشن نهه ترکیبونو کې.

موډ	د ننوتلو اندازه> د محصول اندازه	د ننوتلو اندازه = د محصول اندازه	د ننوت اندازه < د محصول اندازه
پاستر	• د تولید اندازه ته کلیک وکړئ • هیڅ ټیټ پیمانه نشته • نه لوړوالی • تور سرحد نشته	• هیڅ کلیپ نشته • هیڅ ټیټ پیمانه نشته • نه لوړوالی • تور سرحد نشته	• هیڅ کلیپ نشته • هیڅ ټیټ پیمانه نشته • نه لوړوالی • تور سرحدی پیډونه د تولید اندازه
لوړ	• د 2/3 محصول اندازې ته کلیک وکړئ • هیڅ ټیټ پیمانه نشته • د تولید اندازه ته لوړ • تور سرحد نشته	• د 2/3 محصول اندازې ته کلیک وکړئ • هیڅ ټیټ پیمانه نشته • د تولید اندازه ته لوړ • تور سرحد نشته	• هیڅ کلیپ نشته • هیڅ ټیټ پیمانه نشته • د تولید اندازه ته لوړ • تور سرحد نشته
ښکته	• هیڅ کلیپ نشته • د محصول اندازې ته ښکته کول • نه لوړوالی • تور سرحد نشته	• هیڅ کلیپ نشته • د محصول اندازې ته ښکته کول • نه لوړوالی • تور سرحد نشته	• هیڅ کلیپ نشته • د 2/3 انپټ اندازې ته ښکته کړئ • نه لوړوالی • تور سرحدی پیډونه د تولید اندازه

تاسو د کارونکي پش تڼۍ په فشارولو سره د موډونو تر مینځ تیر کړئ. سافټویر د لوپ له لارې په هر چلولو کې د پش بټونو ارزښتونه څاري (دا د سافټویر ډیباونس کوي) او د پروسس پایپ لاین کې IPs په مناسب ډول تنظیموي.

په HDMI ان پټ کې بدلونونه
د لوپ له لارې په هر چل کې سافټویر د کلاک شوي ویډیو ان پټ (CVI) حالت رایه ورکوي ، د ان پټ ویډیو جریان ثبات کې بدلونونو په لټه کې دي. ډیزاین ویډیو باثباته ګڼي که چیرې CVI راپور ورکړي چې کلاک شوې ویډیو په بریالیتوب سره لاک شوې ، او که د ان پټ ریزولوشن او رنګ ځای د لوپ له لارې د تیر چلولو راهیسې بدل شوی نه وي.
که ډیزاین دمخه ان پټ مستحکم وګڼي، مګر دا د ویډیو جریان بدلولو لاک یا ملکیت له لاسه ورکوي، سافټویر د پایپ لاین له لارې د CVI لیږلو مخه نیسي، او مکسر تنظیموي ترڅو د ان پټ ویډیو پرت ښودل بند کړي. بیا محصول فعال پاتې کیږي (تور سکرین او د انټیل آئیکون ښودل) د هر RX هاټ پلګ پیښو یا ریزولوشن بدلونونو پرمهال.
که ان پټ پخوا مستحکم نه و مګر اوس مستحکم دی، ډیزاین پایپ لاین تنظیموي ترڅو د نوي ان پټ ریزولوشن او رنګ ځای غوره ښکاره کړي، د CVI څخه محصول بیا پیل کړي، او مکسر ترتیب کړي ترڅو د ان پټ ویډیو پرت یو ځل بیا ښکاره کړي. د مکسر پرت بیا فعالول سمدستي ندي ځکه چې د فریم بفر ممکن لاهم د تیرو ان پټ څخه زاړه چوکاټونه تکرار کړي ، کوم چې ډیزاین باید مخکې له دې چې تاسو د خرابۍ څخه مخنیوي لپاره ډیزاین بیا فعال کړئ پاک کړئ. د فریم بفر د DDR4 حافظې څخه ډیزاین لوستل شوي چوکاټونو شمیره ساتي ، او د Nios II پروسیسر دا شمیره لوستل کوي. د سافټ ویرamples دا شمیرل کله چې ان پټ مستحکم شي، او د مکسر پرت بیا فعالوي کله چې شمیره د څلورو چوکاټونو لخوا زیاته شي. د دې ډاډ ترلاسه کولو لپاره کافي څخه ډیر چې ډیزاین د بفر څخه کوم زاړه چوکاټونه فلش کوي.

د HDMI TX هاټ پلګ پیښې
سافټویر د هر لوپ له لارې د HDMI TX IP رایه ورکوي ترڅو د هاټ پلګ پیښو چیک کړي. کله چې ډیزاین د TX ګرم پلګ کشف کوي، ډیزاین د نوي نندارې لپاره EDID لوستل کوي ترڅو معلومه کړي چې کوم ریزولوشنونه او رنګ ځایونه یې ملاتړ کوي. که تاسو د DIP سویچونه داسې حالت ته وټاکئ چې نوی نندارتون یې ملاتړ نشي کولی، سافټویر بیرته د لږ غوښتنې ښودلو حالت ته راځي. دا بیا پایپ لاین ، HDMI TX IP او Si5338 برخه تنظیموي چې د نوي محصول حالت لپاره TX vid_clk تولیدوي. ډیزاین د ان پټ ویډیو لپاره د مکسر پرت نه ښیې پداسې حال کې چې دا د پایپ لاین لپاره تنظیمات ایډیټ کوي. ډیزاین تر هغه وخته پورې نمایش نه فعالوي تر څو چې څلور چوکاټونه د نوي ترتیباتو سره د چوکاټ بفر څخه تیریږي.

د کارن DIP سویچ ترتیباتو کې بدلونونه
د DIP موقعیتونه له 2 څخه تر 6 پورې د محصول فارمیټ کنټرولوي (ریزولوشن ، فریم نرخ ، د رنګ ځای او هر رنګ بټونه) چې د HDMI TX له لارې چلیږي. کله چې ډیزاین په دې DIP سویچونو کې کوم بدلون ومومي، سافټویر د یو ترتیب له لارې تیریږي چې د TX هاټ پلګ سره ورته وي. پدې قضیه کې یوازینی توپیر دا دی چې د TX EDID پوښتنې ته اړتیا نلري ځکه چې دا بدل شوی نه دی.

د ډیزاین امنیت په پام کې نیولو سره

Intel دا ډیزاین د Intel FPGA IP لپاره د نندارې په توګه چمتو کوي او دا په تولید یا ګمارل شوي سیسټمونو کې د کارولو اراده نلري. د ډیزاین ډیری ځانګړتیاوې ممکن د پیرودونکي امنیت اړتیاوې پوره نکړي. تاسو باید امنیت بیا ترسره کړئview ستاسو د وروستي ډیزاین څخه ډاډ ترلاسه کړئ چې دا ستاسو امنیتي اهداف پوره کوي.
ټول احتیاطونه په ټولو ډیزاینونو یا IP کې نه پلي کیږي.

1. J لرې کړئTAG ستاسو د ډیزاینونو څخه انٹرفیس.
2. د ویډیو ډیټا بشپړتیا تضمین کولو لپاره ، د فریم بفر ته تخصیص شوي حافظې ته لاسرسی محدود کړئ.
3. د حافظې ساحو ته لاسرسی کنټرول کړئ ترڅو په ډیزاین کې د نورو IP لخوا غیر مجاز لیږد یا فساد مخه ونیسي.
4. ډاډ ترلاسه کړئ چې تاسو د I²C انٹرفیس له لارې IP په سمه توګه تنظیم کړی او دا چې ان پټ ویډیو معتبره ده.
5. د Intel Quartus Prime کې جوړ شوي امنیتي ب featuresو په کارولو سره ستاسو ډیزاین لپاره بټ سټریمونه خوندي کړئ.
6. د ډیزاین د ARM پروسیسر لپاره پټنوم فعال کړئ.
7. د پراختیا کټ بندرونو له لارې خپل ډیزاین ته لاسرسی خوندي کړئ.
8. د وسیلو لخوا د ډیبګ کولو لاسرسی محدود کړئ لکه سیګنال نل.
9. په SD کارتونو ، FPGA بټ سټریمونو او د DDR حافظې وسیلو کې معلومات کوډ کړئ.
10. د ویډیو ډیټا ذخیره کولو لپاره د امنیت ځانګړتیاوې پلي کړئ.
11. د HDCP کوډ کولو سکیم کارولو ته پام وکړئ.
12. د خپل ډیزاین د بوټ ترتیب او د بوټ خوندیتوب اړخونه په پام کې ونیسئ.
13. ستاسو د محصولاتو د FPGA ډیزاین مینځپانګې نور خوندي کولو لپاره د Intel د FPGA بټ سټریم کوډ کولو ټیکنالوژي پلي کړئ. د FPGA بټ سټریم کوډ کولو ټیکنالوژۍ په اړه د معلوماتو لپاره ، په Intel FPGAs کې د ډیزاین امنیت ځانګړتیاو کارولو ته مراجعه وکړئ.

د UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین Exampد اسنادو بیاکتنې تاریخ

نیټه	نسخه	بدلونونه
اپریل 2021	2021.04.15	• نوم بدل شوی د UHD ویډیو فارمیټ تبادله ډیزاین Example • تازه شوی ډاونلوډ او نصب کول
جنوري 2018	2018.01.11	• د Intel Quartus Prime v17.1 لپاره تازه شوی • د YCbCr ویډیو لپاره ملاتړ اضافه شوی • ړنګ شوی .sdc file • لرې شوی refclk_sdi_p ساعت؛ refclk_fmcb_p اضافه کړه • د ډپلیکیټ سټریم کلینر پیرامیټر جدول لرې شوی. • د ډیفالټ ډیزاین ترتیبات د DIP سویچ له لارې اضافه شوي. • د deinterlacer لپاره ملاتړ اضافه شوی.
اګست ۲۰۱۹	2016.08.01	ابتدايي خوشې کول.

A. د HDMI RX انٹرفیس راجستر نقشه

د HDMI RX انٹرفیس برخه د Nios II پروسیسر سره د پیوستون لپاره دوه د Avalon حافظې نقشه شوي اجنټ انٹرفیسونه وړاندې کوي.
د edid_slave انٹرفیس د HDMI پروتوکول IP کې د EDID Avalon حافظې نقشه شوي اجنټ انٹرفیس سره وصل کولو لپاره میکانیزم چمتو کوي ، کوم چې د پلیټ فارم ډیزاینر سیسټم څخه بهر ناست دی. د دې انٹرفیس لپاره د راجستر نقشه د HDMI IP کارونکي لارښود کې ده.
د info_slave انٹرفیس په ابتدايي توګه Nios II ته اجازه ورکوي چې د HDMI RX IP څخه د HDMI RX AVI انفو فریم ډیټا ته لاسرسی ومومي، مګر دا د ټرانسسیورونو تنظیم کولو پورې اړوند ځینې سیګنالونو ته هم لاسرسی چمتو کوي چې بل ډول د PIOs له لارې لاسرسي ته اړتیا لري.

جدول 6.HDMI RX راجستر نقشه

پته (بایټ)	پته (کلمه)	اجازه	نوم	تفصیل
0	0	یوازې لوستل	HDMI RX GCP	د HDMI عمومي کنټرول پاکټ اوس مهال د HDMI RX IP لخوا تولید کیږي
۲۲۰ – ۲۴۰	۲۲۰ – ۲۴۰	یوازې لوستل	HDMI RX AVI معلوماتي چوکاټ	د HDMI AVI انفوفریم اوس مهال د HDMI RX IP لخوا تولید کیږي. د AVI انفو فریم د HDMI RX لخوا د 112 بټ سیګنال په توګه تولید شوی. بټونه [7:0] چیکسم دي او د راجستر نقشې له لارې نه څرګندیږي. د 1 څخه تر 13 پورې راجسترونه هر یو د دې انٹرفیس د پاتې 104 بټونو څخه یو بایټ ته لاسرسی چمتو کوي، د بټونو سره [15:8] په راجستر 1 کې او بټونه [103:96] په راجستر 13 کې.
14	56	یوازې لوستل	د TMDS بټ ساعت نسبت	د دې راجستر بټ [0] د HDMI RX IP لخوا د TMDS بټ ساعت تناسب محصول اوسنی ارزښت چمتو کوي. دا ارزښت په ګوته کوي که چیرې د TMDS بټ نرخ د 3.4 Gbps څخه ډیر وي.
15	60	یوازې لوستل	بې کاره	بې کاره
16	64	یوازې لوستل	PMA بوخت	Bit[0] 1 دی که چیرې د ټرانسیور بیا تنظیم بوخت وي
17	68	د لیکلو وړ	RX ری سیٹ ټرانسیور	په بټ [0] کې ارزښت د HDMI RX لپاره د ټرانسیور ریسیټ ته لیږدول کیږي
18	72	د لیکلو وړ	د RX ټرانسیور بیا تنظیم کول فعال کړئ	د دې راجستر د 1 څخه تر بټ [0] لیکل د RX ټرانسیور تنظیماتو بیا تنظیم کول وړوي
19	76	د لیکلو وړ	د RX ټرانسیور بیا تنظیم کولو چینل	هغه سیټونه چې د RX لیږدونکي چینل نوي ترتیبات باید پلي شي

د HDMI TX انٹرفیس راجستر نقشه

د HDMI TX انٹرفیس برخه د Nios II پروسیسر سره د پیوستون لپاره دوه د Avalon حافظې نقشه شوي اجنټ انٹرفیسونه وړاندې کوي.
i2c_slave انٹرفیس د HDMI پروتوکول IP کې د i2c Avalon حافظې نقشه شوي اجنټ انٹرفیس سره وصل کولو لپاره میکانیزم چمتو کوي ، کوم چې د پلیټ فارم ډیزاینر سیسټم څخه بهر ناست دی. د دې انٹرفیس لپاره د راجستر نقشه د HDMI IP کارونکي لارښود کې ده
د info_slave انٹرفیس په ابتدايي توګه Nios II ته اجازه ورکوي چې د HDMI TX IP څخه د HDMI TX AVI Infoframe ډیټا ولیکي. دا د ټرانسیسیورونو او PLLs تنظیم کولو پورې اړوند ځینې سیګنالونو ته هم لاسرسی چمتو کوي چې که نه نو تاسو د PIOs له لارې لاسرسي ته اړتیا لرئ.

جدول 7.HDMI TX د راجستر نقشه

پته (بایټ)	پته (کلمه)	اجازه	نوم	تفصیل
0	0	د لیکلو وړ	HDMI TX GCP	د HDMI TX IP لپاره د HDMI عمومي کنټرول کڅوړه
۲۲۰ – ۲۴۰	۲۲۰ – ۲۴۰	د لیکلو وړ	HDMI TX AVI معلوماتي چوکاټ	د HDMI TX IP لپاره د HDMI AVI انفو فریم. د AVI انفو فریم د 112 بټ سیګنال په توګه HDMI TX ته داخلیږي. Bits [7:0] چیکسم دي او په اتوماتيک ډول د دې برخې دننه تولید شوي نو د راجستر نقشې له لارې نه څرګندیږي. د 1 څخه تر 13 پورې راجسترونه هر یو د دې انٹرفیس د پاتې 104 بټونو څخه یو بایټ ته لاسرسی چمتو کوي، د بټونو سره [15:8] په راجستر 1 کې او بټونه [103:96] په راجستر 13 کې.
14	56	د لیکلو وړ	د HDMI 2 حالت	د دې راجستر بټ[0] د HDMI 2.0 ډیټا نرخونو په کارولو سره لیږدولو لپاره HDMI TX IP ته اشاره کوي
15	60	د لیکلو وړ	بې کاره	بې کاره
16	64	یوازې لوستل	حالت	• Bit[0] په ګوته کوي که چیرې د TX هاټ پلګ رامینځته شوی وي • Bit[1] په ګوته کوي که چیرې د لیږدونکي کیلیبریشن بوخت وي. • Bit[2] په ګوته کوي که چیرې د ټرانسیور بیا تنظیم بوخت وي • بټ[3] په ګوته کوي که د PLL بیا تنظیم مصروف وي • Bit[4] په ګوته کوي که د IOPLL بیا تنظیم مصروف وي
17	68	د لیکلو وړ	د TX Hot-plug اعتراف	د دې راجستر بټ [0] د TX هاټ پلګ اعتراف سیګنال چلوي
18	72	د لیکلو وړ	د TX ټرانسیور بیا تنظیمول	په بټ [0] کې ارزښت د HDMI TX لپاره د ټرانسیور ریسیټ ته لیږدول کیږي
19	76	د لیکلو وړ	TX PLL بیا تنظیم کړئ	په بټ [0] کې ارزښت د HDMI TX لپاره د PLL ریسیټ کې پرمخ وړل کیږي
20	80	د لیکلو وړ	د TX ټرانسیور بیا تنظیم کول فعال کړئ	د دې راجستر د 1 څخه تر بټ [0] لیکل د TX ټرانسیور تنظیماتو بیا تنظیم کول وړوي
21	84	د لیکلو وړ	د TX ټرانسیور بیا تنظیم کولو چینل	سیټ کوي کوم چې د TX ټرانسیور چینل نوي ترتیبات باید پلي شي

ب. د HDMI TX انٹرفیس راجستر نقشه 683465 | ۲۰۲۱.۰۴.۱۵

اړوند معلومات
د HDMI Intel FPGA IP کارونکي لارښود

Intel Corporation. ټول حقونه خوندي دي. Intel، د Intel لوگو، او د Intel نورې نښې د Intel Corporation یا د هغې د فرعي شرکتونو سوداګریزې نښې دي. Intel د خپل FPGA او سیمیکمډکټر محصولاتو فعالیت د Intel معیاري تضمین سره سم اوسني مشخصاتو ته تضمینوي، مګر دا حق خوندي کوي چې په هر وخت کې پرته له خبرتیا څخه په هر محصول او خدماتو کې بدلون راولي. Intel هیڅ مسؤلیت یا مسؤلیت په غاړه نه اخلي چې د غوښتنلیک یا د کوم معلوماتو، محصول، یا خدماتو کارولو څخه رامینځته کیږي چې دلته تشریح شوي پرته له دې چې د Intel لخوا په لیکلي ډول موافقه شوې وي. د انټیل پیرودونکو ته مشوره ورکول کیږي چې د وسیلې ځانګړتیاو وروستۍ نسخه ترلاسه کړي مخکې لدې چې په کوم خپاره شوي معلوماتو تکیه وکړي او د محصولاتو یا خدماتو لپاره امر کولو دمخه.
* نور نومونه او نښې ممکن د نورو ملکیت په توګه ادعا شي.

اسناد / سرچینې

intel AN 776 UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین Example [pdf] د کارونکي لارښود AN 776 UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین Example، AN 776، UHD HDMI 2.0 ویډیو فارمیټ تبادله ډیزاین Example

حوالې

• د کارن لارښود