Manwal ta' Istruzzjoni għall-Aġġustament tal-Prestazzjoni ta' Cisco għall-Pjattaformi UCS M8

Is-Sistema Bażika ta' Input-and-Output (BIOS) tittestja u tinizzjalizza l-komponenti tal-ħardwer ta' sistema u tibda s-sistema operattiva minn apparat tal-ħażna. Sistema komputazzjonali tipika għandha diversi settings tal-BIOS li jikkontrollaw l-imġiba tas-sistema. Uħud minn dawn is-settings huma direttament relatati mal-prestazzjoni tas-sistema.
This document explains the BIOS settings that are valid for the Cisco Unified Computing System™ (Cisco UCS®) M8 servers with AMD EPYC™ 4th Gen and 5th Gen processors. It describes how to optimize the BIOS settings to meet requirements for best performance and energy efficiency for the Cisco UCS X215c M8 Compute Nodes, Cisco UCS C245 M8 Rack Servers, and Cisco UCS C225 M8 Rack Servers.

Dan id-dokument jiddiskuti wkoll is-settings tal-BIOS li jistgħu jintgħażlu għal diversi tipi ta' tagħbija tax-xogħol fuq servers Cisco UCS M8 bi proċessuri AMD EPYC tar-4 u l-5 Ġenerazzjoni. Il-fehim tal-għażliet tal-BIOS jgħinek tagħżel valuri xierqa biex tikseb prestazzjoni ottimali tas-sistema.
Dan id-dokument ma jiddiskutix l-għażliet tal-BIOS għal rilaxxi speċifiċi tal-firmware tas-servers Cisco UCS M8 ibbażati fuq proċessuri AMD EPYC tar-4 u l-5 Ġenerazzjoni. Is-settings murija hawn huma ġeneriċi.

Dak li se titgħallem

Il-proċess li tissettja l-għażliet tal-prestazzjoni fil-BIOS tas-sistema tiegħek jista' jkun skoraġġanti u konfuż, u xi wħud mill-għażliet li tista' tagħżel mhumiex ċari. Għal ħafna mill-għażliet, trid tagħżel bejn l-ottimizzazzjoni ta' server għall-iffrankar tal-enerġija jew għall-prestazzjoni. Dan id-dokument jipprovdi xi linji gwida ġenerali u suġġerimenti biex jgħinuk tikseb prestazzjoni ottimali mis-servers Cisco UCS M8 tiegħek li jużaw CPUs tal-familja AMD EPYC tar-4 u l-5 Ġenerazzjoni.

Proċessuri tas-Serje AMD EPYC 9004

The AMD EPYC 9004 Series processors are built with innovative Zen 4 cores and AMD Infinity architecture. AMD EPYC 9004 Series processors incorporate compute cores, memory controllers, I/O controllers, Reliability, Availability, and Serviceability (RAS), and security features into an integrated System on a Chip (SoC). The AMD EPYC 9004 Series Processor retains the proven Multi-Chip Module (MCM) Chiplet architecture of prior successful AMD EPYC processors while making further improvements to the SoC components. The SoC includes the Core Complex Dies (CCDs), which contain Core Complexes (CCXs), which contain the Zen 4–4-based cores.

AMD EPYC 9004 Series processors are based on the new Zen 4 compute core. The Zen 4 core is manufactured using a 5nm process and is designed to provide an Instructions per Cycle (IPC) uplift and frequency improvements over prior-generation Zen cores. Each core has a larger L2 cache and improved cache effectiveness over the prior generation.

Each core supports Simultaneous Multithreading (SMT), which enables two separate hardware threads to run independently, sharing the corresponding core’s L2 cache.

The Core Complex (CCX) is where up to eight Zen 4–based cores share a L3 or Last Level Cache (LLC). Enabling Simultaneous Multithreading (SMT) allows a single CCX to support up to 16 concurrent hardware threads.

Il-proċessuri tal-AMD EPYC 9004 Series jinkludu t-teknoloġija AMD 3D V-Cache die-stacking li tippermetti lill-proċessuri tas-Serje 9700 jiksbu integrazzjoni taċ-chiplets aktar effiċjenti. L-arkitettura taċ-Chiplets 3D tal-AMD tqiegħed il-madum tal-cache L3 vertikalment biex tipprovdi sa 96MB ta' cache L3 għal kull die (u sa 1 GB L3 Cache għal kull socket) filwaqt li xorta tipprovdi kompatibilità tas-socket mal-mudelli kollha tal-proċessuri tal-AMD EPYC 9004 Series.

Il-proċessuri tas-Serje AMD EPYC 9004 bit-teknoloġija AMD 3D V-Cache jużaw logic stacking ewlieni fl-industrija bbażat fuq proċess ta' "bumpless" chip-on-wafer ta' twaħħil ibridu tar-ram mar-ram biex jippermettu aktar minn 200 darba d-densitajiet ta' interkonnessjoni tat-teknoloġiji 2D attwali (u aktar minn 15-il darba d-densitajiet ta' interkonnessjoni ta' teknoloġiji 3D oħra li jużaw solder bumps), li jissarraf f'latency aktar baxxa, bandwidth ogħla, u effiċjenzi akbar fil-qawwa u termali.

The CCDs connect to memory, I/O, and each other through an updated I/O Die (IOD). This central AMD Infinity Fabric provides the data path and control support to interconnect CCXs, memory, and I/O. Each CCD connects to the IOD via a dedicated high-speed Global Memory Interconnect (GMI) link. The IOD helps maintain cache coherency and additionally provides the interface to extend the data fabric to a potential second processor via its xGMI, or G-links. AMD EPYC 9004 Series processors support up to 4 xGMI (or G-links) with speeds up to 32Gbps.

The IOD exposes DDR5 memory channels, PCIe Gen5, CXL 1.1+, and Infinity Fabric links. The IOD provides twelve Unified Memory Controllers (UMCs) that support DDR5 memory.
Kull UMC jista' jappoġġja sa 2 Dual In-line Memory Modules (DIMMs) għal kull kanal (DPC) għal massimu ta' 24 DIMMs għal kull sokit. Il-proċessuri AMD EPYC tar-4 Ġenerazzjoni jistgħu jappoġġjaw sa 6TB ta' memorja DDR5 għal kull sokit. Li jkollok kanali tal-memorja addizzjonali u aktar veloċi meta mqabbla mal-ġenerazzjonijiet preċedenti ta' proċessuri AMD EPYC jipprovdi bandwidth tal-memorja addizzjonali biex jitimgħu proċessuri b'għadd għoli ta' qlub. L-interleaving tal-memorja fuq 2, 4, 6, 8, 10, u 12-il kanal jgħin biex jiġi ottimizzat għal varjetà ta' tagħbijiet tax-xogħol u konfigurazzjonijiet tal-memorja.

Kull proċessur jista' jkollu sett ta' 4 P-links u 4 G-links. Disinn ta' motherboard OEM jista' juża G-link biex jew jikkonnettja ma' proċessur AMD EPYC ieħor tar-4 Ġenerazzjoni jew biex jipprovdi korsiji PCIe Gen5 addizzjonali. Il-proċessuri AMD EPYC tar-4 Ġenerazzjoni jappoġġjaw sa tmien settijiet ta' korsiji I/O x16-bit, jiġifieri, 128 korsija ta' PCIe Gen5 b'veloċità għolja fi pjattaformi b'sokit wieħed u sa 160 korsija fi pjattaformi b'sokit doppju.

Il-proċessuri AMD EPYC 9004 Series tar-4 Ġenerazzjoni huma mibnija bl-ispeċifikazzjonijiet elenkati fit-Tabella 1.

Tabella 1. Speċifikazzjonijiet tal-proċessur AMD EPYC 9004 Series tar-4 Ġenerazzjoni

Oġġett	Speċifikazzjoni
Teknoloġija tal-proċess tal-qlub	5 nanometri (nm) Zen 4
Numru massimu ta' qlub	128
Veloċità massima tal-memorja	4800 Mega-Trasferimenti kull sekonda (MT/s)
Kanali massimi tal-memorja	12 għal kull sokit
Kapaċità massima tal-memorja	6 TB għal kull sokit
PCI	128 korsiji (massimu) għal sokit wieħed 160 lanes (maximum) for 2-socket PCIe Gen 5

For more information about the AMD EPYC 9004 Series processors’ microarchitecture, see Fuqview of AMD EPYC 9004 Series Processors Microarchitecture.

Proċessuri tas-Serje AMD EPYC 9005

Sistemi bbażati fuq proċessuri AMD EPYC tal-5 Ġenerazzjoni jistgħu jappoġġjaw inizjattivi tal-IT minn konsolidazzjoni u modernizzazzjoni taċ-ċentri tad-dejta għal ħtiġijiet ta' applikazzjonijiet tal-intrapriżi dejjem aktar impenjattivi. Dawn is-sistemi jistgħu jippermettu l-espansjoni tal-AI fl-intrapriża filwaqt li jappoġġjaw l-imperattivi tan-negozju biex itejbu l-effiċjenza enerġetika u jrażżnu t-tifrix taċ-ċentri tad-dejta permezz ta' appoġġ ta' densità għolja għall-virtualizzazzjoni u l-ambjenti tal-cloud. Il-modernizzazzjoni tal-infrastruttura tal-IT hija essenzjali biex jiġi lliberat l-ispazju u l-enerġija biex jiġu akkomodati l-AI u inizjattivi kummerċjali innovattivi oħra fi ħdan l-ispazji eżistenti taċ-ċentri tad-dejta.

Il-proċessuri tal-AMD EPYC kisbu b'mod konsistenti żidiet b'żewġ ċifri fil-prestazzjoni taċ-ċiklu tal-istruzzjoni għal kull arloġġ (IPC) ma' kull ġenerazzjoni ġdida, u l-aħħar qalba Zen 5 fil-proċessuri tal-AMD EPYC tal-5 Ġenerazzjoni tagħti titjib sinifikanti għall-workloads tal-ML, HPC, u tal-intrapriżi. Il-qalba Zen 5c tagħna ottimizzata għall-effiċjenza tagħti s-saħħa lis-CPUs bl-ogħla għadd ta' qlub minn kwalunkwe proċessur bl-arkitettura x86, u tagħti l-ogħla densità ta' qlub għal workloads virtwali u tal-cloud.

Il-proċessuri tal-AMD EPYC tal-5 Ġenerazzjoni jippermettulek tespandi u tindirizza univers ta’ domandi ta’ tagħbija tax-xogħol li dejjem qed jikber. L-arkitettura ibrida u b’ħafna ċippijiet tagħna tippermettilna nisseparaw mogħdijiet ta’ innovazzjoni u nwasslu prodotti konsistentement innovattivi u ta’ prestazzjoni għolja. Il-qlub Zen 5 u Zen 5c jirrappreżentaw avvanz sinifikanti ieħor mill-aktar ġenerazzjoni reċenti, b’appoġġ ġdid għal applikazzjonijiet ta’ tagħlim awtomatiku u inferenza kumplessi ħafna.

Fil-proċessuri AMD EPYC tal-5 Ġenerazzjoni, nużaw żewġ qlub differenti biex nindirizzaw firxa ta' ħtiġijiet ta' tagħbija tax-xogħol billi nvarjaw it-tip u n-numru ta' qlub u kif nippakkjawhom.

Qalba Zen 5

This core is optimized for high performance. Up to eight cores are combined to create a core complex (CCX) that includes a 32-MB shared L3 cache. This core complex is fabricated onto a die (CCD), up to 16 of which can be configured into an EPYC 9005 processor for up to 128 cores in the SP5 form factor. Compared to the previous generation, 5th Gen AMD EPYC processors, powered by the advanced Zen 5 core, along with faster memory and other key CPU improvements, provide 20 percent greater integer and 34 percent higher floating-point performance in 64-core processors operating within the same 360W TDP range 9xx5-070, 9xx5-073.

Qalba Zen 5c

Dan il-qalba huwa ottimizzat għad-densità u l-effiċjenza. Għandu l-istess loġika ta' trasferiment ta' reġistru bħall-qalba Zen 5, iżda t-tqassim fiżiku tiegħu jieħu inqas spazju u huwa ddisinjat biex jagħti aktar prestazzjoni għal kull watt. Il-kumpless tal-qalba Zen 5c jinkludi sa 16-il qalba u cache L32 ta' 3 MB kondiviża. Sa 12 minn dawn is-CCDs jistgħu jiġu kkombinati ma' CCD I/O biex jipprovdu CPUs b'sa 192 qalba f'fattur ta' forma SP5.

Il-proċessuri AMD EPYC 9005 Series tar-5 Ġenerazzjoni huma mibnija bl-ispeċifikazzjonijiet elenkati fit-Tabella 2.

Tabella 2. Speċifikazzjonijiet tal-proċessur AMD EPYC 9005 Series tal-5 ġenerazzjoni

Oġġett	Speċifikazzjoni
Teknoloġija tal-proċess tal-qlub	4-nanometer (nm) Zen 5 and 3-nanometer Zen 5c
Numru massimu ta' qlub	192
Maximum L3 cache	512 MB
Veloċità massima tal-memorja	6000 Mega-Trasferimenti kull sekonda (MT/s)
Kanali massimi tal-memorja	12 għal kull sokit
Kapaċità massima tal-memorja	6 TB għal kull sokit
PCI	128 lanes (max.) for 1-socket 160 lanes (max.) for 2-socket PCIe Gen 5

Nota: Il-pjattaformi Cisco UCS M8 jappoġġjaw biss sa 160 qalba 400W TDP tal-proċessuri Zen 5c.
For more information about the AMD EPYC 9005 Series 5th Gen processors microarchitecture, see Fuqview of AMD EPYC 9005 Series Processors Microarchitecture.

Topoloġija ta' Aċċess għall-Memorja Mhux Uniformi (NUMA)

Il-proċessuri tal-AMD EPYC tas-Serje 9004 u 9005 jużaw arkitettura ta' Aċċess għall-Memorja Mhux Uniformi (NUMA) fejn jistgħu jeżistu latenzi differenti skont il-prossimità ta' qalba tal-proċessur mal-memorja u l-kontrolluri tal-I/O. L-użu tar-riżorsi fl-istess nodu NUMA jipprovdi prestazzjoni tajba uniformi, filwaqt li l-użu tar-riżorsi f'nodi differenti jżid il-latenzi.
Utent jista' jaġġusta s-setting tal-BIOS tan-NUMA Nodes Per Socket (NPS) tas-sistema biex jottimizza din it-topoloġija NUMA għall-ambjent operattiv u l-ammont ta' xogħol speċifiċi tiegħu. PereżempjuampJiġifieri, jekk tissettja NPS=4, il-proċessur jiġi diviż fi kwadranti, fejn kull kwadrant għandu 3 CCDs, 3 UMCs, u hub I/O wieħed. L-eqreb distanza I/O bejn il-proċessur u l-memorja hija bejn il-qlub, il-memorja, u l-periferali I/O fl-istess kwadrant. L-aktar distanza 'l bogħod hija bejn qlub u kontrollur tal-memorja jew hub I/O fi kwadranti trans-djagonali (jew il-proċessur l-ieħor f'konfigurazzjoni 1P). Il-lokalità tal-qlub, il-memorja, u l-hub/apparati IO f'sistema bbażata fuq NUMA hija fattur importanti meta tiġi aġġustata l-prestazzjoni.

Fil-proċessuri EPYC tar-4 Ġenerazzjoni, l-ottimizzazzjonijiet għall-interkonnessjonijiet Infinity Fabric naqqsu d-differenzi fil-latency saħansitra aktar. Bl-użu tal-proċessuri EPYC tas-Serje 9004, għal applikazzjonijiet li jeħtieġu li joħorġu l-aħħar wieħed jew tnejn fil-mija tal-latency mir-referenzi tal-memorja, il-ħolqien ta' affinità bejn il-firxiet tal-memorja u d-die tas-CPU (Zen 4 jew Zen 4c) jista' jtejjeb il-prestazzjoni. Il-Figura 1 turi kif jaħdem dan. Jekk taqsam id-die I/O f'erba' kwadranti għal konfigurazzjoni NPS=4, se tara li sitt DIMMs jidħlu fi tliet kontrolluri tal-memorja, li huma konnessi mill-qrib permezz ta' Infinity Fabric (GMI) ma' sett ta' sa tliet die tas-CPU Zen 4, jew sa 24 qalba tas-CPU.

Fig: 1

Dijagramma blokk tal-proċessur AMD EPYC 4th Gen b'dominji NUMA
Fil-proċessuri EPYC tal-5 Ġenerazzjoni, it-titjib li sar fl-interkonnessjonijiet tal-AMD Infinity Fabric naqqas id-differenzi fil-latency saħansitra aktar. L-użu tal-proċessuri EPYC tas-Serje 9005, għal applikazzjonijiet li jeħtieġu li joħorġu l-aħħar wieħed jew tnejn fil-mija tal-latency mir-referenzi tal-memorja, biex tinħoloq affinità bejn il-firxiet tal-memorja u d-die tas-CPU (Zen 5 jew Zen 5c), jista' jtejjeb il-prestazzjoni. Il-Figura 2 turi kif jaħdem dan. Jekk taqsam id-die tal-I/O f'erba' kwadranti għal konfigurazzjoni NPS=4, se tara li sitt DIMMs jidħlu fi tliet kontrolluri tal-memorja, li huma konnessi mill-qrib permezz ta' Infinity Fabric (GMI) ma' sett ta' sa erba' die tas-CPU Zen 5 jew sa tliet die tas-CPU Zen 5c.

Fig: 2

Dijagramma blokk tal-proċessur AMD EPYC 5th Gen b'dominji NUMA

NPS1
Issettjar ta' NPS=1 jindika nodu NUMA wieħed għal kull sokit. Dan l-issettjar jikkonfigura l-kanali tal-memorja kollha fuq il-proċessur f'nodu NUMA wieħed. Il-qlub kollha tal-proċessur, il-memorja kollha mwaħħla, u l-apparati PCIe kollha konnessi mas-SoC jinsabu f'dak in-nodu NUMA wieħed. Il-memorja hija interleaved tul il-kanali tal-memorja kollha fuq il-proċessur fi spazju ta' indirizz wieħed.

NPS2
Is-setting ta' NPS=2 jikkonfigura kull proċessur f'żewġ dominji NUMA li jiġbru nofs il-qlub u nofs il-kanali tal-memorja f'dominju NUMA wieħed, u l-qlub u l-kanali tal-memorja li jifdal f'tieni dominju NUMA. Il-memorja hija interleaved bejn is-sitt kanali tal-memorja f'kull dominju NUMA. L-apparati PCIe se jkunu lokali għal wieħed miż-żewġ nodi NUMA skont in-nofs li għandu l-kumpless tal-għerq PCIe għal dak l-apparat.

NPS4
Issettjar ta' NPS=4 jaqsam il-proċessur f'erba' nodi NUMA għal kull sokit b'kull kwadrant loġiku kkonfigurat bħala d-dominju NUMA tiegħu stess. Il-memorja hija interleaved tul il-kanali tal-memorja assoċjati ma' kull kwadrant. L-apparati PCIe se jkunu lokali għal wieħed mill-erba' dominji NUMA tal-proċessur, skont il-kwadrant IOD li għandu l-kumpless tal-għerq PCIe korrispondenti għal dak l-apparat. Kull par ta' kanali tal-memorja huwa interleaved. Dan huwa rakkomandat għall-HPC u tagħbijiet tax-xogħol oħra paralleli ħafna. Trid tuża NPS4 meta tibda sistemi Windows b'CPU SMT attivat għal proċessuri AMD EPYC b'aktar minn 64 qalba, għaliex il-Windows jillimita d-daqs ta' grupp ta' CPU għal massimu ta' 64 qalba loġika.

Nota: For Windows systems, verify that the number of logical processors per NUMA node <=64 by using either NPS2 or NPS4 instead of the default NPS1.

NPS0 (mhux rakkomandat)

Is-setting ta' NPS=0 jindika dominju NUMA wieħed tas-sistema kollha (fiż-żewġ sokits f'konfigurazzjoni ta' żewġ sokits). Dan is-setting jikkonfigura l-kanali tal-memorja kollha fuq is-sistema f'nodu NUMA wieħed. Il-memorja hija interleaved fil-kanali tal-memorja kollha fuq is-sistema fi spazju ta' indirizz wieħed. Il-qlub kollha tal-proċessur fis-sokits kollha, il-memorja kollha mwaħħla, u l-apparati PCIe kollha konnessi ma' kwalunkwe proċessur jinsabu f'dak id-dominju NUMA wieħed.

Cache tas-Saff 3 bħala Dominju NUMA

Minbarra s-settings tal-NPS, hemm disponibbli għażla oħra tal-BIOS biex jinbidlu l-konfigurazzjonijiet tan-NUMA. Bl-għażla Layer 3 Cache as NUMA (L3CAN), kull cache Layer 3 (waħda għal kull CCD) hija esposta bħala n-nodu NUMA tagħha stess. PereżempjuampPereżempju, proċessur wieħed bi 8 CCDs ikollu 8 nodi NUMA: wieħed għal kull CCD. F'dan il-każ, sistema b'żewġ sokits ikollha total ta' 16-il nodu NUMA.

Issettjar tal-proċessur

Din it-taqsima tiddeskrivi l-għażliet tal-proċessur li tista' tikkonfigura.
Modalità SMT tas-CPU
You can set the CPU Simultaneous Multithreading (CPU SMT) option to enable or disable logical processor cores on processors that support the AMD CPU SMT mode option. When the CPU SMT mode is set to Auto (enabled), each physical processor core operates as two logical processor cores and allows multithreaded software applications to process threads in parallel within each processor.

Xi workloads, inklużi ħafna dawk HPC, josservaw riżultat newtrali għall-prestazzjoni jew saħansitra negattiv għall-prestazzjoni meta s-CPU SMT ikun attivat. Xi applikazzjonijiet, u mhux biss il-qalba fiżika, huma liċenzjati mit-thread tal-hardware bħala attivati. Għal dawk ir-raġunijiet, id-diżattivazzjoni tas-CPU SMT fuq il-proċessur tas-Serje EPYC 9004 tiegħek tista' tkun mixtieqa. Barra minn hekk, xi sistemi operattivi m'għandhomx appoġġ għall-x2APIC fil-proċessur tas-Serje EPYC 9004 attivat, li huwa meħtieġ biex jappoġġja lil hinn minn 255 thread. Jekk qed tħaddem sistema operattiva li ma tappoġġjax l-implimentazzjoni x2APIC tal-AMD, u għandek żewġ proċessuri ta' 64-core installati, ikollok bżonn tiddiżattiva s-CPU SMT. It-Tabella 3 tiġbor fil-qosor is-settings.

Għandek tittestja l-għażla tas-CPU hyperthreading kemm jekk attivata kif ukoll jekk diżattivata fl-ambjent speċifiku tiegħek. Jekk qed tħaddem applikazzjoni b'ħajta waħda, għandek tiddiżattiva l-hyperthreading.

Tabella 3. CPU SMT settings

L-issettjar

Għażliet

CPU SMT control

● Auto: uses two hardware threads per core

● Disable: uses a single hardware thread per core

● Enable: uses a double hardware thread per core

Modalità ta' Magna Virtwali Sikura (SVM)
Il-modalità Secure Virtual Machine (SVM) tippermetti karatteristiċi ta' virtualizzazzjoni tal-proċessur u tippermetti lil pjattaforma tħaddem diversi sistemi operattivi u applikazzjonijiet f'partizzjonijiet indipendenti. Il-modalità AMD SVM tista' tiġi ssettjata għal wieħed mill-valuri li ġejjin:

Diżattivat: il-proċessur ma jippermettix il-virtualizzazzjoni.
Attivat: il-proċessur jippermetti sistemi operattivi multipli f'partizzjonijiet indipendenti.

Jekk ix-xenarju tal-applikazzjoni tiegħek ma jeħtieġx virtualizzazzjoni, imbagħad iddiżattiva t-teknoloġija tal-virtualizzazzjoni tal-AMD. Wara li l-virtualizzazzjoni tiġi diżattivata, iddiżattiva wkoll l-għażla tal-AMD IOMMU, li tista' tikkawża differenzi fil-latenza għall-aċċess għall-memorja. It-Tabella 4 tiġbor fil-qosor is-settings.

Tabella 4. Virtualization option settings

L-issettjar	Għażliet
SVM	● Enabled ● Disabled

Stati C tad-DF
Bħall-qlub tas-CPU, l-AMD Infinity Fabric jista' jidħol fi stati ta' enerġija aktar baxxa waqt li jkun wieqaf. Madankollu, ikun hemm dewmien meta jinbidel lura għall-modalità ta' enerġija sħiħa, u dan jikkawża xi jitter tal-latenza. F'tagħbija tax-xogħol b'latenza baxxa jew waħda b'I/O bursty, tista' tiddiżattiva l-karatteristika tal-istati C tad-Data Fabric (DF) biex tikseb aktar prestazzjoni, b'kompromess ta' konsum ogħla ta' enerġija. It-Tabella 5 tiġbor fil-qosor is-settings.

Tabella 5. Stati C tad-DF

L-issettjar	Għażliet
Stati C tad-DF	● Auto/Enabled: allows the AMD Infinity Fabric to enter a low-power state ● Disabled: prevents the AMD Infinity Fabric from entering a low-power state

Cache tal-ACPI SRAT L3 bħala Dominju NUMA

Meta l-issettjar tal-ACPI SRAT L3 Cache as NUMA Domain ikun attivat, kull cache tas-Saff-3 jiġi espost bħala nodu NUMA. Bl-issettjar tal-Layer 3 Cache as NUMA Domain (L3CAN), kull cache tas-Saff-3 (waħda għal kull CCD) tiġi esposta bħala n-nodu NUMA tagħha stess. PereżempjuampPereżempju, proċessur wieħed bi 8 CCDs ikollu 8 nodi NUMA: wieħed għal kull CCD. Sistema b'żewġ proċessuri jkollha total ta' 16-il nodu NUMA.

Din l-issettjar tista' ttejjeb il-prestazzjoni għal workloads ottimizzati ħafna għan-NUMA jekk it-workloads jew il-komponenti tat-workloads jistgħu jiġu mwaħħla ma' qlub f'CCX u jekk jistgħu jibbenefikaw mill-qsim ta' cache Layer-3. Meta din l-issettjar tkun diżattivata, id-dominji NUMA jiġu identifikati skont l-issettjar tal-parametru NUMA NPS.

Some operating systems and hypervisors do not perform Layer 3–aware scheduling, and some workloads benefit from having Layer 3 declared as a NUMA domain. Table 6 summarizes the settings.

Tabella 6. ACPI SRAT Layer 3 Cache as NUMA Domain settings

L-issettjar

Għażliet

ACPI SRAT L3 Cache Bħala Dominju NUMA

● Auto (disabled)

● Disable: does not report each Layer-3 cache as a NUMA domain to the OS

● Enable: reports each Layer-3 cache as a NUMA domain to the OS

Diżattivazzjoni tat-Tisħiħ tal-Prestazzjoni tal-Algoritmu (APBDIS)

Allows you to select the Algorithm Performance Boost (APB) disable value for the SMU. In the default state, the AMD Infinity Fabric selects between a full-power and low-power fabric clock and memory clock, based on fabric and memory use. However, in certain scenarios involving low bandwidth but latency-sensitive traffic
(and memory latency checkers), The transition from low power to full power can adversely affect latency. Setting APBDIS to 1 (to disable Algorithm Performance Boost [APB]) and specifying a fixed Infinity Fabric P-state of 0 will force the Infinity Fabric and memory controllers into full-power mode, eliminating any such latency jitter. Certain CPU processors and memory population options result in a scenario in which setting a fixed Infinity Fabric P- state of 1 will reduce memory latency at the expense of memory bandwidth. This setting may benefit applications known to be sensitive to memory latency. Table 7 summarizes the settings.

Tabella 7. APBDIS setting

L-issettjar

Għażliet

APBDIS

● Auto (0): sets an auto APBDIS for the SMU. This is the default option.

● 0: dynamically switches Infinity Fabric P-state based on link use

● 1: enables fixed Infinity Fabric P-state control

SOC fiss P-State SP5F 19h
Iġiegħel l-istat-P ikun jew indipendenti jew dipendenti, kif irrappurtat mill-oġġett ACPI _PSD. Jibdel l-Istat-P tas-SOC jekk l-APBDIS ikun attivat. Fejn, F tirreferi għall-familja tal-proċessuri.

L-issettjar

Għażliet

SOC fiss P-State SP5F 19h

● P0: highest-performing Infinity Fabric P-state

● P1: next-highest-performing Infinity Fabric P-state

● P2: next-highest-performing Infinity Fabric P-state after P1

Is-settings tal-xGMI: konnessjoni bejn is-sokits
F'sistema b'żewġ sokits, il-proċessuri huma interkonnessi permezz ta' links xGMI minn sokit għal sokit, parti mill-Infinity Fabric li jgħaqqad il-komponenti kollha tas-SoC flimkien.
Tagħbijiet tax-xogħol li ma jafux bin-NUMA jistgħu jeħtieġu l-massimu tal-bandwidth xGMI minħabba komunikazzjoni estensiva bejn is-sokits. Tagħbijiet tax-xogħol li jafu bin-NUMA jistgħu jkunu jridu jimminimizzaw il-qawwa xGMI għax m'għandhomx ħafna traffiku bejn is-sokits u jippreferu jużaw iż-żieda fis-CPU boost. Il-wisa' tal-karreġġjata xGMI tista' titnaqqas minn x16 għal x8 jew x2, jew link xGMI jista' jiġi diżattivat jekk il-konsum tal-enerġija jkun għoli wisq.

Konfigurazzjoni tal-link xGMI u veloċità massima xGMI b'4 links (Cisco xGMI max Speed)

Tista' tissettja n-numru ta' links xGMI u l-veloċità massima għal-link xGMI. Jekk tissettja dan il-valur għal veloċità aktar baxxa, tista' tiffranka l-enerġija mhux ċentrali li tista' tintuża biex iżżid il-frekwenza tal-qalba jew tnaqqas l-enerġija ġenerali. Tnaqqas ukoll il-bandwidth cross-socket u żżid il-latency cross-socket. Is-Cisco UCS C245 M8 Rack Server jappoġġja erba' links xGMI b'veloċità massima ta' 32 Gbps.
Is-settings tal-Veloċità Massima ta' Cisco xGMI jippermettu li tiġi kkonfigurata l-konfigurazzjoni tal-xGMI Link u l-Veloċità Massima ta' 4-Link/3-Link xGMI. L-attivazzjoni tal-veloċità massima ta' Cisco xGMI tissettja l-Konfigurazzjoni tal-xGMI Link għal 4, u l-Veloċità Massima ta' 4-Link xGMI hija 32 Gbps. Id-diżattivazzjoni tas-settings tal-Veloċità Massima ta' Cisco xGMI tapplika l-valuri awtomatiċi.

It-Tabella 8 tiġbor fil-qosor is-settings.

Tabella 8. Is-settings tal-link xGMI

L-issettjar	Għażliet
Cisco xGMI Max Speed	● Disabled (default) ● Enabled
Konfigurazzjoni tal-Link xGMI	● Auto ● 1 ● 2 ● 3 ● 4
Veloċità Massima ta' 4-Link xGMI	● Auto (25 Gbps) ● 20 Gbps ● 25 Gbps ● 32 Gbps
Veloċità Massima ta' 3-Link xGMI	● Auto (25 Gbps) ● 20 Gbps ● 25 Gbps ● 32 Gbps

Nota: This BIOS feature is applicable only to Cisco UCS X215c M8 Compute Nodes and Cisco UCS C245 M8 Rack Servers with 2-socket configurations.

Prestazzjoni mtejba tas-CPU
Din l-għażla tal-BIOS tgħin lill-utenti jimmodifikaw is-settings tal-prestazzjoni mtejba tas-CPU. Meta tkun attivata, din l-għażla taġġusta s-settings tal-proċessur u tippermetti lill-proċessur jaħdem b'mod aggressiv, li jista' jtejjeb il-prestazzjoni ġenerali tas-CPU iżda jista' jirriżulta f'konsum ogħla tal-enerġija. Il-valuri għal din l-għażla tal-BIOS jistgħu jkunu Awtomatiku jew Diżattivat. B'mod awtomatiku, l-għażla tal-prestazzjoni mtejba tas-CPU hija diżattivata.

Nota: This BIOS feature is applicable only to Cisco UCS X215c M8 Compute Nodes and Cisco UCS C245 M8 Rack Servers. When this option is enabled, we highly recommend setting the fan policy at maximum power.

B'mod awtomatiku, din l-issettjar tal-BIOS hija Diżattivata.

Issettjar tal-memorja

Tista' tikkonfigura s-settings tal-Memorja deskritti f'din it-taqsima.

Nodi NUMA għal kull Sokit (NPS)

This setting lets you specify the number of desired NUMA Nodes Per Socket (NPS) and enables a tradeoff between reducing local memory latency for NUMA-aware or highly parallelizable workloads and increasing per-core memory bandwidth for non-NUMA-friendly workloads. Socket interleave (NPS0) will attempt to interleave the two sockets together into one NUMA node. 4th Gen AMD EPYC processors support a varying number of NUMA NPS values depending on the internal NUMA topology of the processor. NPS2 and NPS4 may not be options on certain processors or with certain memory populations.

F'servers b'sokit wieħed, in-numru ta' nodi NUMA għal kull sokit jista' jkun 1, 2, jew 4, għalkemm mhux il-valuri kollha huma appoġġjati minn kull proċessur. Il-prestazzjoni għal applikazzjonijiet li huma ottimizzati ħafna għan-NUMA tista' titjieb billi n-numru ta' nodi NUMA għal kull sokit jiġi ssettjat għal valur appoġġjat akbar minn 1.

The default configuration (one NUMA Domain per socket) is recommended for most workloads. NPS4 is recommended for High-Performance Computing (HPC) and other highly parallel workloads. When using 200-Gbps network adapters, NPS2 may be preferred to provide a compromise between memory latency and memory bandwidth for the Network Interface Card (NIC).

This setting is independent of the Advanced Configuration and Power Interface (ACPI) Static Resource Affinity Table (SRAT) Layer- 3 (L3) cache as a NUMA Domain setting. When ACPI SRAT L3 Cache as NUMA Domain is enabled, this setting then determines the memory interleaving granularity. With NPS1, all eight memory channels are interleaved. With NPS2, every four channels are interleaved with each other. With NPS4, every pair of channels is interleaved. Table 9 summarizes the settings.

Tabella 9. NUMA NPS settings

L-issettjar

Għażliet

NUMA Nodes per Socket

● Auto (NPS1)

● NPS0: interleave memory accesses across all channels in both sockets (not recommended).

● NPS1: interleave memory accesses across all eight channels in each socket; reports one NUMA node per socket (unless L3 Cache as NUMA is enabled).

● NPS2: interleave memory accesses across groups of four channels (ABCD and EFGH) in each socket; reports two NUMA nodes per socket (unless L3 Cache as NUMA is enabled).

● NPS4: interleave memory accesses across pairs of channels (AB, CD, EF, and GH) in each socket; reports four NUMA nodes per socket (unless L3 Cache as NUMA is enabled).

Unità ta' Ġestjoni tal-Memorja I/O (IOMMU)
The I/O Memory Management Unit (IOMMU) provides several benefits and is required when using x2 programmable interrupt controller (x2APIC). Enabling the IOMMU allows devices (such as the EPYC integrated SATA controller) to present separate interrupt requests (IRQs) for each attached device instead of one IRQ for the subsystem. The IOMMU also allows operating systems to provide additional protection for Direct Memory Access (DMA)–capable I/O devices. IOMMU also helps filter and remap interrupts from peripheral devices. Table 10 summarizes the settings.

Tabella 10. IOMMU settings

L-issettjar

Għażliet

IOMMU

● Auto (enabled)

● Disabled: disable IOMMU support

● Enabled: enable IOMMU support

Interleaving tal-memorja
L-interleaving tal-memorja hija teknika li jużaw is-CPUs biex iżidu l-bandwidth tal-memorja disponibbli għal applikazzjoni. Mingħajr interleaving, blokki konsekuttivi tal-memorja, ħafna drabi linji tal-cache, jinqraw mill-istess bank tal-memorja. Għalhekk, is-softwer li jaqra memorja konsekuttiva jkollu jistenna li titlesta operazzjoni ta' trasferiment tal-memorja qabel ma jibda l-aċċess li jmiss għall-memorja. Bl-interleaving tal-memorja attivat, blokki konsekuttivi tal-memorja jkunu f'banek differenti, u għalhekk kollha jistgħu jikkontribwixxu għall-bandwidth ġenerali tal-memorja li programm jista' jikseb.
L-AMD tirrakkomanda li t-tmien kanali tal-memorja għal kull sokit tas-CPU jkunu mimlija bil-kanali kollha li jkollhom l-istess kapaċità. Dan l-approċċ jippermetti lis-sottosistema tal-memorja topera fil-modalità ta' interleaving bi tmien direzzjonijiet, li għandha tipprovdi l-aħjar prestazzjoni fil-biċċa l-kbira tal-każijiet. It-Tabella 11 tiġbor fil-qosor is-settings.

Tabella 11. Issettjar tal-interleaving tal-memorja

L-issettjar	Għażliet
Interleaving tal-memorja	● Enabled: interleaving is enabled with supported memory DIMM configuration. ● Disable: no interleaving is performed.

Issettjar tal-enerġija

Tista' tikkonfigura s-settings tal-istat tal-enerġija deskritti f'din it-taqsima.

Spinta fil-prestazzjoni ewlenija
Il-karatteristika ta' spinta tal-prestazzjoni tal-qalba tippermetti lill-proċessur li jagħmel tranżizzjoni għal frekwenza ogħla mill-frekwenza bażi tas-CPU, abbażi tad-disponibbiltà tal-enerġija, il-headroom termali, u n-numru ta' qlub attivi fis-sistema. Iż-żieda fil-prestazzjoni tal-qalba tista' tikkawża jitter minħabba tranżizzjonijiet tal-frekwenza tal-qlub tal-proċessur.
Xi workloads m'għandhomx għalfejn ikunu jistgħu jaħdmu bl-ogħla frekwenza tal-qalba biex jintlaħqu livelli aċċettabbli ta' prestazzjoni. Biex tikseb effiċjenza aħjar fl-enerġija, tista' tissettja frekwenza massima ta' spinta tal-qalba. Din l-issettjar ma tippermettilekx li tissettja frekwenza fissa; tillimita biss il-frekwenza massima ta' spinta. Il-prestazzjoni attwali ta' spinta tiddependi fuq ħafna fatturi u settings oħra msemmija f'dan id-dokument. It-Tabella 12 tiġbor fil-qosor is-settings.

Tabella 12. Issettjar tat-tisħiħ tal-prestazzjoni ewlenija

L-issettjar

Għażliet

Spinta fil-prestazzjoni ewlenija

● Auto (enabled): allows the processor to transition to a higher frequency (turbo frequency) than

the CPU’s base frequency

● Disabled: disables the CPU core boost frequency

Kontroll globali tal-istat C

C-states are a processor’s CPU core inactive power states. C0 is the operational state in which instructions are processed, and higher-numbered C-states (C1, C2, etc.) are low-power states in which the core is idle. The Global C-state setting can be used to enable and disable C-states on the server. By default, the global C-state control is set to Auto, which enables cores to enter lower power states; this can cause jitter due to frequency transitions of the processor cores. When this setting is disabled, the CPU cores will operate at the C0 and C1 states. Table 13 summarizes the settings.

C-states are exposed through ACPI objects and can be dynamically requested by software. Software can request a C-state change either by executing a HALT instruction or by reading from a particular I/O address. The actions taken by the processor when entering the low-power C-state can also be configured by software. The 4th Gen AMD EPYC processor’s core is designed to support as many as three AMD-specified C-states:
I/O-based C0, C1, and C2.

Tabella 13. Issettjar globali tal-istat C

L-issettjar	Għażliet
Kontroll globali tal-istat C	● Auto (enabled): enables I/O-based C-states ● Disabled: disables I/O-based C-states

Prefetchers tal-ħardwer tal-istreaming tas-Saff 1 u tas-Saff 2
Il-biċċa l-kbira tat-tagħbijiet tax-xogħol jibbenefikaw mill-użu ta' prefetchers tal-ħardwer tal-istreaming Layer-1 u Layer-2 (L1 Stream HW Prefetcher u L2 Stream HW Prefetcher) biex jiġbru d-dejta u jżommu l-pipeline ewlieni okkupat. Madankollu, xi tagħbijiet tax-xogħol huma każwali ħafna fin-natura tagħhom u fil-fatt jiksbu prestazzjoni ġenerali aħjar jekk wieħed jew it-tnejn li huma prefetchers ikunu diżattivati. B'mod awtomatiku, iż-żewġ prefetchers ikunu attivati. It-Tabella 14 tiġbor fil-qosor is-settings.

Tabella 14. Is-settings tal-prefetcher tal-ħardwer tal-istreaming tas-Saff 1 u tas-Saff 2

L-issettjar

Għażliet

L1 Stream HW Prefetcher

● Auto (Enabled)

● Disable: disables prefetcher

● Enable: enables prefetcher

L2 Stream HW Prefetcher

● Auto (Enabled)

● Disable: disables prefetcher

● Enable: enables prefetcher

Slider tad-Determiniżmu
L-islajder tad-Determinism jippermetti li tagħżel bejn prestazzjoni uniformi f'sistemi kkonfigurati b'mod identiku f'ċentru tad-dejta, billi tissettja s-server għas-setting tal-Prestazzjoni, jew il-prestazzjoni massima ta' kwalunkwe sistema individwali iżda bi prestazzjoni varjabbli fiċ-ċentru tad-dejta, billi tissettja s-server għas-setting tal-Qawwa. Meta l-islajder tad-Determinism ikun issettjat għal Prestazzjoni, kun żgur li l-Qawwa tad-Disinn Termali (cTDP) u l-Limitu tal-Qawwa tal-Pakkett (PPL) konfigurabbli huma ssettjati għall-istess valur. L-issettjar awtomatiku (Awtomatiku) għall-biċċa l-kbira tal-proċessuri huwa l-modalità tad-Determinism tal-Prestazzjoni, li tippermetti lill-proċessur jopera f'livell ta' enerġija aktar baxx bi prestazzjoni konsistenti. Għal prestazzjoni massima, issettja l-islajder tad-Determinism għal Qawwa. It-Tabella 15 tiġbor fil-qosor is-settings.

Tabella 15. Is-settings tas-slider tad-Determiniżmu

L-issettjar

Għażliet

Slider tad-Determiniżmu

● Auto: this setting is equal to the Performance option.

● Power: ensures maximum performance levels for each CPU in a large population of identically configured CPUs by throttling CPUs only when they reach the same cTDP

● Performance: ensures consistent performance levels across a large population of identically configured CPUs by throttling some CPUs to operate at a lower power level

CPPC: Kontroll tal-Prestazzjoni tal-Proċessur Kollaborattiv
Collaborative Processor Performance Control (CPPC) was introduced with ACPI 5.0 as a mode to communicate performance between an operating system and the hardware. This mode can be used to allow the OS to control when and how much turbo boost can be applied in an effort to maintain energy efficiency. Not all operating systems support CPPC, but Microsoft began support with Microsoft Windows 2016 and later.
It-Tabella 16 tiġbor fil-qosor is-settings.

Tabella 16. Is-settings tas-CPPC

L-issettjar

Għażliet

CPPC

● Auto

● Disabled: disabled

● Enabled: allows the OS to make performance and power optimization requests using ACPI CPPC

Qawwa profile għażla F19h
L-għażla tal-istat P tad-DF fil-profile Il-politika hija megħluba mill-firxa tal-istat P, l-għażla tal-BIOS, jew l-għażla tal-BIOS APB_DIS, fejn F tirreferi għall-familja tal-proċessuri u M tindika l-mudell.

Settings

Għażliet

Qawwa profile għażla F19h

● Efficiency mode

● High-performance mode

● Maximum I/O performance mode

● Balanced memory performance mode

● Balanced core performance mode

● Balanced core memory performance mode

● Auto

Politika tal-kontroll tal-fannijiet
Il-politika tal-fann tippermettilek tikkontrolla l-veloċità tal-fann biex tnaqqas il-konsum tal-enerġija tas-server u l-livelli tal-ħoss. Qabel l-użu tal-politika tal-fann, il-veloċità tal-fann tiżdied awtomatikament meta t-temperatura ta' kwalunkwe komponent tas-server taqbeż il-limitu stabbilit. Biex tgħin tiżgura li l-veloċitajiet tal-fann ikunu baxxi, it-temperaturi tal-limitu tal-komponenti ġeneralment kienu ssettjati għal valuri għoljin. Għalkemm dan l-imġiba kien adattat għall-biċċa l-kbira tal-konfigurazzjonijiet tas-server, ma kienx jindirizza s-sitwazzjonijiet li ġejjin:

Prestazzjoni massima tas-CPU: Għal prestazzjoni għolja, ċerti CPUs iridu jitkessħu sostanzjalment taħt it-temperatura limitu stabbilita. Dan it-tkessiħ jeħtieġ veloċitajiet għoljin ħafna tal-fann, li jirriżulta f'żieda fil-konsum tal-enerġija u fil-livelli tal-ħoss.
Konsum baxx ta' enerġija: Biex tgħin tiżgura l-inqas konsum ta' enerġija, il-fannijiet iridu jaħdmu bil-mod ħafna u, f'xi każijiet, jieqfu kompletament fuq servers li jippermettu dan l-imġiba. Iżda veloċitajiet baxxi tal-fann jistgħu jikkawżaw li s-servers jisħnu żżejjed. Biex tevita din is-sitwazzjoni, trid tħaddem il-fannijiet b'veloċità li hija moderatament aktar mgħaġġla mill-inqas veloċità possibbli.

Tista' tagħżel il-politiki tal-fann li ġejjin:

Ibbilanċjat: This is the default policy. This setting can cool almost any server configuration, but it may not be suitable for servers with PCIe cards, because these cards overheat easily.

Enerġija Baxxa: This setting is well suited for minimal-configuration servers that do not contain any PCIe cards.
Qawwa Għolja: This setting can be used for server configurations that require fan speeds ranging from 60 to 85 percent. This policy is well suited for servers that contain PCIe cards that easily overheat and have high temperatures. The minimum fan speed set with this policy varies for each server platform, but it is approximately in the range of 60 to 85 percent.
Qawwa massima: This setting can be used for server configurations that require extremely high fan speeds ranging between 70 and 100 percent. This policy is well suited for servers that contain PCIe cards that easily overheat and have extremely high temperatures. The minimum fan speed set with this policy varies for each server platform, but it is approximately in the range of 70 to 100 percent.

Akustiku: The fan speed is reduced to reduce noise levels in acoustic-sensitive environments. Rather than regulating energy consumption and preventing component throttling as in other modes, the Acoustic option could result in short-term throttling to achieve a lowered noise level. Applying this fan control policy may result in short-duration transient performance impacts.

Nota: This policy is configurable for standalone Cisco UCS C-Series M8 servers using the Cisco Integrated Management Controller (IMC) console and the Cisco IMC supervisor. From the Cisco IMC web fil-console, agħżel Compute > Power Policies > Configured Fan Policy > Fan Policy.

For Cisco Intersight®–managed C-Series M8 servers, this policy is configurable using fan policies.

Is-settings tal-BIOS għal Cisco UCS X215c M8 Compute Nodes, Cisco UCS C245 M8 Rack Servers, u Cisco UCS C225 M8 Rack Servers

It-Tabella 17 telenka l-ismijiet tat-tokens tal-BIOS, id-defaults, u l-valuri appoġġjati għas-servers Cisco UCS M8 bil-familji ta' proċessuri AMD EPYC tar-4 u l-5 ġenerazzjoni.

Tabella 17. Ismijiet u valuri tat-tokens tal-BIOS

Isem tat-token tal-BIOS	Valur default	Valuri appoġġjati
Proċessur
Modalità SMT tas-CPU	Awtomatiku (attivat)	Awtomatiku, Attivat, Diżattivat
Modalità SVM	Ippermettiet	Enabled, Disabled
Stati C tad-DF	Awtomatiku (attivat)	Awtomatiku, Attivat, Diżattivat
ACPI SRAT L3 Cache as NUMA Dominju	Awtomatiku (diżattivat)	Awtomatiku, Attivat, Diżattivat
APBDIS	Awto (0)	Awto, 0, 1
SOC fiss P-State SP5F 19h	P0	P0, P1, P2
4-link xGMI veloċità massima*	Awtomatiku (32Gbps)	Auto, 20Gbps, 25Gbps, 32Gbps
Prestazzjoni mtejba tas-CPU*	B'diżabilità	Auto, Diżabbli
Memorja
NUMA nodes per socket	Awtomatiku (NPS1)	Awtomatiku, NPS0, NPS1, NPS2, NPS4
IOMMU	Awtomatiku (attivat)	Awtomatiku, Attivat, Diżattivat
Interleaving tal-memorja	Awtomatiku (attivat)	Awtomatiku, Attivat, Diżattivat
Qawwa/prestazzjoni
Spinta fil-prestazzjoni ewlenija	Awtomatiku (attivat)	Auto, Diżabbli
Kontroll globali tal-istat C	B'diżabilità	Awtomatiku, Attivat, Diżattivat
L1 Stream HW Prefetcher	Awtomatiku (attivat)	Awtomatiku, Attivat, Diżattivat
L2 Stream HW Prefetcher	Awtomatiku (attivat)	Awtomatiku, Attivat, Diżattivat
Slider tad-Determiniżmu	Awtomatiku (qawwa)	Awtomatika, Qawwa, Prestazzjoni
CPPC	Awtomatiku (diżattivat)	Awtomatiku, Diżattivat, Attivat

Isem tat-token tal-BIOS	Valur default	Valuri appoġġjati
Qawwa profile għażla F19h	Mod ta 'prestazzjoni għolja	Modalità ta' prestazzjoni tal-memorja bbilanċjata, modalità ta' effiċjenza, modalità ta' prestazzjoni għolja, modalità ta' prestazzjoni massima ta' I/O, modalità ta' prestazzjoni tal-qalba bbilanċjata, modalità ta' prestazzjoni tal-memorja tal-qalba bbilanċjata

Rakkomandazzjonijiet tal-BIOS għal diversi workloads ta' skop ġenerali

Din it-taqsima tiġbor fil-qosor is-settings tal-BIOS rakkomandati biex jiġu ottimizzati l-workloads għal skopijiet ġenerali:

Intensiv fil-komputazzjoni
Intensiv fl-I/O
Effiċjenza tal-enerġija
Latenza baxxa

It-taqsimiet li ġejjin jiddeskrivu kull ammont ta' xogħol.

Tagħbijiet ta' xogħol intensivi tas-CPU

Għal tagħbija tax-xogħol intensiva mis-CPU, l-għan huwa li x-xogħol għal xogħol wieħed jitqassam fuq diversi CPUs biex jitnaqqas il-ħin tal-ipproċessar kemm jista' jkun. Biex tagħmel dan, trid tħaddem porzjonijiet tax-xogħol b'mod parallel. Kull proċess, jew thread, jimmaniġġja porzjon tax-xogħol u jwettaq il-kalkoli fl-istess ħin. Is-CPUs tipikament jeħtieġu jiskambjaw informazzjoni malajr, u jeħtieġu ħardwer ta' komunikazzjoni speċjalizzat.

CPU-intensive workloads generally benefit from processors or memory that achieves the maximum turbo frequency for any individual core at any time. Processor power management settings can be applied to help ensure that any component frequency increase can be readily achieved. CPU intensive workloads are general-purpose workloads, so optimizations are performed generically to increase processor core and memory speed, and performance tunings that typically benefit from faster computing time are used.

Tagħbijiet tax-xogħol intensivi fl-I/O

I/O-intensive optimizations are configurations that depend on maximum throughput between I/O and memory. Processor utilization–based power management features that affect performance on the links between I/O and memory are disabled.

Tagħbijiet tax-xogħol effiċjenti fl-enerġija

L-ottimizzazzjonijiet effiċjenti fl-enerġija huma l-aktar settings komuni ta' prestazzjoni bbilanċjata. Dawn jibbenefikaw il-biċċa l-kbira tat-tagħbijiet tax-xogħol tal-applikazzjonijiet filwaqt li jippermettu wkoll settings tal-ġestjoni tal-enerġija li għandhom ftit impatt fuq il-prestazzjoni ġenerali. Is-settings li huma applikati għal tagħbijiet tax-xogħol effiċjenti fl-enerġija jżidu l-prestazzjoni ġenerali tal-applikazzjoni aktar milli l-effiċjenza tal-enerġija. Is-settings tal-ġestjoni tal-enerġija tal-proċessur jistgħu jaffettwaw il-prestazzjoni meta jintużaw sistemi operattivi ta' virtualizzazzjoni. Għalhekk, dawn is-settings huma rakkomandati għal klijenti li tipikament ma jirfinawx il-BIOS għat-tagħbijiet tax-xogħol tagħhom.

Tagħbijiet tax-xogħol b'latenza baxxa
Tagħbijiet tax-xogħol li jeħtieġu latency baxxa, bħal kummerċ finanzjarju u pproċessar f'ħin reali, jeħtieġu li s-servers jipprovdu rispons konsistenti tas-sistema. Tagħbijiet tax-xogħol b'latency baxxa huma għal klijenti li jitolbu l-inqas ammont ta' latency komputazzjonali għat-tagħbijiet tax-xogħol tagħhom. Il-veloċità u r-rendiment massimu ħafna drabi jiġu ssagrifikati biex titnaqqas il-latency komputazzjonali ġenerali. Il-ġestjoni tal-enerġija tal-proċessur u karatteristiċi oħra ta' ġestjoni li jistgħu jintroduċu latency komputazzjonali huma diżattivati.
Biex tikseb latency baxxa, trid tifhem il-konfigurazzjoni tal-ħardwer tas-sistema li qed tiġi ttestjata. Fatturi importanti li jaffettwaw il-ħinijiet ta' rispons jinkludu n-numru ta' qlub, it-threads tal-ipproċessar għal kull qalba, in-numru ta' nodi NUMA, l-arranġamenti tas-CPU u l-memorja fit-topoloġija NUMA, u t-topoloġija tal-cache f'nodu NUMA. L-għażliet tal-BIOS ġeneralment huma indipendenti mill-OS, u sistema operattiva b'latency baxxa aġġustata sew hija wkoll meħtieġa biex tinkiseb prestazzjoni deterministika.

Sommarju tas-settings tal-BIOS ottimizzati għal workloads ta' skop ġenerali

It-Tabella 18 tiġbor fil-qosor is-settings tal-BIOS ottimizzati għal workloads ta' skop ġenerali.

Table 18. BIOS recommendations for CPU-intensive, I/O-intensive, energy-efficiency, and low-latency workloads

Għażliet tal-BIOS	BIOS values (platform default)	Intensiv fis-CPU	Intensiv fl-I/O	Enerġija effiċjenza	Latenza baxxa
Proċessur
Modalità SMT tas-CPU	Awtomatiku (attivat)	Auto	Auto	Auto	B'diżabilità
Modalità SVM	Ippermettiet	Ippermettiet	Ippermettiet	Ippermettiet	B'diżabilità
Stati C tad-DF	Awtomatiku (attivat)	Auto	B'diżabilità	Auto	B'diżabilità
ACPI SRAT L3 Cache as NUMA Domain	Awtomatiku (diżattivat)	Ippermettiet	Auto	Auto	Auto
APBDIS	Awto (0)	1	1	Auto	Auto
SOC fiss P-State SP5F 19h	P0	P0	P0	P2	P0
4-link xGMI veloċità massima	Awtomatiku (32Gbps)	Auto	Auto	Auto	Auto
Prestazzjoni mtejba tas-CPU	B'diżabilità	Auto	B'diżabilità	B'diżabilità	B'diżabilità
Memorja
Nodi NUMA għal kull socket	Awtomatiku (NPS1)	NPS4	NPS4	Auto	Auto
IOMMU	Awtomatiku (attivat)	Karozza *	Auto	Auto	B'diżabilità*
Memorja interleaving	Awtomatiku (attivat)	Karozza *	Auto	Auto	B'diżabilità*

Għażliet tal-BIOS	BIOS values (platform default)	Intensiv fis-CPU	Intensiv fl-I/O	Enerġija effiċjenza	Latenza baxxa
Qawwa/prestazzjoni
Core performance spinta	Awtomatiku (attivat)	Auto	Auto	Auto	B'diżabilità
Kontroll globali tal-Istat C	B'diżabilità	B'diżabilità	Ippermettiet	Ippermettiet	B'diżabilità
L1 Stream HW Prefetcher	Awtomatiku (attivat)	Auto	Auto	B'diżabilità	Auto
L2 Stream HW Prefetcher	Awtomatiku (attivat)	Auto	Auto	B'diżabilità	Auto
Slider tad-Determiniżmu	Awtomatiku (qawwa)	Auto	Auto	Auto	Prestazzjoni
CPPC	Awtomatiku (diżattivat)	Auto	Auto	Ippermettiet	Auto
Qawwa profile għażla F19h	Mod ta 'prestazzjoni għolja	High- performance mode	Maximum I/O performance mode	Modalità ta' effiċjenza	Mod ta 'prestazzjoni għolja

Nota: BIOS tokens with * highlighted are applicable only for Cisco UCS X215c M8 Compute Nodes and Cisco UCS C245 M8 Rack Servers.

If your application scenario does not require virtualization, then disable AMD virtualization technology. With virtualization disabled, also disable the AMD IOMMU option. It can cause differences in latency for memory access. See the AMD performance tuning guide għal aktar informazzjoni.

Rakkomandazzjonijiet addizzjonali tal-BIOS għal workloads tal-intrapriża

Din it-taqsima tiġbor fil-qosor is-settings ottimali tal-BIOS għal workloads tal-intrapriża:

Virtualization
Kontenituri
Relational Database (RDBMS)
Analytical Database (Bigdata)
HPC workloads

It-taqsimiet li ġejjin jiddeskrivu kull ammont ta' xogħol tal-intrapriża.

Virtualization workloads
AMD Virtualization Technology provides manageability, security, and flexibility in IT environments that use software-based virtualization solutions. With this technology, a single server can be partitioned and can be projected as several independent servers, allowing the server to run different applications on the operating system simultaneously. It is important to enable AMD Virtualization Technology in the BIOS to support virtualization workloads.

The CPUs that support hardware virtualization enable the processor to run multiple operating systems in virtual machines. This feature involves some overhead because the performance of a virtual operating system is comparatively slower than that of the native OS.
For more information, see AMD’s VMware vSphere Tuning Guide.

Tagħbijiet tax-xogħol tal-kontejners
Il-konteniturizzazzjoni ta' pjattaforma ta' applikazzjoni u d-dipendenzi assoċjati tagħha tastratti l-infrastruttura sottostanti u d-differenzi tal-OS għall-effiċjenza. Kull kontenitur huwa miġbur f'pakkett wieħed li fih ambjent ta' runtime sħiħ, inkluża applikazzjoni bid-dipendenzi, il-libreriji u binarji oħra kollha tagħha, u konfigurazzjoni. files meħtieġa biex titħaddem dik l-applikazzjoni. Il-kontejners li jħaddmu applikazzjonijiet f'ambjent ta' produzzjoni jeħtieġu ġestjoni biex jiżguraw ħin ta' tħaddim konsistenti. Jekk kontenitur ma jaħdimx, allura kontenitur ieħor jeħtieġ li jibda awtomatikament.

Workloads that scale and perform well on bare metal should see a similar scaling curve in a container environment with minimal performance overhead. Some containerized workloads can even see close to 0% performance variance compared to bare metal. Large overhead generally means that application settings and/or container configuration are not optimally set. These topics are beyond the scope of this tuning guide. However, the CPU load balancing behavior of Kubernetes or other container orchestration platform schedulers may assign or load balance containerized applications differently than in a bare metal environment.

For more information, see AMD’s Kubernetes Container Tuning Guide.

Tagħbijiet tax-xogħol tad-Database Relazzjonali
L-integrazzjoni ta' RDBMS bħal Oracle, MySQL, PostgreSQL, jew Microsoft SQL Server ma' proċessuri AMD EPYC tista' twassal għal prestazzjoni mtejba tad-database, speċjalment f'ambjenti li jeħtieġu konkorrenza għolja, ipproċessar rapidu ta' mistoqsijiet, u użu effiċjenti tar-riżorsi. L-arkitettura tal-proċessuri AMD EPYC tippermetti lid-databases jisfruttaw qlub u threads multipli b'mod effettiv, li huwa ta' benefiċċju speċjalment għal workloads transazzjonali, analitika, u proċessar ta' dejta fuq skala kbira.

Fil-qosor, l-użu ta' proċessuri AMD EPYC f'ambjenti RDBMS jista' jwassal għal titjib sinifikanti fil-prestazzjoni, l-iskalabbiltà, u l-effiċjenza fl-ispejjeż, u dan jagħmilha għażla b'saħħitha għal soluzzjonijiet ta' databases tal-intrapriżi.

Il-proċessuri AMD EPYC tar-4 Ġenerazzjoni jipprovdu Operazzjonijiet ta' Input/Output Kull Sekonda (IOPS) u throughput għoljin għad-databases kollha. L-għażla tas-CPU t-tajba hija importanti għall-arkivjar tal-prestazzjoni ottimali tal-applikazzjoni tad-database.

For more information, see AMD’s RDBMS Tuning Guide.

Tagħbijiet tax-xogħol tal-Analitika tad-Dejta Kbira
Big Data Analytics involves the examination of vast amounts of data to uncover hidden patterns, correlations, and other insights that can be used to make better decisions. This requires significant computational power, memory capacity, and I/O bandwidth—areas where AMD EPYC processors excel.

Il-proċessuri tal-AMD EPYC jipprovdu pjattaforma robusta għall-Big Data Analytics, billi joffru l-qawwa komputazzjonali, il-kapaċità tal-memorja, u l-bandwidth tal-I/O meħtieġa biex jimmaniġġjaw id-domandi tal-ipproċessar tad-dejta fuq skala kbira. L-iskalabbiltà, l-effiċjenza fl-ispejjeż, u l-effiċjenza fl-enerġija tagħhom jagħmluhom għażla konvinċenti għal organizzazzjonijiet li qed ifittxu li jibnu jew jaġġornaw l-infrastruttura tal-Big Data Analytics tagħhom.

Tagħbijiet tax-xogħol tal-HPC (Kompjuters ta' prestazzjoni għolja)

HPC refers to cluster-based computing that uses multiple individual nodes that are connected and that work in parallel to reduce the amount of time required to process large data sets that would otherwise take exponentially longer to run on any one system. HPC workloads are computation-intensive and typically also network-I/O intensive. HPC workloads require high-quality

CPU components and high-speed, low-latency network fabrics for their Message Passing Interface (MPI) connections.

Il-clusters tal-kompjuters jinkludu nodu ewlieni li jipprovdi punt wieħed għall-amministrazzjoni, l-iskjerament, il-monitoraġġ u l-ġestjoni tal-cluster. Il-clusters għandhom ukoll komponent intern ta' ġestjoni tat-tagħbija tax-xogħol, magħruf bħala l-iskedatur, li jimmaniġġja l-oġġetti tax-xogħol kollha li deħlin (imsejħa xogħlijiet). Tipikament, it-tagħbijiet tax-xogħol HPC jeħtieġu numru kbir ta' nodi b'netwerks MPI mhux imblukkati sabiex ikunu jistgħu jiskalaw. L-iskalabbiltà tan-nodi hija l-aktar fattur importanti fid-determinazzjoni tal-prestazzjoni użabbli miksuba ta' cluster.

L-HPC jeħtieġ netwerk I/O b'bandwidth għoli. Meta tippermetti l-appoġġ għall-Aċċess Dirett għall-Cache (DCA), il-pakketti tan-netwerk imorru direttament fil-cache tal-proċessur tas-Saff 3 minflok fil-memorja prinċipali. Dan l-approċċ inaqqas l-għadd ta' ċikli I/O tal-HPC iġġenerati mit-tagħbijiet tax-xogħol tal-HPC meta jintużaw ċerti adapters Ethernet, li min-naħa tiegħu jżid il-prestazzjoni tas-sistema.

For more information, see AMD’s High-Performance Computing (HPC) Tuning Guide.

Sommarju tas-settings tal-BIOS rakkomandati għal workloads tal-intrapriża

It-Tabella 19 tiġbor fil-qosor it-tokens u s-settings tal-BIOS rakkomandati għal diversi workloads tal-intrapriża.

Tabella 19.
BIOS recommendations for virtualization, containers, RDBMS, big-data analytics, and HPC enterprise workloads

Għażliet tal-BIOS	BIOS values (platform default)	Virtualization/ container	RDBMS	Big-data analitiċi	HPC
Proċessur
Modalità SMT tas-CPU	Ippermettiet	Ippermettiet	Ippermettiet	B'diżabilità	B'diżabilità
Modalità SVM	Ippermettiet	Ippermettiet	Ippermettiet	Ippermettiet	Ippermettiet
Stati C tad-DF	Awtomatiku (Attivat)	Auto	B'diżabilità	Auto	Auto
ACPI SRAT L3 Cache as NUMA Domain	Auto (Disabled)	Auto	Auto	Auto	Auto
APBDIS	Awto (0)	Auto	1	1	1
SOC fiss P-State SP5F 19h	P0	P0	P0	P0	P0
4-link xGMI max veloċità*	Awtomatiku (32Gbps)	Auto	Auto	Auto	Auto
Prestazzjoni mtejba tas-CPU*	B'diżabilità	B'diżabilità	B'diżabilità	B'diżabilità	Auto

Għażliet tal-BIOS	BIOS values (platform default)	Virtualization/ container	RDBMS	Big-data analitiċi	HPC
Memorja
Nodi NUMA għal kull socket	Awtomatiku (NPS1)	Auto	NPS4	Auto	NPS4
IOMMU	Awtomatiku (Attivat)	Auto	Auto	Auto	Auto
Interleaving tal-memorja	Awtomatiku (Attivat)	Auto	Auto	Auto	Auto
Qawwa/prestazzjoni
Core performance spinta	Awtomatiku (Attivat)	Auto	Auto	Auto	Auto
Kontroll globali tal-Istat C	B'diżabilità	Ippermettiet	Ippermettiet	Ippermettiet	Ippermettiet
L1 Stream HW Prefetcher	Awtomatiku (Attivat)	Auto	Auto	Auto	Auto
L2 Stream HW Prefetcher	Awtomatiku (Attivat)	Auto	Auto	Auto	Auto
Slider tad-Determiniżmu	Auto (Power)	Auto	Auto	Auto	Auto
CPPC	Auto (Disabled)	Ippermettiet	Auto	Ippermettiet	Auto
Qawwa profile għażla F19h	Mod ta 'prestazzjoni għolja	Mod ta 'prestazzjoni għolja	Maximum I/O performance mode	High- performance mode	High- performance mode

Nota: BIOS tokens with *highlighted are not applicable only for single socket optimized platform like Cisco UCS C225 M8 1U Rack Server.

If your workloads have few vCPUs per virtual machine (that is, less than a quarter of the number of cores per socket), then the following settings tend to provide the best performance:
- NUMA NPS (nodes per socket) = 4
- LLC As NUMA turned on
If your workload virtual machines have a large number of vCPUs (that is, greater than half the number of cores per socket), then the following settings tend to provide the best performance:
- NUMA NPS (nodes per socket) = 1
- LLC As NUMA turned off

Għal aktar informazzjoni, ara l- VMware vSphere Tuning Guide.

Gwida għall-irfinar tas-sistema operattiva għal prestazzjoni għolja

Is-sistemi operattivi Microsoft Windows, VMware ESXi, Red Hat Enterprise Linux, u SUSE Linux jiġu b'ħafna karatteristiċi ġodda ta' ġestjoni tal-enerġija li huma attivati awtomatikament. Għalhekk, trid tirfina s-sistema operattiva biex tikseb l-aħjar prestazzjoni.

For additional performance documentation, see the AMD EPYC performance tuning guides.

Linux (Red Hat u SUSE)
Il-gvernatur tas-CPUfreq jiddefinixxi l-karatteristiċi tal-enerġija tas-CPU tas-sistema, li min-naħa tagħhom jaffettwaw il-prestazzjoni tas-CPU. Kull gvernatur għandu l-imġiba, l-iskop u l-adegwatezza uniċi tiegħu f'termini ta' tagħbija tax-xogħol.

Ir-regolatur tal-prestazzjoni jisforza lis-CPU juża l-ogħla frekwenza tal-arloġġ possibbli. Din il-frekwenza hija ssettjata statikament u ma tinbidilx. Għalhekk, dan ir-regolatur partikolari ma joffri l-ebda benefiċċju ta' ffrankar tal-enerġija. Huwa adattat biss għal sigħat ta' tagħbija tax-xogħol tqila, u anke dakinhar, biss matul żminijiet meta s-CPU rarament (jew qatt) ikun wieqaf. L-issettjar awtomatiku huwa "on demand," li jippermetti lis-CPU jilħaq il-frekwenza massima tal-arloġġ meta t-tagħbija tas-sistema tkun għolja, u l-frekwenza minima tal-arloġġ meta s-sistema tkun wieqaf. Għalkemm dan l-issettjar jippermetti lis-sistema taġġusta l-konsum tal-enerġija skont it-tagħbija tas-sistema, jagħmel dan għad-detriment tal-latenza mill-bdil tal-frekwenza.

Il-gvernatur tal-prestazzjoni jista' jiġi ssettjat bl-użu tal-kmand cpupower: cpupower frequency-set -g performance

Għal aktar informazzjoni, ara l-links li ġejjin:

Red Hat Enterprise Linux: Issettja l-gvernatur tal-prestazzjoni tas-CPUfreq.
SUSE Enterprise Linux Server: Issettja l-gvernatur tal-prestazzjoni tas-CPUfreq.

Microsoft Windows Server 2019 u 2022
Għal Microsoft Windows Server 2019, awtomatikament jintuża l-pjan tal-enerġija Bilanċjat (rakkomandat). Din l-issettjar tippermetti l-konservazzjoni tal-enerġija, iżda tista' tikkawża żieda fil-latenza (ħin ta' rispons aktar bil-mod għal xi kompiti), u tista' tikkawża problemi ta' prestazzjoni għal applikazzjonijiet li jużaw ħafna CPU. Għal prestazzjoni massima, issettja l-pjan tal-enerġija għal Prestazzjoni Għolja.

Għal aktar informazzjoni, ara l-link li ġej:

Microsoft Windows and Hyper-V: Set the power policy to High Performance.

VMware ESXi
Fil-VMware ESXi, il-ġestjoni tal-enerġija tal-host hija mfassla biex tnaqqas il-konsum tal-enerġija tal-hosts tal-ESXi waqt li jkunu mixgħula. Issettja l-politika tal-enerġija għal Prestazzjoni Għolja biex tikseb l-ogħla prestazzjoni.

Għal aktar informazzjoni, ara l-links li ġejjin:

VMware ESXi: Set the power policy to High Performance.

Konklużjoni

Meta tkun qed tirfina s-settings tal-BIOS tas-sistema għall-prestazzjoni, trid tikkunsidra numru ta' għażliet ta' proċessur u memorja. Jekk l-aħjar prestazzjoni hija l-mira tiegħek, kun żgur li tagħżel għażliet li jottimizzaw il-prestazzjoni bi preferenza għall-iffrankar tal-enerġija. Esperimenta wkoll b'għażliet oħra, bħal memory interleaving u CPU hyperthreading. L-aktar importanti, ivvaluta l-impatt ta' kwalunkwe setting fuq il-prestazzjoni li jeħtieġu l-applikazzjonijiet tiegħek.

Għal aktar informazzjoni

Għal aktar informazzjoni dwar is-Server Cisco UCS M8 bil-proċessuri AMD tar-4 u l-5 ġenerazzjoni, ara r-riżorsi li ġejjin:

Gwida għat-token tal-IMM BIOS:
- https://www.cisco.com/c/en/us/td/docs/unified_computing/ucs/Intersight/IMM_BIOS_Tokens_Guide

/b_IMM_Server_BIOS_Tokens_Guide.pdf

Kwartieri Ġenerali tal-Amerika
Cisco Systems, Inc.
San Jose, CA
Kwartieri Ġenerali tal-Asja-Paċifiku
Cisco Systems (USA) Pte. Ltd.
Singapor
Kwartieri Ġenerali tal-Ewropa
Cisco Systems International BV Amsterdam,
L-Olanda

Cisco għandha aktar minn 200 uffiċċju madwar id-dinja. L-indirizzi, in-numri tat-telefon, u n-numri tal-fax huma elenkati fuq il-Cisco Websit fuq https://www.cisco.com/go/offices. Cisco and the Cisco logo are trademarks or registered trademarks of Cisco and/or its affiliates in the U.S. and other countries, To view lista ta 'trademarks Cisco, mur din URL: https://www.cisco.com/go/trademarks. Third-party trademarks mentioned are the property of their respective owners. The use of the word partner does not imply a partnership relationship between CISCO and any other company. (1 1 1 OR)
Stampat fl-Istati Uniti
Cll-4692101-03
07/25

Dokumenti / Riżorsi

L-Aġġustament tal-Prestazzjoni tas-Cisco għall-Pjattaformi tas-Cisco UCS M8 [pdfManwal tal-Istruzzjonijiet
C245 M8, Irfinar tal-Prestazzjoni għal Pjattaformi Cisco UCS M8, Irfinar għal Pjattaformi Cisco UCS M8, Pjattaformi Cisco UCS M8, Pjattaformi UCS M8, Pjattaformi M8, Pjattaformi

Referenzi

Manwal għall-Utent

Cisco Performance Tuning for UCS M8 Platforms

L-iskop u l-ambitu tad-dokument

Dak li se titgħallem

Proċessuri tas-Serje AMD EPYC 9004

Proċessuri tas-Serje AMD EPYC 9005

Topoloġija ta' Aċċess għall-Memorja Mhux Uniformi (NUMA)

Issettjar tal-proċessur

Issettjar tal-memorja

Issettjar tal-enerġija

Rakkomandazzjonijiet tal-BIOS għal diversi workloads ta' skop ġenerali

Sommarju tas-settings tal-BIOS ottimizzati għal workloads ta' skop ġenerali

Rakkomandazzjonijiet addizzjonali tal-BIOS għal workloads tal-intrapriża

Gwida għall-irfinar tas-sistema operattiva għal prestazzjoni għolja

Konklużjoni

Għal aktar informazzjoni

Dokumenti / Riżorsi

Referenzi

Ħalli kumment

Ikkanċella tweġiba