ഉള്ളടക്കം മറയ്ക്കുക

2.2 സിമുലേഷൻ

2.3 വിഭവ വിനിയോഗം

3 ഉൽപ്പന്ന ഉപയോഗ നിർദ്ദേശങ്ങൾ

3.1 ഘട്ടം 1: ഹാർഡ്‌വെയർ നടപ്പിലാക്കൽ

3.2 ഘട്ടം 2: സിമുലേഷൻ

3.3 ഘട്ടം 3: വിഭവ വിനിയോഗം

3.3.1 പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

3.3.1.1 റഫറൻസുകൾ

3.3.2 ബന്ധപ്പെട്ട പോസ്റ്റുകൾ

UG0644 DDR AXI ആർബിറ്റർ

ഉൽപ്പന്ന വിവരം

DDR AXI ആർബിറ്റർ ഒരു ഹാർഡ്‌വെയർ ഘടകമാണ്
DDR-SDRAM ഓൺ-ചിപ്പ് കൺട്രോളറുകളിലേക്കുള്ള 64-ബിറ്റ് AXI മാസ്റ്റർ ഇന്റർഫേസ്.
ബഫറിംഗിനായി വീഡിയോ ആപ്ലിക്കേഷനുകളിൽ ഇത് സാധാരണയായി ഉപയോഗിക്കുന്നു
വീഡിയോ പിക്സൽ ഡാറ്റയുടെ പ്രോസസ്സിംഗ്. ഉൽപ്പന്ന ഉപയോക്തൃ മാനുവൽ നൽകുന്നു
ഹാർഡ്‌വെയർ നടപ്പിലാക്കുന്നതിനെക്കുറിച്ചുള്ള വിശദമായ വിവരങ്ങളും നിർദ്ദേശങ്ങളും,
സിമുലേഷൻ, വിഭവ വിനിയോഗം.

ഹാർഡ്‌വെയർ നടപ്പിലാക്കൽ

DDR-SDRAM-മായി ഇന്റർഫേസ് ചെയ്യുന്നതിനാണ് DDR AXI ആർബിറ്റർ രൂപകൽപ്പന ചെയ്തിരിക്കുന്നത്
ഓൺ-ചിപ്പ് കൺട്രോളറുകൾ. ഇത് 64-ബിറ്റ് AXI മാസ്റ്റർ ഇന്റർഫേസ് നൽകുന്നു
ഇത് വീഡിയോ പിക്സൽ ഡാറ്റയുടെ വേഗത്തിലുള്ള പ്രോസസ്സിംഗ് സാധ്യമാക്കുന്നു. ഉൽപ്പന്ന ഉപയോക്താവ്
മാനുവൽ DDR AXI-യുടെ വിശദമായ ഡിസൈൻ വിവരണം നൽകുന്നു
ആർബിറ്ററും അതിന്റെ ഹാർഡ്‌വെയർ നടപ്പിലാക്കലും.

സിമുലേഷൻ

ഉൽപ്പന്ന ഉപയോക്തൃ മാനുവൽ അനുകരിക്കുന്നതിനുള്ള നിർദ്ദേശങ്ങൾ നൽകുന്നു
MSS SmartDesign, Testbench ടൂളുകൾ ഉപയോഗിക്കുന്ന DDR AXI ആർബിറ്റർ. ഇവ
ടൂളുകൾ ഡിസൈനിന്റെ കൃത്യത സാധൂകരിക്കാൻ ഉപയോക്താവിനെ പ്രാപ്തമാക്കുന്നു
ഹാർഡ്‌വെയർ ഘടകത്തിന്റെ ശരിയായ പ്രവർത്തനം ഉറപ്പാക്കുക.

വിഭവ വിനിയോഗം

DDR AXI ആർബിറ്റർ ലോജിക് പോലുള്ള സിസ്റ്റം ഉറവിടങ്ങൾ ഉപയോഗിക്കുന്നു
സെല്ലുകൾ, മെമ്മറി ബ്ലോക്കുകൾ, റൂട്ടിംഗ് ഉറവിടങ്ങൾ. ഉൽപ്പന്ന ഉപയോക്താവ്
മാനുവൽ വിശദമായ വിഭവ വിനിയോഗ റിപ്പോർട്ട് നൽകുന്നു
DDR AXI മദ്ധ്യസ്ഥന്റെ റിസോഴ്സ് ആവശ്യകതകളുടെ രൂപരേഖ. ഈ
ഹാർഡ്‌വെയർ ഘടകത്തിന് കഴിയുമെന്ന് ഉറപ്പാക്കാൻ വിവരങ്ങൾ ഉപയോഗിക്കാം
ലഭ്യമായ സിസ്റ്റം റിസോഴ്സുകൾക്കുള്ളിൽ നടപ്പിലാക്കുക.

ഉൽപ്പന്ന ഉപയോഗ നിർദ്ദേശങ്ങൾ

ഇനിപ്പറയുന്ന നിർദ്ദേശങ്ങൾ എങ്ങനെ ഉപയോഗിക്കണം എന്നതിനെക്കുറിച്ചുള്ള മാർഗ്ഗനിർദ്ദേശം നൽകുന്നു
DDR AXI മദ്ധ്യസ്ഥൻ:

ഘട്ടം 1: ഹാർഡ്‌വെയർ നടപ്പിലാക്കൽ

ഇന്റർഫേസിലേക്ക് DDR AXI ആർബിറ്റർ ഹാർഡ്‌വെയർ ഘടകം നടപ്പിലാക്കുക
DDR-SDRAM ഓൺ-ചിപ്പ് കൺട്രോളറുകൾക്കൊപ്പം. ഡിസൈൻ പിന്തുടരുക
ഉൽപ്പന്ന ഉപയോക്തൃ മാനുവലിൽ നൽകിയിരിക്കുന്ന വിവരണം ശരിയായി ഉറപ്പാക്കാൻ
ഹാർഡ്‌വെയർ ഘടകം നടപ്പിലാക്കൽ.

ഘട്ടം 2: സിമുലേഷൻ

MSS SmartDesign ഉപയോഗിച്ച് DDR AXI ആർബിറ്റർ ഡിസൈൻ അനുകരിക്കുക
ടെസ്റ്റ്ബെഞ്ച് ഉപകരണങ്ങൾ. ഉൽപ്പന്നത്തിൽ നൽകിയിരിക്കുന്ന നിർദ്ദേശങ്ങൾ പാലിക്കുക
ഡിസൈനിന്റെ കൃത്യത സാധൂകരിക്കാനും ഉറപ്പാക്കാനും ഉപയോക്തൃ മാനുവൽ
ഹാർഡ്‌വെയർ ഘടകത്തിന്റെ ശരിയായ പ്രവർത്തനം.

ഘട്ടം 3: വിഭവ വിനിയോഗം

Review ഉൽപ്പന്നത്തിൽ നൽകിയിരിക്കുന്ന വിഭവ വിനിയോഗ റിപ്പോർട്ട്
DDR AXI-യുടെ ഉറവിട ആവശ്യകതകൾ നിർണ്ണയിക്കുന്നതിനുള്ള ഉപയോക്തൃ മാനുവൽ
മദ്ധ്യസ്ഥൻ. ഹാർഡ്‌വെയർ ഘടകം നടപ്പിലാക്കാൻ കഴിയുമെന്ന് ഉറപ്പാക്കുക
ലഭ്യമായ സിസ്റ്റം ഉറവിടങ്ങൾക്കുള്ളിൽ.

ഈ നിർദ്ദേശങ്ങൾ പാലിക്കുന്നതിലൂടെ, നിങ്ങൾക്ക് DDR ഫലപ്രദമായി ഉപയോഗിക്കാം
വീഡിയോ പിക്സൽ ഡാറ്റ ബഫറിംഗിനുള്ള AXI ആർബിറ്റർ ഹാർഡ്‌വെയർ ഘടകം
വീഡിയോ ആപ്ലിക്കേഷനുകളിൽ പ്രോസസ്സിംഗ്.

View Fullscreen

UG0644 ഉപയോക്തൃ ഗൈഡ്
DDR AXI മദ്ധ്യസ്ഥൻ
ഫെബ്രുവരി 2018

DDR AXI മദ്ധ്യസ്ഥൻ
ഉള്ളടക്കം
1 പുനരവലോകന ചരിത്രം …………………………………………………………………………………………………… 1
1.1 പുനരവലോകനം 5.0 ………………………………………………………………………………………………………… 1 1.2 പുനരവലോകനം 4.0 ……………………………………………………………………………………………… 1 1.3 പുനരവലോകനം 3.0 ……………………………………………………………………………………………… 1 1.4 പുനരവലോകനം 2.0 ………………………………………………………………………………………………………… 1 1.5 പുനരവലോകനം 1.0 ……………………………………………………………………………………………… 1
2 ആമുഖം ……………………………………………………………………………………………………………… 2 3 ഹാർഡ്‌വെയർ നടപ്പിലാക്കൽ ……………………………………………………………………………………………… 3
3.1 ഡിസൈൻ വിവരണം ………………………………………………………………………………………………………… 3 3.2 ഇൻപുട്ടുകളും ഔട്ട്പുട്ടുകളും …………………………………………………………………………………………………… 5 3.3 കോൺഫിഗറേഷൻ പാരാമീറ്ററുകൾ ………. …………………………………………………………………………. 13 3.4 ടൈമിംഗ് ഡയഗ്രമുകൾ ………………………………………………………………………………………………. 14 3.5 ടെസ്റ്റ് ബെഞ്ച് ………………………………………………………………………………………………………… 16
3.5.1 എംഎസ്എസ് സ്മാർട്ട് ഡിസൈൻ സിമുലേറ്റിംഗ് ………………………………………………………………………………………… 25 3.5.2 ടെസ്റ്റ് ബെഞ്ച് സിമുലേറ്റിംഗ് …………………………………………………………………………………………………… 30 3.6 വിഭവ വിനിയോഗം ……………………………………………………………………………………………………………………
UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ

റിവിഷൻ ചരിത്രം

റിവിഷൻ ഹിസ്റ്ററി പ്രമാണത്തിൽ നടപ്പിലാക്കിയ മാറ്റങ്ങൾ വിവരിക്കുന്നു. ഏറ്റവും പുതിയ പ്രസിദ്ധീകരണത്തിൽ നിന്ന് ആരംഭിക്കുന്ന മാറ്റങ്ങൾ പുനരവലോകനം വഴി ലിസ്‌റ്റ് ചെയ്‌തിരിക്കുന്നു.

1.1

പുനരവലോകനം 5.0

ഈ ഡോക്യുമെന്റിന്റെ റിവിഷൻ 5.0-ൽ, റിസോഴ്സ് യൂട്ടിലൈസേഷൻ വിഭാഗവും റിസോഴ്സ് യൂട്ടിലൈസേഷൻ റിപ്പോർട്ടും

അപ്ഡേറ്റ് ചെയ്തു. കൂടുതൽ വിവരങ്ങൾക്ക്, റിസോഴ്സ് വിനിയോഗം കാണുക (പേജ് 31 കാണുക).

1.2

പുനരവലോകനം 4.0

ഈ ഡോക്യുമെന്റിന്റെ റിവിഷൻ 4.0-ലെ മാറ്റങ്ങളുടെ സംഗ്രഹമാണ് ഇനിപ്പറയുന്നത്.

പട്ടികയിൽ ടെസ്റ്റ്ബെഞ്ച് കോൺഫിഗറേഷൻ പാരാമീറ്ററുകൾ ചേർത്തു. കൂടുതൽ വിവരങ്ങൾക്ക്, കോൺഫിഗറേഷൻ പാരാമീറ്ററുകൾ കാണുക (പേജ് 16 കാണുക).. ടെസ്റ്റ്ബെഞ്ച് ഉപയോഗിച്ച് കോർ അനുകരിക്കാൻ വിവരങ്ങൾ ചേർത്തു. കൂടുതൽ വിവരങ്ങൾക്ക്, ടെസ്റ്റ്ബെഞ്ച് കാണുക (പേജ് 16 കാണുക). പട്ടികയിലെ DDR AXI ആർബിറ്റർ മൂല്യങ്ങൾക്കായുള്ള റിസോഴ്സ് യൂട്ടിലൈസേഷൻ അപ്ഡേറ്റ് ചെയ്തു. കൂടുതൽ വിവരങ്ങൾക്ക്, റിസോഴ്സ് വിനിയോഗം കാണുക (പേജ് 31 കാണുക).

1.3

പുനരവലോകനം 3.0

ഈ ഡോക്യുമെന്റിന്റെ റിവിഷൻ 3.0-ലെ മാറ്റങ്ങളുടെ സംഗ്രഹമാണ് ഇനിപ്പറയുന്നത്.

ചാനൽ 8, 1 എന്നിവ എഴുതുന്നതിനായി 2-ബിറ്റ് വിവരങ്ങൾ ചേർത്തു. കൂടുതൽ വിവരങ്ങൾക്ക്, ഡിസൈൻ വിവരണം കാണുക (പേജ് 3 കാണുക). ടെസ്റ്റ്ബെഞ്ച് വിഭാഗം അപ്ഡേറ്റ് ചെയ്തു. കൂടുതൽ വിവരങ്ങൾക്ക്, ടെസ്റ്റ്ബെഞ്ച് കാണുക (പേജ് 16 കാണുക).

1.4

പുനരവലോകനം 2.0

ഈ ഡോക്യുമെന്റിന്റെ റിവിഷൻ 2.0-ൽ, ലെ കണക്കുകളും പട്ടികകളും ടെസ്റ്റ്ബെഞ്ച് വിഭാഗത്തിൽ അപ്ഡേറ്റ് ചെയ്തു.

കൂടുതൽ വിവരങ്ങൾക്ക്, ടെസ്റ്റ്ബെഞ്ച് കാണുക (പേജ് 16 കാണുക).

1.5

പുനരവലോകനം 1.0

റിവിഷൻ 1.0 ആയിരുന്നു ഈ പ്രമാണത്തിന്റെ ആദ്യ പ്രസിദ്ധീകരണം

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ

ആമുഖം

ഏതൊരു സാധാരണ വീഡിയോ, ഗ്രാഫിക്സ് ആപ്ലിക്കേഷനുകളുടെയും അവിഭാജ്യ ഘടകമാണ് ഓർമ്മകൾ. വീഡിയോ പിക്സൽ ഡാറ്റ ബഫർ ചെയ്യുന്നതിന് അവ ഉപയോഗിക്കുന്നു. ഒരു സാധാരണ ബഫറിംഗ് മുൻample എന്നത് ഒരു ഫ്രെയിമിനുള്ള സമ്പൂർണ്ണ വീഡിയോ പിക്സൽ ഡാറ്റ മെമ്മറിയിൽ ബഫർ ചെയ്യുന്ന ഡിസ്പ്ലേ ഫ്രെയിം ബഫറുകളാണ്.

ഡ്യുവൽ ഡാറ്റ റേറ്റ് (DDR) -സിൻക്രണസ് DRAM (SDRAM) എന്നത് ബഫറിംഗിനായി വീഡിയോ ആപ്ലിക്കേഷനുകളിൽ സാധാരണയായി ഉപയോഗിക്കുന്ന ഓർമ്മകളിൽ ഒന്നാണ്. വീഡിയോ സിസ്റ്റങ്ങളിൽ അതിവേഗ പ്രോസസ്സിംഗിന് ആവശ്യമായ വേഗത കാരണം SDRAM ഉപയോഗിക്കുന്നു.

ഇനിപ്പറയുന്ന ചിത്രം ഒരു മുൻ കാണിക്കുന്നുampവീഡിയോ ആപ്ലിക്കേഷനുമൊത്തുള്ള DDR-SDRAM മെമ്മറി ഇന്റർഫേസിംഗിന്റെ ഒരു സിസ്റ്റം-ലെവൽ ഡയഗ്രം.

ചിത്രം 1 · DDR-SDRAM മെമ്മറി ഇന്റർഫേസിംഗ്

മൈക്രോസെമി SmartFusion®2 System-on-Chip (SoC)-ൽ, 64-ബിറ്റ് അഡ്വാൻസ്‌ഡ് എക്‌സ്‌റ്റൻസിബിൾ ഇന്റർഫേസും (AXI), ഫീൽഡ് പ്രോഗ്രാമബിളിലേക്ക് 32-ബിറ്റ് അഡ്വാൻസ്ഡ് ഹൈ-പെർഫോമൻസ് ബസ് (AHB) സ്ലേവ് ഇന്റർഫേസുകളുമുള്ള രണ്ട് ഓൺ-ചിപ്പ് DDR കൺട്രോളറുകൾ ഉണ്ട്. ഗേറ്റ് അറേ (FPGA) ഫാബ്രിക്. ഓൺ-ചിപ്പ് ഡിഡിആർ കൺട്രോളറുകളിലേക്ക് ഇന്റർഫേസ് ചെയ്‌തിരിക്കുന്ന ഡിഡിആർ-എസ്‌ഡിആർഎം മെമ്മറി വായിക്കാനും എഴുതാനും ഒരു എഎക്‌സി അല്ലെങ്കിൽ എഎച്ച്ബി മാസ്റ്റർ ഇന്റർഫേസ് ആവശ്യമാണ്.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ

ഹാർഡ്‌വെയർ നടപ്പിലാക്കൽ

3.1

ഡിസൈൻ വിവരണം

DDR-SDRAM ഓൺ-ചിപ്പ് കൺട്രോളറുകളിലേക്ക് DDR AXI ആർബിറ്റർ 64-ബിറ്റ് AXI മാസ്റ്റർ ഇന്റർഫേസ് നൽകുന്നു.

SmartFusion2 ഉപകരണങ്ങൾ. DDR AXI ആർബിറ്ററിന് നാല് റീഡ് ചാനലുകളും രണ്ട് റൈറ്റ് ചാനലുകളും ഉണ്ട്

ഉപയോക്തൃ യുക്തി. AXI റീഡിലേക്ക് ആക്‌സസ് നൽകുന്നതിന് നാല് റീഡ് ചാനലുകൾക്കിടയിൽ ബ്ലോക്ക് മദ്ധ്യസ്ഥത വഹിക്കുന്നു

ഒരു റൗണ്ട് റോബിൻ രീതിയിൽ ചാനൽ. റീഡ് ചാനൽ 1 മാസ്റ്ററുടെ റീഡ് അഭ്യർത്ഥന ഉയർന്നിരിക്കുന്നിടത്തോളം, AXI

വായന ചാനൽ അതിനായി അനുവദിച്ചിരിക്കുന്നു. റീഡ് ചാനൽ 1-ന് 24-ബിറ്റിന്റെ നിശ്ചിത ഔട്ട്‌പുട്ട് ഡാറ്റ വീതിയുണ്ട്. ചാനലുകൾ 2, 3 വായിക്കുക,

കൂടാതെ 4-നെ 8-ബിറ്റ്, 24-ബിറ്റ് അല്ലെങ്കിൽ 32-ബിറ്റ് ഡാറ്റ ഔട്ട്പുട്ട് വീതിയായി ക്രമീകരിക്കാൻ കഴിയും. ഇത് ഗ്ലോബൽ തിരഞ്ഞെടുത്തതാണ്

കോൺഫിഗറേഷൻ പരാമീറ്റർ.

ഒരു റൗണ്ട് റോബിൻ രീതിയിൽ AXI റൈറ്റ് ചാനലിലേക്ക് ആക്സസ് നൽകുന്നതിന് ബ്ലോക്ക് രണ്ട് റൈറ്റ് ചാനലുകൾക്കിടയിൽ മധ്യസ്ഥത വഹിക്കുന്നു. രണ്ട് എഴുത്ത് ചാനലുകൾക്കും തുല്യ മുൻഗണനയുണ്ട്. റൈറ്റ് ചാനൽ 1 ഉം 2 ഉം 8-ബിറ്റ്, 24-ബിറ്റ് അല്ലെങ്കിൽ 32-ബിറ്റ് ഇൻപുട്ട് ഡാറ്റ വീതിയായി കോൺഫിഗർ ചെയ്യാം.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
DDR AXI ആർബിറ്ററിന്റെ ടോപ്പ്-ലെവൽ പിൻ-ഔട്ട് ഡയഗ്രം ഇനിപ്പറയുന്ന ചിത്രം കാണിക്കുന്നു. ചിത്രം 2 · DDR AXI ആർബിറ്റർ ബ്ലോക്കിന്റെ ടോപ്പ്-ലെവൽ ബ്ലോക്ക് ഡയഗ്രം

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
SmartFusion2 ഉപകരണത്തിലേക്ക് പോർട്ട് ചെയ്ത DDR AXI ആർബിറ്റർ ബ്ലോക്ക് ഉള്ള ഒരു സിസ്റ്റത്തിന്റെ ടോപ്പ്-ലെവൽ ബ്ലോക്ക് ഡയഗ്രം ഇനിപ്പറയുന്ന ചിത്രം കാണിക്കുന്നു. ചിത്രം 3 · SmartFusion2 ഉപകരണത്തിലെ DDR AXI ആർബിറ്ററിന്റെ സിസ്റ്റം-ലെവൽ ബ്ലോക്ക് ഡയഗ്രം

3.2

ഇൻപുട്ടുകളും ഔട്ട്പുട്ടുകളും
ഇനിപ്പറയുന്ന പട്ടിക DDR AXI ആർബിറ്ററിന്റെ ഇൻപുട്ട്, ഔട്ട്പുട്ട് പോർട്ടുകൾ പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 1 · DDR AXI ആർബിറ്ററിന്റെ ഇൻപുട്ട്, ഔട്ട്പുട്ട് പോർട്ടുകൾ

സിഗ്നൽ പേര് RESET_N_I

ദിശ ഇൻപുട്ട്

വീതി

SYS_CLOCK_I BUFF_READ_CLOCK_I

ഇൻപുട്ട് ഇൻപുട്ട്

rd_req_1_i rd_ack_o

ഇൻപുട്ട് ഔട്ട്പുട്ട്

rd_done_1_o start_read_addr_1_i

Putട്ട്പുട്ട് ഇൻപുട്ട്

ബൈറ്റുകൾ_വായിക്കാൻ_1_i

ഇൻപുട്ട്

video_rdata_1_o

ഔട്ട്പുട്ട്

[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_ AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH1):0]

വിവരണം
രൂപകൽപന ചെയ്യുന്നതിനുള്ള സജീവമായ കുറഞ്ഞ അസിൻക്രണസ് റീസെറ്റ് സിഗ്നൽ
സിസ്റ്റം ക്ലോക്ക്
ചാനലിന്റെ ആന്തരിക ബഫർ റീഡ് ക്ലോക്ക് എഴുതുക, SYS_CLOCK_I ആവൃത്തിയുടെ ഇരട്ടിയായിരിക്കണം
മാസ്റ്റർ 1-ൽ നിന്നുള്ള അഭ്യർത്ഥന വായിക്കുക
മാസ്റ്റർ 1-ൽ നിന്നുള്ള അഭ്യർത്ഥന വായിക്കാനുള്ള മദ്ധ്യസ്ഥന്റെ അംഗീകാരം
പൂർത്തീകരണം മാസ്റ്റർ 1-ലേക്ക് വായിക്കുക
റീഡ് ചാനൽ 1 ന് റീഡ് ആരംഭിക്കേണ്ട DDR വിലാസം
റീഡ് ചാനൽ 1 ൽ നിന്ന് വായിക്കേണ്ട ബൈറ്റുകൾ
റീഡ് ചാനൽ 1-ൽ നിന്നുള്ള വീഡിയോ ഡാറ്റ ഔട്ട്പുട്ട്

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ

സിഗ്നൽ പേര് rdata_valid_1_o rd_req_2_i rd_ack_2_o
rd_done_2_o start_read_addr_2_i
ബൈറ്റുകൾ_വായിക്കാൻ_2_i
video_rdata_2_o
rdata_valid_2_o rd_req_3_i rd_ack_3_o
rd_done_3_o start_read_addr_3_i
ബൈറ്റുകൾ_വായിക്കാൻ_3_i
video_rdata_3_o
rdata_valid_3_o rd_req_4_i rd_ack_4_o
rd_done_4_o start_read_addr_4_i
ബൈറ്റുകൾ_വായിക്കാൻ_4_i
video_rdata_4_o
rdata_valid_4_o wr_req_1_i wr_ack_1_o
wr_done_1_o start_write_addr_1_i
ബൈറ്റുകൾ_എഴുതാൻ_1_i
video_wdata_1_i
wdata_valid_1_i wr_req_2_i

ദിശ ഔട്ട്പുട്ട് ഇൻപുട്ട് ഔട്ട്പുട്ട്
Putട്ട്പുട്ട് ഇൻപുട്ട്
ഇൻപുട്ട്
ഔട്ട്പുട്ട്
ഔട്ട്പുട്ട് ഇൻപുട്ട് ഔട്ട്പുട്ട്
Putട്ട്പുട്ട് ഇൻപുട്ട്
ഇൻപുട്ട്
ഔട്ട്പുട്ട്
ഔട്ട്പുട്ട് ഇൻപുട്ട് ഔട്ട്പുട്ട്
Putട്ട്പുട്ട് ഇൻപുട്ട്
ഇൻപുട്ട്
ഔട്ട്പുട്ട്
ഔട്ട്പുട്ട് ഇൻപുട്ട് ഔട്ട്പുട്ട്
Putട്ട്പുട്ട് ഇൻപുട്ട്
ഇൻപുട്ട്
ഇൻപുട്ട്
ഇൻപുട്ട് ഇൻപുട്ട്

വീതി
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL2_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1): എഫ് 0) – 3 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0 ):3] [(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_AWIDTH + 0) – 4 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0):4] [(g_AXI_AWIDTH-1):0] [(g_AXI_AWID_1) വീതി + 0) - 1 : 3 ] [(g_WR_CHANNEL1_VIDEO_DATA_WIDTH0):1]

വിവരണം റീഡ് ചാനൽ 1-ൽ നിന്ന് സാധുവായ ഡാറ്റ റീഡ് ചെയ്യുക, മാസ്റ്റർ 2-ൽ നിന്നുള്ള അഭ്യർത്ഥന വായിക്കാനുള്ള ആർബിറ്റർ അംഗീകാരം വായിക്കുക. റീഡ് ചാനലിൽ നിന്നുള്ള ഔട്ട്‌പുട്ട് 2 റീഡ് ചാനലിൽ നിന്ന് സാധുതയുള്ള ഡാറ്റ റീഡ് ചെയ്യുക 2 മാസ്റ്റർ 2 ൽ നിന്നുള്ള അഭ്യർത്ഥന റീഡ് ചെയ്യാനുള്ള ആർബിറ്റർ അംഗീകാരം 2 റീഡിംഗ് ചാനൽ 2 ബൈറ്റുകൾ റീഡുചെയ്യുന്നതിന് റീഡ് ആരംഭിക്കേണ്ട മാസ്റ്റർ 2 ഡിഡിആർ വിലാസത്തിലേക്ക് റീഡ് പൂർത്തിയാക്കൽ ആരംഭിക്കേണ്ടതുണ്ട്. ചാനൽ 3 റീഡ് ചാനലിൽ നിന്നുള്ള വീഡിയോ ഡാറ്റ ഔട്ട്‌പുട്ട് 3 റീഡ് ചാനലിൽ നിന്ന് സാധുവായ ഡാറ്റ റീഡ് ചെയ്യുക 3 മാസ്റ്റർ 3-ൽ നിന്നുള്ള അഭ്യർത്ഥന വായിക്കാനുള്ള ആർബിറ്റർ അംഗീകാരം 3 മാസ്റ്റർ 3-ൽ നിന്നുള്ള റീഡ് അഭ്യർത്ഥന പൂർത്തിയാക്കി മാസ്റ്റർ 3 DDR വിലാസത്തിലേക്ക് റീഡ് ചെയ്യേണ്ടത് എവിടെ നിന്നാണ് ചാനൽ 4 ബൈറ്റുകൾ റീഡ് ചെയ്യാൻ തുടങ്ങേണ്ടത് റീഡ് ചാനലിൽ നിന്ന് വായിക്കുക 4 റീഡ് ചാനലിൽ നിന്നുള്ള വീഡിയോ ഡാറ്റ ഔട്ട്‌പുട്ട് റീഡ് ചാനലിൽ നിന്ന് സാധുതയുള്ള ഡാറ്റ റീഡ് ചെയ്യുക 4 മാസ്റ്റർ 4 ൽ നിന്നുള്ള അഭ്യർത്ഥന എഴുതാനുള്ള അഭ്യർത്ഥന മാസ്റ്റർ 4 ൽ നിന്നുള്ള അഭ്യർത്ഥന മദ്ധ്യസ്ഥന്റെ അംഗീകാരം എഴുതുക 4 മാസ്റ്റർ 4 ഡിഡിആർ വിലാസത്തിലേക്ക് പൂർത്തിയാക്കുക, അത് റൈറ്റ് ചാനൽ 1 ൽ നിന്ന് എഴുതണം. റൈറ്റ് ചാനൽ 1 ൽ നിന്ന് എഴുതേണ്ട ബൈറ്റുകൾ ചാനൽ 1 എഴുതാൻ വീഡിയോ ഡാറ്റ ഇൻപുട്ട് ചെയ്യുക
ചാനൽ 1 എഴുതാൻ സാധുതയുള്ള ഡാറ്റ എഴുതുക, മാസ്റ്റർ 1-ൽ നിന്നുള്ള അഭ്യർത്ഥന എഴുതുക

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ

സിഗ്നൽ പേര് wr_ack_2_o

ദിശ ഔട്ട്പുട്ട്

wr_done_2_o start_write_addr_2_i

Putട്ട്പുട്ട് ഇൻപുട്ട്

ബൈറ്റുകൾ_എഴുതാൻ_2_i

ഇൻപുട്ട്

video_wdata_2_i

ഇൻപുട്ട്

wdata_valid_2_i AXI I/F സിഗ്നലുകൾ വിലാസം വായിക്കുക ചാനൽ m_arid_o

ഇൻപുട്ട് ഔട്ട്പുട്ട്

m_araddr_o

ഔട്ട്പുട്ട്

m_arlen_o

ഔട്ട്പുട്ട്

m_arsize_o m_arburst_o

ഔട്ട്പുട്ട് ഔട്ട്പുട്ട്

m_arlock_o

ഔട്ട്പുട്ട്

m_arcache_o

ഔട്ട്പുട്ട്

m_arprot_o

ഔട്ട്പുട്ട്

വീതി
[(g_AXI_AWIDTH-1):0] [(g_WR_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_WR_CHANNEL2_VIDEO_DATA_WIDTH1):0]

വിവരണം മാസ്റ്റർ 2-ൽ നിന്ന് അഭ്യർത്ഥന എഴുതാനുള്ള മദ്ധ്യസ്ഥന്റെ അംഗീകാരം, മാസ്റ്റർ 2-ലേക്കുള്ള പൂർത്തീകരണം, റൈറ്റ് ചാനൽ 2-ൽ നിന്ന് എഴുതേണ്ട DDR വിലാസത്തിലേക്ക് 2 ബൈറ്റുകൾ എഴുതണം.
ചാനൽ 2 എഴുതാൻ സാധുതയുള്ള ഡാറ്റ എഴുതുക

[3:0] [(g_AXI_AWIDTH-1):0] [3:0] [2:0] [1:0] [1:0] [3:0] [2:0]

വിലാസ ഐഡി വായിക്കുക. തിരിച്ചറിയൽ tag സിഗ്നലുകളുടെ റീഡ് അഡ്രസ് ഗ്രൂപ്പിനായി.
വിലാസം വായിക്കുക. ഒരു റീഡ് ബർസ്റ്റ് ഇടപാടിന്റെ പ്രാരംഭ വിലാസം നൽകുന്നു. പൊട്ടിത്തെറിയുടെ ആരംഭ വിലാസം മാത്രമാണ് നൽകിയിരിക്കുന്നത്.
പൊട്ടിത്തെറി നീളം. ഒരു പൊട്ടിത്തെറിയിലെ കൈമാറ്റങ്ങളുടെ കൃത്യമായ എണ്ണം നൽകുന്നു. വിലാസവുമായി ബന്ധപ്പെട്ട ഡാറ്റ കൈമാറ്റങ്ങളുടെ എണ്ണം ഈ വിവരങ്ങൾ നിർണ്ണയിക്കുന്നു
പൊട്ടിത്തെറി വലിപ്പം. പൊട്ടിത്തെറിയിലെ ഓരോ കൈമാറ്റത്തിന്റെയും വലുപ്പം
പൊട്ടിത്തെറി തരം. വലിപ്പം വിവരങ്ങളോടൊപ്പം, ബർസ്റ്റിനുള്ളിലെ ഓരോ കൈമാറ്റത്തിനും വിലാസം എങ്ങനെ കണക്കാക്കുന്നു എന്ന് വിശദമാക്കുന്നു.
2'b01 à ഇൻക്രിമെന്റൽ വിലാസം പൊട്ടിത്തെറിച്ചു
ലോക്ക് തരം. കൈമാറ്റത്തിന്റെ ആറ്റോമിക സവിശേഷതകളെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾ നൽകുന്നു.
2'b00 à സാധാരണ ആക്‌സസ് ആയി നിശ്ചയിച്ചു
കാഷെ തരം. കൈമാറ്റത്തിന്റെ കാഷെ ചെയ്യാവുന്ന സവിശേഷതകളെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾ നൽകുന്നു.
4'b0000 à കാഷെ ചെയ്യാനാകാത്തതും ബഫറബിൾ അല്ലാത്തതുമാണ്
സംരക്ഷണ തരം. ഇടപാടിന് സംരക്ഷണ യൂണിറ്റ് വിവരങ്ങൾ നൽകുന്നു.
3'b000 à സാധാരണ, സുരക്ഷിതമായ ഡാറ്റ ആക്‌സസ്സ്

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
സിഗ്നൽ പേര് m_arvalid_o

ദിശ ഔട്ട്പുട്ട്

വീതി

m_arready_i

ഇൻപുട്ട്

ഡാറ്റ ചാനൽ വായിക്കുക

m_rid_i

ഇൻപുട്ട്

[3:0]

m_rdata_i m_rresp_i
m_rlast_i m_rvalid_i

ഇൻപുട്ട് ഇൻപുട്ട്

[(g_AXI_DWIDTH-1):0] [1:0]

ഇൻപുട്ട് ഇൻപുട്ട്

m_ready_o

ഔട്ട്പുട്ട്

വിലാസ ചാനൽ എഴുതുക

m_avid_o

ഔട്ട്പുട്ട്

m_awaddr_o

ഔട്ട്പുട്ട്

[3:0] [(g_AXI_AWIDTH-1):0]

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

വിവരണം വായിക്കുക വിലാസം സാധുവാണ്.
ഉയർന്നപ്പോൾ, വിലാസവും നിയന്ത്രണ വിവരങ്ങളും സാധുതയുള്ളതും വിലാസം അംഗീകരിക്കുന്ന സിഗ്നൽ, m_arready ഉയർന്നതു വരെ ഉയർന്ന നിലയിലുമാണ്.
`1′ = വിലാസവും നിയന്ത്രണ വിവരങ്ങളും സാധുവാണ്
`0′ = വിലാസവും നിയന്ത്രണ വിവരങ്ങളും സാധുതയുള്ളതല്ല. വിലാസം വായിക്കാൻ തയ്യാറാണ്. ഒരു വിലാസവും അനുബന്ധ നിയന്ത്രണ സിഗ്നലുകളും സ്വീകരിക്കാൻ അടിമ തയ്യാറാണ്:
1 = അടിമ തയ്യാറാണ്
0 = അടിമ തയ്യാറല്ല.
ഐഡി വായിക്കുക tag. ഐഡി tag സിഗ്നലുകളുടെ റീഡ് ഡാറ്റ ഗ്രൂപ്പിന്റെ. m_rid മൂല്യം സ്ലേവ് സൃഷ്ടിച്ചതാണ്, അത് പ്രതികരിക്കുന്ന വായന ഇടപാടിന്റെ m_arid മൂല്യവുമായി പൊരുത്തപ്പെടണം. ഡാറ്റ വായിക്കുക. പ്രതികരണം വായിക്കുക.
റീഡ് ട്രാൻസ്ഫറിന്റെ നില. OKAY, EXOKAY, SLVERR, DECERR എന്നിവയാണ് അനുവദനീയമായ പ്രതികരണങ്ങൾ. അവസാനം വായിച്ചു.
ഒരു വായനാ പൊട്ടിത്തെറിയിലെ അവസാന കൈമാറ്റം. വായിക്കുക സാധുവാണ്. ആവശ്യമായ റീഡ് ഡാറ്റ ലഭ്യമാണ്, റീഡ് ട്രാൻസ്ഫർ പൂർത്തിയാക്കാൻ കഴിയും:
1 = റീഡ് ഡാറ്റ ലഭ്യമാണ്
0 = റീഡ് ഡാറ്റ ലഭ്യമല്ല. വായിക്കാൻ തയ്യാറാണ്. മാസ്റ്റർക്ക് റീഡ് ഡാറ്റയും പ്രതികരണ വിവരങ്ങളും സ്വീകരിക്കാൻ കഴിയും:
1= മാസ്റ്റർ തയ്യാറാണ്
0 = മാസ്റ്റർ തയ്യാറല്ല.
വിലാസ ഐഡി എഴുതുക. തിരിച്ചറിയൽ tag സിഗ്നലുകളുടെ റൈറ്റ് അഡ്രസ് ഗ്രൂപ്പിനായി. വിലാസം എഴുതുക. ഒരു റൈറ്റ് ബർസ്റ്റ് ഇടപാടിലെ ആദ്യ കൈമാറ്റത്തിന്റെ വിലാസം നൽകുന്നു. സ്ഫോടനത്തിൽ ശേഷിക്കുന്ന കൈമാറ്റങ്ങളുടെ വിലാസങ്ങൾ നിർണ്ണയിക്കാൻ അനുബന്ധ നിയന്ത്രണ സിഗ്നലുകൾ ഉപയോഗിക്കുന്നു.
8

DDR AXI മദ്ധ്യസ്ഥൻ
സിഗ്നൽ പേര് m_awlen_o

ദിശ ഔട്ട്പുട്ട്

വീതി [3:0]

m_awsize_o

ഔട്ട്പുട്ട്

[2:0]

m_awburst_o

ഔട്ട്പുട്ട്

[1:0]

m_awlock_o

ഔട്ട്പുട്ട്

[1:0]

m_awcache_o

ഔട്ട്പുട്ട്

[3:0]

m_awprot_o

ഔട്ട്പുട്ട്

[2:0]

m_awvalid_o

ഔട്ട്പുട്ട്

വിവരണം
പൊട്ടിത്തെറി നീളം. ഒരു പൊട്ടിത്തെറിയിലെ കൈമാറ്റങ്ങളുടെ കൃത്യമായ എണ്ണം നൽകുന്നു. വിലാസവുമായി ബന്ധപ്പെട്ട ഡാറ്റ കൈമാറ്റങ്ങളുടെ എണ്ണം ഈ വിവരങ്ങൾ നിർണ്ണയിക്കുന്നു.
പൊട്ടിത്തെറി വലിപ്പം. പൊട്ടിത്തെറിയിലെ ഓരോ കൈമാറ്റത്തിന്റെയും വലുപ്പം. ബൈറ്റ് ലെയ്ൻ സ്ട്രോബുകൾ കൃത്യമായി ഏത് ബൈറ്റ് ലെയ്നുകളാണ് അപ്ഡേറ്റ് ചെയ്യേണ്ടതെന്ന് സൂചിപ്പിക്കുന്നു.
ഓരോ ഡാറ്റാ കൈമാറ്റത്തിനും 3'b011 à 8 ബൈറ്റുകൾ അല്ലെങ്കിൽ 64-ബിറ്റ് കൈമാറ്റം
പൊട്ടിത്തെറി തരം. വലിപ്പം വിവരങ്ങളോടൊപ്പം, ബർസ്റ്റിനുള്ളിലെ ഓരോ കൈമാറ്റത്തിനും വിലാസം എങ്ങനെ കണക്കാക്കുന്നു എന്ന് വിശദമാക്കുന്നു.
2'b01 à ഇൻക്രിമെന്റൽ വിലാസം പൊട്ടിത്തെറിച്ചു
ലോക്ക് തരം. കൈമാറ്റത്തിന്റെ ആറ്റോമിക സവിശേഷതകളെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾ നൽകുന്നു.
2'b00 à സാധാരണ ആക്‌സസ് ആയി നിശ്ചയിച്ചു
കാഷെ തരം. ഇടപാടിന്റെ ബഫറബിൾ, കാഷെ ചെയ്യാവുന്ന, റൈറ്റ്-ത്രൂ, റൈറ്റ്-ബാക്ക്, അലോക്കേറ്റ് ആട്രിബ്യൂട്ടുകൾ എന്നിവ സൂചിപ്പിക്കുന്നു.
4'b0000 à കാഷെ ചെയ്യാനാകാത്തതും ബഫറബിൾ അല്ലാത്തതുമാണ്
സംരക്ഷണ തരം. ഇടപാടിന്റെ സാധാരണ, പ്രത്യേകാവകാശം അല്ലെങ്കിൽ സുരക്ഷിത പരിരക്ഷാ നിലയും ഇടപാട് ഒരു ഡാറ്റ ആക്‌സസ് ആണോ അല്ലെങ്കിൽ നിർദ്ദേശ ആക്‌സസ് ആണോ എന്നും സൂചിപ്പിക്കുന്നു.
3'b000 à സാധാരണ, സുരക്ഷിതമായ ഡാറ്റ ആക്‌സസ്സ്
എഴുതുന്ന വിലാസം സാധുവാണ്. സാധുവായ എഴുത്ത് വിലാസവും നിയന്ത്രണവും സൂചിപ്പിക്കുന്നു
വിവരങ്ങൾ ലഭ്യമാണ്:
1 = വിലാസവും നിയന്ത്രണ വിവരങ്ങളും ലഭ്യമാണ്
0 = വിലാസവും നിയന്ത്രണ വിവരങ്ങളും ലഭ്യമല്ല. വിലാസം അംഗീകരിക്കുന്ന സിഗ്നൽ, m_awready, ഉയർന്നതിലേക്ക് പോകുന്നതുവരെ വിലാസവും നിയന്ത്രണ വിവരങ്ങളും സ്ഥിരമായി തുടരും.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ

സിഗ്നൽ നാമം m_awready_i

ദിശ ഇൻപുട്ട്

വീതി

ഡാറ്റ ചാനൽ എഴുതുക

m_wid_o

ഔട്ട്പുട്ട്

[3:0]

m_wdata_o m_wstrb_o

ഔട്ട്പുട്ട് ഔട്ട്പുട്ട്

[(g_AXI_DWIDTH-1):0]AXI_DWDITH പാരാമീറ്റർ
[7:0]

m_wlast_o m_wvalid_o

ഔട്ട്പുട്ട് ഔട്ട്പുട്ട്

m_wready_i

ഇൻപുട്ട്

പ്രതികരണ ചാനൽ സിഗ്നലുകൾ എഴുതുക

m_bid_i

ഇൻപുട്ട്

[3:0]

m_bresp_i m_bvalid_i

ഇൻപുട്ട്

[1:0]

ഇൻപുട്ട്

m_bready_o

ഔട്ട്പുട്ട്

വിവരണം എഴുതാനുള്ള വിലാസം തയ്യാറാണ്. ഒരു വിലാസവും അനുബന്ധ നിയന്ത്രണ സിഗ്നലുകളും സ്വീകരിക്കാൻ അടിമ തയ്യാറാണെന്ന് സൂചിപ്പിക്കുന്നു:
1 = അടിമ തയ്യാറാണ്
0 = അടിമ തയ്യാറല്ല.
ഐഡി എഴുതുക tag. ഐഡി tag എഴുത്ത് ഡാറ്റ കൈമാറ്റത്തിന്റെ. m_wid മൂല്യം, എഴുത്ത് ഇടപാടിന്റെ m_awid മൂല്യവുമായി പൊരുത്തപ്പെടണം. ഡാറ്റ എഴുതുക
സ്ട്രോബുകൾ എഴുതുക. ഈ സിഗ്നൽ മെമ്മറിയിൽ അപ്ഡേറ്റ് ചെയ്യേണ്ട ബൈറ്റ് പാതകളെ സൂചിപ്പിക്കുന്നു. റൈറ്റ് ഡാറ്റ ബസിന്റെ ഓരോ എട്ട് ബിറ്റുകൾക്കും ഒരു റൈറ്റ് സ്ട്രോബ് ഉണ്ട്, അവസാനം എഴുതുക. ഒരു എഴുത്ത് പൊട്ടിത്തെറിയിലെ അവസാന കൈമാറ്റം. സാധുവായി എഴുതുക. സാധുവായ റൈറ്റ് ഡാറ്റയും സ്ട്രോബുകളും ലഭ്യമാണ്:
1 = റൈറ്റ് ഡാറ്റയും സ്‌ട്രോബുകളും ലഭ്യമാണ്
0 = റൈറ്റ് ഡാറ്റയും സ്ട്രോബുകളും ലഭ്യമല്ല. തയ്യാറാക്കി എഴുതുക. സ്ലേവിന് റൈറ്റ് ഡാറ്റ സ്വീകരിക്കാൻ കഴിയും: 1 = സ്ലേവ് തയ്യാറാണ്
0 = അടിമ തയ്യാറല്ല.
പ്രതികരണ ഐഡി. തിരിച്ചറിയൽ tag എഴുത്ത് പ്രതികരണത്തിന്റെ. m_bid മൂല്യം അടിമ പ്രതികരിക്കുന്ന റൈറ്റ് ഇടപാടിന്റെ m_awid മൂല്യവുമായി പൊരുത്തപ്പെടണം. പ്രതികരണം എഴുതുക. എഴുത്ത് ഇടപാടിന്റെ നില. OKAY, EXOKAY, SLVERR, DECERR എന്നിവയാണ് അനുവദനീയമായ പ്രതികരണങ്ങൾ. സാധുവായ പ്രതികരണം എഴുതുക. സാധുവായ എഴുത്ത് പ്രതികരണം ലഭ്യമാണ്:
1 = എഴുത്ത് പ്രതികരണം ലഭ്യമാണ്
0 = എഴുത്ത് പ്രതികരണം ലഭ്യമല്ല. പ്രതികരണം തയ്യാറാണ്. മാസ്റ്റർക്ക് പ്രതികരണ വിവരങ്ങൾ സ്വീകരിക്കാം.
1 = മാസ്റ്റർ തയ്യാറാണ്
0 = മാസ്റ്റർ തയ്യാറല്ല.

ഇനിപ്പറയുന്ന ചിത്രം DDR AXI മദ്ധ്യസ്ഥന്റെ ആന്തരിക ബ്ലോക്ക് ഡയഗ്രം കാണിക്കുന്നു.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
ഇനിപ്പറയുന്ന ചിത്രം DDR AXI മദ്ധ്യസ്ഥന്റെ ആന്തരിക ബ്ലോക്ക് ഡയഗ്രം കാണിക്കുന്നു. ചിത്രം 4 · DDR AXI ആർബിറ്ററിന്റെ ഇന്റേണൽ ബ്ലോക്ക് ഡയഗ്രം

read_req_(x)_i ഇൻപുട്ടിൽ ഉയർന്ന ഇൻപുട്ട് സിഗ്നൽ ലഭിക്കുമ്പോൾ ഓരോ റീഡ് ചാനലും പ്രവർത്തനക്ഷമമാകും. അപ്പോൾ അത്

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
read_req_(x)_i ഇൻപുട്ടിൽ ഉയർന്ന ഇൻപുട്ട് സിഗ്നൽ ലഭിക്കുമ്പോൾ ഓരോ റീഡ് ചാനലും പ്രവർത്തനക്ഷമമാകും. അപ്പോൾ അത് എസ്ampബാഹ്യ മാസ്റ്ററിൽ നിന്നുള്ള ഇൻപുട്ടുകൾ വായിക്കുന്നതിനുള്ള ആരംഭ AXI വിലാസവും ബൈറ്റുകളും ലെസ്. read_ack_(x)_o ടോഗിൾ ചെയ്തുകൊണ്ട് ചാനൽ ബാഹ്യ മാസ്റ്ററിനെ അംഗീകരിക്കുന്നു. ചാനൽ ഇൻപുട്ടുകൾ പ്രോസസ്സ് ചെയ്യുകയും DDR-SDRAM-ൽ നിന്നുള്ള ഡാറ്റ വായിക്കാൻ ആവശ്യമായ AXI ഇടപാടുകൾ സൃഷ്ടിക്കുകയും ചെയ്യുന്നു. 64-ബിറ്റ് AXI ഫോർമാറ്റിൽ വായിച്ച ഡാറ്റ ആന്തരിക ബഫറിൽ സംഭരിച്ചിരിക്കുന്നു. ആവശ്യമായ ഡാറ്റ വായിച്ച് ആന്തരിക ബഫറിൽ സംഭരിച്ച ശേഷം, അൺ-പാക്കർ മൊഡ്യൂൾ പ്രവർത്തനക്ഷമമാക്കും. അൺ-പാക്കർ മൊഡ്യൂൾ ഓരോ 64-ബിറ്റ് വാക്കും ആ പ്രത്യേക ചാനലിന് ആവശ്യമായ ഔട്ട്‌പുട്ട് ഡാറ്റ ബിറ്റ് ദൈർഘ്യത്തിലേക്ക് അൺപാക്ക് ചെയ്യുന്നു.ample ചാനൽ 32-ബിറ്റ് ഔട്ട്‌പുട്ട് ഡാറ്റ വീതിയായി കോൺഫിഗർ ചെയ്‌തിട്ടുണ്ടെങ്കിൽ, ഓരോ 64-ബിറ്റ് വാക്കും രണ്ട് 32-ബിറ്റ് ഔട്ട്‌പുട്ട് ഡാറ്റാ പദങ്ങളായി അയയ്‌ക്കും. 1-ബിറ്റ് ചാനലായ ചാനൽ 24-ന്, അൺ-പാക്കർ ഓരോ 64-ബിറ്റ് വാക്കും 24-ബിറ്റ് ഔട്ട്‌പുട്ട് ഡാറ്റയിലേക്ക് അൺപാക്ക് ചെയ്യുന്നു. 64 എന്നത് 24-ന്റെ ഗുണിതമല്ലാത്തതിനാൽ, റീഡ് ചാനൽ 1-നുള്ള അൺ-പാക്കർ മൂന്ന് 64-ബിറ്റ് വാക്കുകളുടെ ഒരു ഗ്രൂപ്പിനെ സംയോജിപ്പിച്ച് എട്ട് 24-ബിറ്റ് ഡാറ്റ പദങ്ങൾ സൃഷ്ടിക്കുന്നു. എക്‌സ്‌റ്റേണൽ മാസ്റ്റർ അഭ്യർത്ഥിച്ച ഡാറ്റാ ബൈറ്റുകൾ 1 കൊണ്ട് ഹരിക്കണമെന്ന് റീഡ് ചാനൽ 8-ന് ഇത് ഒരു നിയന്ത്രണമേർപ്പെടുത്തുന്നു. റീഡ് ചാനലുകൾ 2, 3, 4 എന്നിവ 8-ബിറ്റ്, 24 ബിറ്റ്, 32-ബിറ്റ് ഡാറ്റ വീതിയായി കോൺഫിഗർ ചെയ്യാം, അതായത് g_RD_CHANNEL(X) _VIDEO_DATA_WIDTH ഗ്ലോബൽ കോൺഫിഗറേഷൻ പാരാമീറ്റർ നിർണ്ണയിക്കുന്നു. അവ 24-ബിറ്റായി കോൺഫിഗർ ചെയ്‌തിട്ടുണ്ടെങ്കിൽ, മുകളിൽ പറഞ്ഞിരിക്കുന്ന നിയന്ത്രണം അവയിൽ ഓരോന്നിനും ബാധകമായിരിക്കും. എന്നാൽ അവ 8-ബിറ്റ് അല്ലെങ്കിൽ 32-ബിറ്റ് ആയി കോൺഫിഗർ ചെയ്‌തിട്ടുണ്ടെങ്കിൽ, 64 എന്നത് 32-ന്റെയും 8-ന്റെയും ഗുണിതമാണ് എന്ന തരത്തിലുള്ള നിയന്ത്രണങ്ങളൊന്നുമില്ല. ഈ സന്ദർഭങ്ങളിൽ, ഓരോ 64-ബിറ്റ് വാക്കും രണ്ട് 32-ബിറ്റ് ഡാറ്റാ പദങ്ങളിലോ എട്ട് 8 ആയോ അൺപാക്ക് ചെയ്യുന്നു. -ബിറ്റ് ഡാറ്റ വാക്കുകൾ.
റീഡ് ചാനൽ 1, DDR-SDRAM-ൽ നിന്ന് വായിച്ച 64-ബിറ്റ് ഡാറ്റ പദങ്ങൾ അൺപാക്ക് ചെയ്യുന്നു, 24 48-ബിറ്റ് പദങ്ങളുടെ ബാച്ചുകളിൽ 64-ബിറ്റ് ഔട്ട്പുട്ട് ഡാറ്റ പദങ്ങൾ, അതായത് റീഡ് ചാനൽ 48-ന്റെ ആന്തരിക ബഫറിൽ 64 1-ബിറ്റ് വാക്കുകൾ ലഭ്യമാകുമ്പോഴെല്ലാം, 24-ബിറ്റ് ഔട്ട്പുട്ട് ഡാറ്റ നൽകുന്നതിനായി അൺ-പാക്കർ അവ അൺപാക്ക് ചെയ്യാൻ തുടങ്ങുന്നു. വായിക്കാൻ അഭ്യർത്ഥിച്ച ഡാറ്റ ബൈറ്റുകൾ 48 64-ബിറ്റ് വാക്കുകളിൽ കുറവാണെങ്കിൽ, DDR-SDRAM-ൽ നിന്ന് പൂർണ്ണമായ ഡാറ്റ വായിച്ചതിനുശേഷം മാത്രമേ അൺ-പാക്കർ പ്രവർത്തനക്ഷമമാകൂ. ബാക്കിയുള്ള മൂന്ന് റീഡ് ചാനലുകളിൽ, DDR-SDRAM-ൽ നിന്ന് അഭ്യർത്ഥിച്ച ബൈറ്റുകളുടെ പൂർണ്ണമായ എണ്ണം വായിച്ചതിനുശേഷം മാത്രമേ അൺ-പാക്കർ റീഡ് ഡാറ്റ അയക്കാൻ തുടങ്ങുകയുള്ളൂ.
24-ബിറ്റ് ഔട്ട്‌പുട്ട് വീതിക്കായി ഒരു റീഡ് ചാനൽ കോൺഫിഗർ ചെയ്യുമ്പോൾ, ആരംഭിക്കുന്ന വായന വിലാസം 24-ബൈറ്റ് അതിർത്തിയിലേക്ക് വിന്യസിക്കണം. എട്ട് 64-ബിറ്റ് ഔട്ട്‌പുട്ട് പദങ്ങൾ നിർമ്മിക്കുന്നതിന് അൺ-പാക്കർ മൂന്ന് 24-ബിറ്റ് പദങ്ങളുടെ ഒരു ഗ്രൂപ്പ് അൺപാക്ക് ചെയ്യുന്നു എന്ന നിയന്ത്രണം നിറവേറ്റുന്നതിന് ഇത് ആവശ്യമാണ്.
അഭ്യർത്ഥിച്ച ബൈറ്റുകൾ എക്‌സ്‌റ്റേണൽ മാസ്റ്ററിലേക്ക് അയച്ചതിന് ശേഷം എല്ലാ റീഡ് ചാനലുകളും എക്‌സ്‌റ്റേണൽ മാസ്റ്ററിലേക്ക് റീഡ് ചെയ്‌ത ഔട്ട്‌പുട്ട് സൃഷ്‌ടിക്കുന്നു.
റൈറ്റ് ചാനലുകളുടെ കാര്യത്തിൽ, ബാഹ്യ മാസ്റ്റർ പ്രത്യേക ചാനലിലേക്ക് ആവശ്യമായ ഡാറ്റ ഇൻപുട്ട് ചെയ്യണം. എഴുത്ത് ചാനൽ ഇൻപുട്ട് ഡാറ്റ എടുത്ത് അവയെ 64-ബിറ്റ് വാക്കുകളിലേക്ക് പാക്ക് ചെയ്യുകയും ആന്തരിക സംഭരണത്തിൽ സംഭരിക്കുകയും ചെയ്യുന്നു. ആവശ്യമായ ഡാറ്റ സംഭരിച്ച ശേഷം, ബാഹ്യ മാസ്റ്റർ എഴുതാനുള്ള അഭ്യർത്ഥനയും എഴുതാനുള്ള പ്രാരംഭ വിലാസവും ബൈറ്റുകളും നൽകണം. എസ്ampഈ ഇൻപുട്ടുകൾ ഉപയോഗിച്ച്, റൈറ്റ് ചാനൽ ബാഹ്യ മാസ്റ്ററിനെ അംഗീകരിക്കുന്നു. ഇതിനുശേഷം, സംഭരിച്ച ഡാറ്റ DDR-SDRAM-ലേക്ക് എഴുതാൻ ചാനൽ AXI റൈറ്റ് ഇടപാടുകൾ സൃഷ്ടിക്കുന്നു. അഭ്യർത്ഥിച്ച ബൈറ്റുകൾ DDR-SDRAM-ൽ എഴുതിക്കഴിഞ്ഞാൽ, എല്ലാ റൈറ്റ് ചാനലുകളും എക്‌സ്‌റ്റേണൽ മാസ്റ്ററിലേക്ക് റൈറ്റ് ചെയ്‌ത ഔട്ട്‌പുട്ട് സൃഷ്‌ടിക്കുന്നു. ഏതെങ്കിലും റൈറ്റ് ചാനലിന് ഒരു റൈറ്റ് അഭ്യർത്ഥന നൽകിയ ശേഷം, നിലവിലെ ഇടപാട് പൂർത്തിയാകുന്നത് wr_done_(x)_o എന്നതിന്റെ ഉറപ്പ് സൂചിപ്പിക്കുന്നത് വരെ, റൈറ്റ് ചാനലിലേക്ക് പുതിയ ഡാറ്റ എഴുതാൻ പാടില്ല.
g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH ഗ്ലോബൽ കോൺഫിഗറേഷൻ പാരാമീറ്റർ നിർണ്ണയിക്കുന്ന, 1, 2 ചാനലുകൾ 8-ബിറ്റ്, 24-ബിറ്റ്, 32-ബിറ്റ് ഡാറ്റ വീതിയായി കോൺഫിഗർ ചെയ്യാൻ കഴിയും. അവ 24-ബിറ്റ് ആയി ക്രമീകരിച്ചിട്ടുണ്ടെങ്കിൽ, മൂന്ന് 24-ബിറ്റ് ഡാറ്റ പദങ്ങൾ സൃഷ്ടിക്കുന്നതിന് ആന്തരിക പാക്കർ എട്ട് 64-ബിറ്റ് ഡാറ്റ വാക്കുകൾ പായ്ക്ക് ചെയ്യുന്നതിനാൽ എഴുതേണ്ട ബൈറ്റുകൾ എട്ടിന്റെ ഗുണിതമായിരിക്കണം. എന്നാൽ അവ 8-ബിറ്റ് അല്ലെങ്കിൽ 32-ബിറ്റ് ആയി ക്രമീകരിച്ചിട്ടുണ്ടെങ്കിൽ, അത്തരം നിയന്ത്രണങ്ങളൊന്നുമില്ല.
ഒരു 32-ബിറ്റ് ചാനലിന്, കുറഞ്ഞത് രണ്ട് 32-ബിറ്റ് വാക്കുകൾ വായിക്കേണ്ടതുണ്ട്. ഒരു 8-ബിറ്റ് ചാനലിന്, കുറഞ്ഞത് 8-ബിറ്റ് വാക്കുകൾ വായിക്കേണ്ടതുണ്ട്, കാരണം ആർബിറ്റർ മൊഡ്യൂൾ നൽകുന്ന പാഡിംഗ് ഇല്ല. എല്ലാ റീഡ് ആൻഡ് റൈറ്റ് ചാനലുകളിലും, ആന്തരിക ബഫറുകളുടെ ആഴം ഡിസ്പ്ലേ തിരശ്ചീന വീതിയുടെ ഒന്നിലധികം ആണ്. ആന്തരിക ബഫർ ആഴം ഇനിപ്പറയുന്ന രീതിയിൽ കണക്കാക്കുന്നു:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION* g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH * g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
എവിടെ, X = ചാനൽ നമ്പർ

ആന്തരിക ബഫർ വീതി നിർണ്ണയിക്കുന്നത് AXI ഡാറ്റ ബസിന്റെ വീതിയാണ്, അതായത് കോൺഫിഗറേഷൻ പാരാമീറ്റർ

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ

ആന്തരിക ബഫർ വീതി നിർണ്ണയിക്കുന്നത് AXI ഡാറ്റ ബസിന്റെ വീതിയാണ്, അതായത് കോൺഫിഗറേഷൻ പാരാമീറ്റർ g_AXI_DWIDTH.
ARM AMBA AXI സ്പെസിഫിക്കേഷനുകൾ അനുസരിച്ചാണ് AXI റീഡ് ആൻഡ് റൈറ്റ് ഇടപാടുകൾ നടത്തുന്നത്. ഓരോ ഡാറ്റാ ട്രാൻസ്ഫറിനുമുള്ള ഇടപാടിന്റെ വലുപ്പം 64-ബിറ്റായി നിശ്ചയിച്ചിരിക്കുന്നു. 16 ബീറ്റുകളുടെ നിശ്ചിത ബർസ്റ്റ് ദൈർഘ്യത്തിന്റെ AXI ഇടപാടുകൾ ബ്ലോക്ക് സൃഷ്ടിക്കുന്നു. 4 KByte എന്ന AXI അഡ്രസ് അതിർത്തി കടക്കുന്ന ഏതെങ്കിലും ഒരു പൊട്ടിത്തെറിയും ബ്ലോക്ക് പരിശോധിക്കുന്നു. ഒരൊറ്റ പൊട്ടിത്തെറി 4 KByte അതിർത്തി കടന്നാൽ, 2 KByte അതിർത്തിയിൽ 4 ബർസ്റ്റായി വിഭജിക്കപ്പെടും.

3.3

കോൺഫിഗറേഷൻ പാരാമീറ്ററുകൾ
DDR AXI ആർബിറ്ററിന്റെ ഹാർഡ്‌വെയർ നിർവ്വഹണത്തിൽ ഉപയോഗിക്കുന്ന കോൺഫിഗറേഷൻ പാരാമീറ്ററുകൾ ഇനിപ്പറയുന്ന പട്ടിക പട്ടികപ്പെടുത്തുന്നു. ഇവ പൊതുവായ പാരാമീറ്ററുകളാണ്, ആപ്ലിക്കേഷൻ ആവശ്യകതകളെ അടിസ്ഥാനമാക്കി വ്യത്യാസപ്പെടുത്താവുന്നതാണ്.

പട്ടിക 2 · കോൺഫിഗറേഷൻ പാരാമീറ്ററുകൾ
പേര് g_AXI_AWIDTH g_AXI_DWIDTH g_RD_CHANNEL1_AXI_BUFF_AWIDTH
g_RD_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL3_AXI_BUFF_AWIDTH
g_RD_CHANNEL4_AXI_BUFF_AWIDTH
g_WR_CHANNEL1_AXI_BUFF_AWIDTH
g_WR_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL1_HORIZONTAL_RESOLUTION g_RD_CHANNEL2_HORIZONTAL_RESOLUTION g_RD_CHANNEL3_HORIZONTAL_RESOLUTION g_RD_CHANNEL4_HORIZONTAL_RESOLUTION g_WR_CHANNEL1 HORIZONTAL_RESOLUTION g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL3_VIDEO_DATA_WIDTH g_RD_CHANNEL4_VIDEO_DATA_WIDAN_CHANNELW_CHANNELW _VIDEO_DATA_WIDTH g_RD_CHANNEL1_BUFFER_LINE_STORAGE

വിവരണം
AXI വിലാസം ബസ് വീതി
AXI ഡാറ്റ ബസ് വീതി
AXI റീഡ് ഡാറ്റ സംഭരിക്കുന്ന റീഡ് ചാനൽ 1 ഇന്റേണൽ ബഫറിനായുള്ള വിലാസ ബസ് വീതി.
AXI റീഡ് ഡാറ്റ സംഭരിക്കുന്ന റീഡ് ചാനൽ 2 ഇന്റേണൽ ബഫറിനായുള്ള വിലാസ ബസ് വീതി.
AXI റീഡ് ഡാറ്റ സംഭരിക്കുന്ന റീഡ് ചാനൽ 3 ഇന്റേണൽ ബഫറിനായുള്ള വിലാസ ബസ് വീതി.
AXI റീഡ് ഡാറ്റ സംഭരിക്കുന്ന റീഡ് ചാനൽ 4 ഇന്റേണൽ ബഫറിനായുള്ള വിലാസ ബസ് വീതി.
AXI റൈറ്റ് ഡാറ്റ സംഭരിക്കുന്ന റൈറ്റ് ചാനൽ 1 ഇന്റേണൽ ബഫറിനായുള്ള വിലാസ ബസ് വീതി.
AXI റൈറ്റ് ഡാറ്റ സംഭരിക്കുന്ന റൈറ്റ് ചാനൽ 2 ഇന്റേണൽ ബഫറിനായുള്ള വിലാസ ബസ് വീതി.
ചാനൽ 1 വായിക്കുന്നതിനുള്ള വീഡിയോ ഡിസ്പ്ലേ തിരശ്ചീന മിഴിവ്
ചാനൽ 2 വായിക്കുന്നതിനുള്ള വീഡിയോ ഡിസ്പ്ലേ തിരശ്ചീന മിഴിവ്
ചാനൽ 3 വായിക്കുന്നതിനുള്ള വീഡിയോ ഡിസ്പ്ലേ തിരശ്ചീന മിഴിവ്
ചാനൽ 4 വായിക്കുന്നതിനുള്ള വീഡിയോ ഡിസ്പ്ലേ തിരശ്ചീന മിഴിവ്
ചാനൽ 1 എഴുതുന്നതിനുള്ള വീഡിയോ ഡിസ്പ്ലേ തിരശ്ചീന മിഴിവ്
ചാനൽ 2 എഴുതുന്നതിനുള്ള വീഡിയോ ഡിസ്പ്ലേ തിരശ്ചീന മിഴിവ്
ചാനൽ 1 വീഡിയോ ഔട്ട്പുട്ട് ബിറ്റ് വീതി വായിക്കുക
ചാനൽ 2 വീഡിയോ ഔട്ട്പുട്ട് ബിറ്റ് വീതി വായിക്കുക
ചാനൽ 3 വീഡിയോ ഔട്ട്പുട്ട് ബിറ്റ് വീതി വായിക്കുക
ചാനൽ 4 വീഡിയോ ഔട്ട്പുട്ട് ബിറ്റ് വീതി വായിക്കുക
ചാനൽ 1 വീഡിയോ ഇൻപുട്ട് ബിറ്റ് വീതി എഴുതുക.
ചാനൽ 2 വീഡിയോ ഇൻപുട്ട് ബിറ്റ് വീതി എഴുതുക.
ഡിസ്പ്ലേ തിരശ്ചീന ലൈനുകളുടെ എണ്ണത്തിന്റെ അടിസ്ഥാനത്തിൽ ചാനൽ 1 റീഡുചെയ്യുന്നതിനുള്ള ആന്തരിക ബഫറിന്റെ ആഴം. ബഫറിന്റെ ആഴം g_RD_CHANNEL1_HORIZONTAL_RESOLUTION * g_RD_CHANNEL1_VIDEO_DATA_WIDTH * g_RD_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ആണ്

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ

3.4

പേര് g_RD_CHANNEL2_BUFFER_LINE_STORAGE g_RD_CHANNEL3_BUFFER_LINE_STORAGE g_RD_CHANNEL4_BUFFER_LINE_STORAGE g_WR_CHANNEL1_BUFFER_LINE_STORAGE g_WR_BCHANFNEL2LINE_BCHANFNELXNUMX

വിവരണം
ഡിസ്പ്ലേ തിരശ്ചീന ലൈനുകളുടെ എണ്ണത്തിന്റെ അടിസ്ഥാനത്തിൽ ചാനൽ 2 റീഡുചെയ്യുന്നതിനുള്ള ആന്തരിക ബഫറിന്റെ ആഴം. ബഫറിന്റെ ആഴം g_RD_CHANNEL2_HORIZONTAL_RESOLUTION * g_RD_CHANNEL2_VIDEO_DATA_WIDTH * g_RD_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ആണ്
ഡിസ്പ്ലേ തിരശ്ചീന ലൈനുകളുടെ എണ്ണത്തിന്റെ അടിസ്ഥാനത്തിൽ ചാനൽ 3 റീഡുചെയ്യുന്നതിനുള്ള ആന്തരിക ബഫറിന്റെ ആഴം. ബഫറിന്റെ ആഴം g_RD_CHANNEL3_HORIZONTAL_RESOLUTION * g_RD_CHANNEL3_VIDEO_DATA_WIDTH * g_RD_CHANNEL3_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ആണ്
ഡിസ്പ്ലേ തിരശ്ചീന ലൈനുകളുടെ എണ്ണത്തിന്റെ അടിസ്ഥാനത്തിൽ ചാനൽ 4 റീഡുചെയ്യുന്നതിനുള്ള ആന്തരിക ബഫറിന്റെ ആഴം. ബഫറിന്റെ ആഴം g_RD_CHANNEL4_HORIZONTAL_RESOLUTION * g_RD_CHANNEL4_VIDEO_DATA_WIDTH * g_RD_CHANNEL4_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ആണ്
ഡിസ്പ്ലേ തിരശ്ചീന ലൈനുകളുടെ എണ്ണത്തിന്റെ അടിസ്ഥാനത്തിൽ ചാനൽ 1 എഴുതുന്നതിനുള്ള ആന്തരിക ബഫറിന്റെ ആഴം. ബഫറിന്റെ ആഴം g_WR_CHANNEL1_HORIZONTAL_RESOLUTION * g_WR_CHANNEL1_VIDEO_DATA_WIDTH * g_WR_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ആണ്
ഡിസ്പ്ലേ തിരശ്ചീന ലൈനുകളുടെ എണ്ണത്തിന്റെ അടിസ്ഥാനത്തിൽ ചാനൽ 2 എഴുതുന്നതിനുള്ള ആന്തരിക ബഫറിന്റെ ആഴം. ബഫറിന്റെ ആഴം g_WR_CHANNEL2_HORIZONTAL_RESOLUTION * g_WR_CHANNEL2_VIDEO_DATA_WIDTH * g_WR_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ആണ്

സമയ ഡയഗ്രമുകൾ
റീഡ് ആൻഡ് റൈറ്റ് അഭ്യർത്ഥന ഇൻപുട്ടുകളുടെ കണക്ഷൻ, മെമ്മറി വിലാസം ആരംഭിക്കുക, ബാഹ്യ മാസ്റ്ററിൽ നിന്നുള്ള ഇൻപുട്ടുകൾ വായിക്കുന്നതിനോ എഴുതുന്നതിനോ ഉള്ള ബൈറ്റുകൾ, അക്നോളജ്‌മെന്റ് വായിക്കുകയോ എഴുതുകയോ ചെയ്യുക, മദ്ധ്യസ്ഥൻ നൽകുന്ന പൂർണ്ണമായ ഔട്ട്‌പുട്ടുകൾ വായിക്കുകയോ എഴുതുകയോ ചെയ്യുക.

ചിത്രം 5 · AXI ഇന്റർഫേസിലൂടെ എഴുത്ത്/വായന എന്നിവയിൽ ഉപയോഗിക്കുന്ന സിഗ്നലുകൾക്കുള്ള ടൈമിംഗ് ഡയഗ്രം

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
രണ്ട് റൈറ്റ് ചാനലുകൾക്കും സാധുതയുള്ള ഡാറ്റ ഇൻപുട്ടിനൊപ്പം ബാഹ്യ മാസ്റ്ററിൽ നിന്നുള്ള റൈറ്റ് ഡാറ്റ ഇൻപുട്ടും തമ്മിലുള്ള ബന്ധം ഇനിപ്പറയുന്ന ചിത്രം കാണിക്കുന്നു. ചിത്രം 6 · ഇന്റേണൽ സ്റ്റോറേജിലേക്ക് എഴുതുന്നതിനുള്ള സമയ ഡയഗ്രം
എല്ലാ റീഡ് ചാനലുകൾക്കും 2, 3, 4 എന്നിവയ്‌ക്കും സാധുതയുള്ള ഡാറ്റ ഔട്ട്‌പുട്ടിനൊപ്പം എക്‌സ്‌റ്റേണൽ മാസ്റ്ററിലേക്കുള്ള റീഡ് ഡാറ്റ ഔട്ട്‌പുട്ടും തമ്മിലുള്ള ബന്ധം ഇനിപ്പറയുന്ന ചിത്രം കാണിക്കുന്നു. ചിത്രം 7 · റീഡ് ചാനലുകൾക്കായി DDR AXI ആർബിറ്റർ വഴി ലഭിച്ച ഡാറ്റയ്‌ക്കായുള്ള ടൈമിംഗ് ഡയഗ്രം 2, 3 , കൂടാതെ 4
g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 1-ൽ കൂടുതലായിരിക്കുമ്പോൾ (ഈ സാഹചര്യത്തിൽ = 128) റീഡ് ചാനൽ 256-നുള്ള റീഡ് ഡാറ്റ ഔട്ട്‌പുട്ട് തമ്മിലുള്ള കണക്ഷൻ ഇനിപ്പറയുന്ന ചിത്രം കാണിക്കുന്നു. ചിത്രം 8 · DDR AXI ആർബിറ്റർ റീഡ് ചാനൽ 1 വഴി ലഭിച്ച ഡാറ്റയുടെ സമയ ഡയഗ്രം (128 ബൈറ്റുകളിൽ കൂടുതൽ)

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 1-ൽ കുറവോ തുല്യമോ ആയിരിക്കുമ്പോൾ (ഈ സാഹചര്യത്തിൽ = 128) റീഡ് ചാനൽ 64-നുള്ള റീഡ് ഡാറ്റ ഔട്ട്‌പുട്ട് തമ്മിലുള്ള കണക്ഷൻ ഇനിപ്പറയുന്ന ചിത്രം കാണിക്കുന്നു. ചിത്രം 9 · DDR AXI ആർബിറ്റർ റീഡ് ചാനൽ 1 വഴി ലഭിച്ച ഡാറ്റയുടെ സമയ ഡയഗ്രം (128 ബൈറ്റുകളിൽ കുറവോ തുല്യമോ)

3.5

ടെസ്റ്റ് ബെഞ്ച്
ഡിഡിആർ ആർബിറ്റർ കോറിന്റെ പ്രവർത്തനക്ഷമത പരിശോധിക്കാൻ ഒരു ടെസ്റ്റ് ബെഞ്ച് നൽകിയിട്ടുണ്ട്. ആപ്ലിക്കേഷൻ അനുസരിച്ച് ക്രമീകരിക്കാൻ കഴിയുന്ന പാരാമീറ്ററുകൾ ഇനിപ്പറയുന്ന പട്ടിക പട്ടികപ്പെടുത്തുന്നു.

പട്ടിക 3 · ടെസ്റ്റ്ബെഞ്ച് കോൺഫിഗറേഷൻ പാരാമീറ്ററുകൾ

പേര് IMAGE_1_FILE_NAME IMAGE_2_FILE_NAME g_DATA_WIDTH വീതി ഉയരം

വിവരണം ഇൻപുട്ട് file റൈറ്റ് ചാനൽ 1 ഇൻപുട്ട് ഉപയോഗിച്ച് എഴുതേണ്ട ചിത്രത്തിന്റെ പേര് file ചിത്രത്തിന്റെ പേര് റൈറ്റ് ചാനൽ 2 ഉപയോഗിച്ച് എഴുതേണ്ട ചിത്രം XNUMX റീഡ് അല്ലെങ്കിൽ റൈറ്റ് ചാനലിന്റെ വീഡിയോ ഡാറ്റ വീതി, ചിത്രത്തിന്റെ തിരശ്ചീന റെസല്യൂഷൻ എഴുതാനും വായിക്കാനുമുള്ള ചാനലുകൾ എഴുതുകയും വായിക്കുകയും ചെയ്യേണ്ട ചിത്രത്തിന്റെ ലംബ റെസല്യൂഷൻ. ചാനലുകൾ

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
Libero SoC വഴി കോർ അനുകരിക്കാൻ ടെസ്റ്റ്ബെഞ്ച് എങ്ങനെ ഉപയോഗിക്കുന്നുവെന്ന് ഇനിപ്പറയുന്ന ഘട്ടങ്ങൾ വിവരിക്കുന്നു. 1. ഡിസൈൻ ഫ്ലോ വിൻഡോയിൽ, SmartDesign സൃഷ്‌ടിക്കുക എന്നതിൽ വലത്-ക്ലിക്കുചെയ്ത് ഒരു SmartDesign സൃഷ്‌ടിക്കാൻ Run ക്ലിക്ക് ചെയ്യുക.
ചിത്രം 10 · SmartDesign സൃഷ്ടിക്കുക

2. Create New SmartDesign ഡയലോഗ് ബോക്സിൽ video_dma എന്ന് പുതിയ ഡിസൈനിന്റെ പേര് നൽകി ശരി ക്ലിക്കുചെയ്യുക. ഒരു SmartDesign സൃഷ്ടിച്ചു, ഡിസൈൻ ഫ്ലോ പാളിയുടെ വലതുവശത്ത് ഒരു ക്യാൻവാസ് പ്രദർശിപ്പിക്കും.
ചിത്രം 11 · സ്മാർട്ട് ഡിസൈൻ നാമകരണം

3. കാറ്റലോഗ് വിൻഡോയിൽ, സൊല്യൂഷൻസ്-വീഡിയോ വികസിപ്പിക്കുകയും SmartDesign ക്യാൻവാസിൽ SF2 DDR മെമ്മറി ആർബിറ്റർ വലിച്ചിടുകയും ചെയ്യുക.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
ചിത്രം 12 · ലിബെറോ SoC കാറ്റലോഗിലെ DDR മെമ്മറി ആർബിറ്റർ

ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ DDR മെമ്മറി ആർബിറ്റർ കോർ പ്രദർശിപ്പിച്ചിരിക്കുന്നു. ആവശ്യമെങ്കിൽ മദ്ധ്യസ്ഥനെ കോൺഫിഗർ ചെയ്യാൻ കോറിൽ ഡബിൾ ക്ലിക്ക് ചെയ്യുക.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
ചിത്രം 13 · SmartDesign Canvas ലെ DDR മെമ്മറി ആർബിറ്റർ കോർ

4. കോറിന്റെ എല്ലാ പോർട്ടുകളും തിരഞ്ഞെടുത്ത് വലത്-ക്ലിക്കുചെയ്യുക, തുടർന്ന് മുകളിലെ നിലയിലേക്ക് പ്രമോട്ടുചെയ്യുക ക്ലിക്കുചെയ്യുക.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
4. കോറിന്റെ എല്ലാ പോർട്ടുകളും തിരഞ്ഞെടുത്ത് വലത്-ക്ലിക്കുചെയ്യുക, തുടർന്ന് ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ മുകളിലെ നിലയിലേക്ക് പ്രമോട്ടുചെയ്യുക ക്ലിക്കുചെയ്യുക. ചിത്രം 14 · ടോപ്പ് ലെവൽ ഓപ്ഷനിലേക്ക് പ്രമോട്ട് ചെയ്യുക

ടൂൾബാറിലെ ജനറേറ്റ് ഘടക ഐക്കണിൽ ക്ലിക്കുചെയ്യുന്നതിന് മുമ്പ് എല്ലാ പോർട്ടുകളും ഉയർന്ന തലത്തിലേക്ക് പ്രൊമോട്ട് ചെയ്യുന്നത് ഉറപ്പാക്കുക.

5. ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ SmartDesign ടൂൾബാറിലെ Generate Component ഐക്കണിൽ ക്ലിക്ക് ചെയ്യുക.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
5. ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ SmartDesign ടൂൾബാറിലെ Generate Component ഐക്കണിൽ ക്ലിക്ക് ചെയ്യുക. SmartDesign ഘടകം സൃഷ്ടിച്ചു. ചിത്രം 15 · ഘടകം സൃഷ്ടിക്കുക
6. നാവിഗേറ്റ് ചെയ്യുക View > വിൻഡോസ് > Fileഎസ്. ദി Files ഡയലോഗ് ബോക്സ് പ്രദർശിപ്പിച്ചിരിക്കുന്നു. 7. സിമുലേഷൻ ഫോൾഡറിൽ റൈറ്റ് ക്ലിക്ക് ചെയ്ത് ഇറക്കുമതി ക്ലിക്ക് ചെയ്യുക Files, ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നത് പോലെ.
ചിത്രം 16 · ഇറക്കുമതി ചെയ്യുക File

8. ഇമേജ് ഉത്തേജനം ഇറക്കുമതി ചെയ്യാൻ file, ഇനിപ്പറയുന്നവയിൽ ഒന്ന് നാവിഗേറ്റ് ചെയ്ത് ഇറക്കുമതി ചെയ്യുക files, ഓപ്പൺ ക്ലിക്ക് ചെയ്യുക.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
8. ഇമേജ് ഉത്തേജനം ഇറക്കുമതി ചെയ്യാൻ file, ഇനിപ്പറയുന്നവയിൽ ഒന്ന് നാവിഗേറ്റ് ചെയ്ത് ഇറക്കുമതി ചെയ്യുക files, ഓപ്പൺ ക്ലിക്ക് ചെയ്യുക. എ. എ എസ്ample RGB_in.txt file ഇനിപ്പറയുന്ന പാതയിൽ ടെസ്റ്റ് ബെഞ്ച് നൽകിയിരിക്കുന്നു:
..Project_namecomponentMicrosemiSolutionCore ddr_memory_arbiter 2.0.0Stimulus
കൾ ഇറക്കുമതി ചെയ്യാൻample ടെസ്റ്റ് ബെഞ്ച് ഇൻപുട്ട് ഇമേജ്, s-ലേക്ക് ബ്രൗസ് ചെയ്യുകampലെ ടെസ്റ്റ്ബെഞ്ച് ഇൻപുട്ട് ചിത്രം file, കൂടാതെ ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ തുറക്കുക ക്ലിക്കുചെയ്യുക. ചിത്രം 17 · ഇൻപുട്ട് ഇമേജ് File തിരഞ്ഞെടുക്കൽ
ബി. മറ്റൊരു ചിത്രം ഇറക്കുമതി ചെയ്യാൻ, ആവശ്യമുള്ള ചിത്രം അടങ്ങിയ ഫോൾഡറിലേക്ക് ബ്രൗസ് ചെയ്യുക file, തുറക്കുക ക്ലിക്ക് ചെയ്യുക. ഇറക്കുമതി ചെയ്ത ഇമേജ് ഉത്തേജനം file ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ, സിമുലേഷൻ ഡയറക്‌ടറിക്ക് കീഴിൽ പട്ടികപ്പെടുത്തിയിരിക്കുന്നു. ചിത്രം 18 · ഇൻപുട്ട് ഇമേജ് File സിമുലേഷൻ ഡയറക്ടറിയിൽ

9. ddr BFM ഇറക്കുമതി ചെയ്യുക fileഎസ്. രണ്ട് fileകൾ തുല്യമാണ്
UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

ഒപ്പം
22

DDR AXI മദ്ധ്യസ്ഥൻ
9. ddr BFM ഇറക്കുമതി ചെയ്യുക fileഎസ്. രണ്ട് fileDDR BFM-ന് തുല്യമായ s - ddr3.v, ddr3_parameters.v എന്നിവ ടെസ്റ്റ് ബെഞ്ചിനൊപ്പം ഇനിപ്പറയുന്ന പാതയിൽ നൽകിയിരിക്കുന്നു: ..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus. ഉത്തേജക ഫോൾഡറിൽ വലത്-ക്ലിക്കുചെയ്ത് ഇറക്കുമതി തിരഞ്ഞെടുക്കുക Files ഓപ്ഷൻ, തുടർന്ന് മുകളിൽ പറഞ്ഞ BFM തിരഞ്ഞെടുക്കുക fileഎസ്. ഇറക്കുമതി ചെയ്ത DDR BFM fileഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ, ഉത്തേജകത്തിന് കീഴിൽ s ലിസ്റ്റ് ചെയ്തിരിക്കുന്നു. ചിത്രം 19 · ഇറക്കുമതി ചെയ്തത് File
10. നാവിഗേറ്റ് ചെയ്യുക File > ഇറക്കുമതി > മറ്റുള്ളവ. ഇറക്കുമതി Files ഡയലോഗ് ബോക്സ് പ്രദർശിപ്പിച്ചിരിക്കുന്നു. ചിത്രം 20 · ടെസ്റ്റ്ബെഞ്ച് ഇറക്കുമതി ചെയ്യുക File

11. ടെസ്റ്റ് ബെഞ്ചും MSS ഘടകവും ഇറക്കുമതി ചെയ്യുക files (top_tb.cxf, mss_top_sb_MSS.cxf, mss_top.cxf, കൂടാതെ mss
..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

11.
DDR AXI മദ്ധ്യസ്ഥൻ
ചിത്രം 21 · ടെസ്റ്റ്ബെഞ്ചും MSS ഘടകവും ഇറക്കുമതി ചെയ്യുക Files
ചിത്രം 22 · top_tb സൃഷ്ടിച്ചു

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ

3.5.1

എംഎസ്എസ് സ്മാർട്ട് ഡിസൈൻ അനുകരിക്കുന്നു
MSS SmartDesign എങ്ങനെ അനുകരിക്കാമെന്ന് ഇനിപ്പറയുന്ന നിർദ്ദേശങ്ങൾ വിവരിക്കുന്നു:
1. ഡിസൈൻ ശ്രേണി ടാബിൽ ക്ലിക്ക് ചെയ്ത് ഷോ ഡ്രോപ്പ്-ഡൗൺ ലിസ്റ്റിൽ നിന്ന് ഘടകം തിരഞ്ഞെടുക്കുക. ഇറക്കുമതി ചെയ്ത MSS SmartDesign ദൃശ്യമാകുന്നു.
2. ജോലിക്ക് താഴെയുള്ള mss_top റൈറ്റ് ക്ലിക്ക് ചെയ്ത് താഴെ കൊടുത്തിരിക്കുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ Open Component ക്ലിക്ക് ചെയ്യുക. mss_top_sb_0 ഘടകം പ്രദർശിപ്പിച്ചിരിക്കുന്നു.
ചിത്രം 23 · തുറന്ന ഘടകം

3. mss_top_sb_0 ഘടകത്തിൽ വലത്-ക്ലിക്കുചെയ്‌ത് ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ കോൺഫിഗർ ചെയ്യുക ക്ലിക്കുചെയ്യുക.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
3. mss_top_sb_0 ഘടകത്തിൽ വലത്-ക്ലിക്കുചെയ്‌ത് ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ കോൺഫിഗർ ചെയ്യുക ക്ലിക്കുചെയ്യുക. ചിത്രം 24 · ഘടകം കോൺഫിഗർ ചെയ്യുക
ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ MSS കോൺഫിഗറേഷൻ വിൻഡോ ദൃശ്യമാകുന്നു. ചിത്രം 25 · MSS കോൺഫിഗറേഷൻ വിൻഡോ

4. ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ എല്ലാ കോൺഫിഗറേഷൻ ടാബുകളിലും അടുത്തത് ക്ലിക്കുചെയ്യുക.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
4. ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ എല്ലാ കോൺഫിഗറേഷൻ ടാബുകളിലും അടുത്തത് ക്ലിക്കുചെയ്യുക. ചിത്രം 26 · കോൺഫിഗറേഷൻ ടാബുകൾ
ഇന്ററപ്റ്റ്സ് ടാബ് ക്രമീകരിച്ചതിന് ശേഷം എംഎസ്എസ് ക്രമീകരിച്ചിരിക്കുന്നു. MSS കോൺഫിഗറേഷന്റെ പുരോഗതി ഇനിപ്പറയുന്ന ചിത്രം കാണിക്കുന്നു. ചിത്രം 27 · കോൺഫിഗറേഷനുശേഷം എംഎസ്എസ് കോൺഫിഗറേഷൻ വിൻഡോ

5. കോൺഫിഗറേഷൻ പൂർത്തിയായ ശേഷം അടുത്തത് ക്ലിക്ക് ചെയ്യുക. ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ മെമ്മറി മാപ്പ് വിൻഡോ ദൃശ്യമാകുന്നു.
ചിത്രം 28 · മെമ്മറി മാപ്പ്

6. പൂർത്തിയാക്കുക ക്ലിക്ക് ചെയ്യുക.

7. MSS ജനറേറ്റ് ചെയ്യുന്നതിനായി SmartDesign ടൂൾബാറിൽ നിന്ന് Generate Component ക്ലിക്ക് ചെയ്യുക.

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
7. ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ MSS സൃഷ്ടിക്കുന്നതിന് SmartDesign ടൂൾബാറിൽ നിന്ന് ഘടകഭാഗം സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക. ചിത്രം 29 · ഘടകം സൃഷ്ടിക്കുക
8. ഡിസൈൻ ശ്രേണി വിൻഡോയിൽ, താഴെയുള്ള ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ, വർക്ക് എന്നതിന് താഴെയുള്ള mss_top റൈറ്റ് ക്ലിക്ക് ചെയ്ത് റൂട്ട് ആയി സജ്ജമാക്കുക ക്ലിക്കുചെയ്യുക. ചിത്രം 30 · MSS റൂട്ടായി സജ്ജമാക്കുക

9. ഡിസൈൻ ഫ്ലോ വിൻഡോയിൽ, ക്രിയേറ്റ് ഡിസൈൻ എന്നതിന് കീഴിൽ വെരിഫൈ പ്രീ-സിന്തസൈസ്ഡ് ഡിസൈൻ വികസിപ്പിക്കുക, റൈറ്റ് ക്ലിക്ക് ചെയ്യുക

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ
9. ഡിസൈൻ ഫ്ലോ വിൻഡോയിൽ, Create Design എന്നതിന് താഴെയുള്ള Verify Pre-synthesized Design വിപുലീകരിക്കുക, സിമുലേറ്റ് റൈറ്റ് ക്ലിക്ക് ചെയ്ത് ഇന്ററാക്ടീവായി തുറക്കുക ക്ലിക്ക് ചെയ്യുക. ഇത് എംഎസ്എസിനെ അനുകരിക്കുന്നു. ചിത്രം 31 · പ്രീ-സിന്തസൈസ്ഡ് ഡിസൈൻ സിമുലേറ്റ് ചെയ്യുക
10. ടെസ്റ്റ്ബെഞ്ച് ഉത്തേജനം MSS-മായി ബന്ധപ്പെടുത്താൻ ഒരു അലേർട്ട് സന്ദേശം പ്രദർശിപ്പിച്ചാൽ ഇല്ല ക്ലിക്ക് ചെയ്യുക. 11. സിമുലേഷൻ പൂർത്തിയായ ശേഷം മോഡൽസിം വിൻഡോ അടയ്ക്കുക.
ചിത്രം 32 · സിമുലേഷൻ വിൻഡോ

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ

3.5.2

ടെസ്റ്റ്ബെഞ്ച് അനുകരിക്കുന്നു
ടെസ്റ്റ് ബെഞ്ച് എങ്ങനെ അനുകരിക്കാമെന്ന് ഇനിപ്പറയുന്ന നിർദ്ദേശങ്ങൾ വിവരിക്കുന്നു:
1. top_tb SmartDesign Testbench തിരഞ്ഞെടുത്ത്, ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ, testbench ജനറേറ്റുചെയ്യുന്നതിന് SmartDesign ടൂൾബാറിൽ നിന്ന് ഘടകഭാഗം സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക.
ചിത്രം 33 · ഒരു ഘടകം സൃഷ്ടിക്കുന്നു

2. ഉത്തേജക ശ്രേണി വിൻഡോയിൽ, top_tb (top_tb.v) testbench വലത്-ക്ലിക്ക് ചെയ്യുക file സജീവ ഉത്തേജകമായി സജ്ജമാക്കുക ക്ലിക്കുചെയ്യുക. top_tb ടെസ്റ്റ് ബെഞ്ചിനായി ഉത്തേജനം സജീവമാക്കി file.

3. ഉത്തേജക ശ്രേണി വിൻഡോയിൽ, top_tb വലത് ക്ലിക്ക് ചെയ്യുക (
UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

) ടെസ്റ്റ് ബെഞ്ച് file തുറക്കുക ക്ലിക്ക് ചെയ്യുക
30

DDR AXI മദ്ധ്യസ്ഥൻ
3. ഉത്തേജക ശ്രേണി വിൻഡോയിൽ, top_tb (top_tb.v) testbench വലത്-ക്ലിക്ക് ചെയ്യുക file പ്രീ-സിന്ത് ഡിസൈൻ സിമുലേറ്റിൽ നിന്ന് ഇന്ററാക്ടീവ് ആയി തുറക്കുക ക്ലിക്ക് ചെയ്യുക. ഇത് ഒരു ഫ്രെയിമിനുള്ള കോർ അനുകരിക്കുന്നു. ചിത്രം 34 · പ്രീ-സിന്തസിസ് ഡിസൈൻ സിമുലേറ്റിംഗ്

4. DO-യിലെ റൺടൈം പരിധി കാരണം സിമുലേഷൻ തടസ്സപ്പെട്ടാൽ file, സിമുലേഷൻ പൂർത്തിയാക്കാൻ run -all കമാൻഡ് ഉപയോഗിക്കുക. സിമുലേഷൻ പൂർത്തിയാക്കിയ ശേഷം, ഇതിലേക്ക് നാവിഗേറ്റ് ചെയ്യുക View > Files > സിമുലേഷൻ view ടെസ്റ്റ് ബെഞ്ച് ഔട്ട്പുട്ട് ചിത്രം file സിമുലേഷൻ ഫോൾഡറിൽ.
ഇമേജിന്റെ ഒരു ഫ്രെയിമിന് തുല്യമായ ടെക്‌സ്‌റ്റ് സിമുലേഷന്റെ ഔട്ട്‌പുട്ട്, Read_out_rd_ch(x).txt ടെക്‌സ്‌റ്റിൽ സംഭരിച്ചിരിക്കുന്നു. file ഉപയോഗിച്ച റീഡ് ചാനൽ അനുസരിച്ച്. ഇത് ഒരു ചിത്രമാക്കി മാറ്റുകയും യഥാർത്ഥ ചിത്രവുമായി താരതമ്യം ചെയ്യുകയും ചെയ്യാം.

3.6

വിഭവ വിനിയോഗം

DDR ആർബിറ്റർ ബ്ലോക്ക് ഒരു M2S150T SmartFusion®2 സിസ്റ്റം-ഓൺ-ചിപ്പ് (SoC) FPGA-ൽ നടപ്പിലാക്കുന്നു

FC1152 പാക്കേജ്), PolarFire FPGA (MPF300TS_ES - 1FCG1152E പാക്കേജ്).

പട്ടിക 4 · DDR AXI ആർബിറ്റർക്കുള്ള റിസോഴ്സ് വിനിയോഗം

റിസോഴ്സ് DFFs 4-ഇൻപുട്ട് LUTs MACC RAM1Kx18

ഉപയോഗം 2992 4493 0 20

(വേണ്ടി:

g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION = 1280

g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE = 1

g_WR_CHANNEL(X)_BUFFER_LINE_STORAGE = 1

g_AXI_DWIDTH = 64

g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH = 24

RAM64x18

g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH = 32) 0

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

DDR AXI മദ്ധ്യസ്ഥൻ

മൈക്രോസെമി കോർപ്പറേറ്റ് ഹെഡ്ക്വാർട്ടേഴ്സ് വൺ എൻ്റർപ്രൈസ്, അലിസോ വിജോ, CA 92656 USA യുഎസിനുള്ളിൽ: +1 800-713-4113 യുഎസ്എയ്ക്ക് പുറത്ത്: +1 949-380-6100 ഫാക്സ്: +1 949-215-4996 ഇമെയിൽ: sales.support@microsemi.com www.microsemi.com
© 2018 മൈക്രോസെമി കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. മൈക്രോസെമിയും മൈക്രോസെമി ലോഗോയും മൈക്രോസെമി കോർപ്പറേഷന്റെ വ്യാപാരമുദ്രകളാണ്. മറ്റെല്ലാ വ്യാപാരമുദ്രകളും സേവന അടയാളങ്ങളും അവയുടെ ഉടമസ്ഥരുടെ സ്വത്താണ്.

മൈക്രോസെമി ഇവിടെ അടങ്ങിയിരിക്കുന്ന വിവരങ്ങളെക്കുറിച്ചോ ഏതെങ്കിലും പ്രത്യേക ആവശ്യത്തിനായി അതിന്റെ ഉൽപ്പന്നങ്ങളുടെയും സേവനങ്ങളുടെയും അനുയോജ്യതയെക്കുറിച്ചോ വാറന്റിയോ പ്രാതിനിധ്യമോ ഗ്യാരണ്ടിയോ നൽകുന്നില്ല, കൂടാതെ ഏതെങ്കിലും ഉൽപ്പന്നത്തിന്റെയോ സർക്യൂട്ടിന്റെയോ പ്രയോഗത്തിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഒരു ബാധ്യതയും മൈക്രോസെമി ഏറ്റെടുക്കുന്നില്ല. ഇവിടെ വിൽക്കുന്ന ഉൽപ്പന്നങ്ങളും മൈക്രോസെമി വിൽക്കുന്ന മറ്റേതെങ്കിലും ഉൽപ്പന്നങ്ങളും പരിമിതമായ പരിശോധനയ്ക്ക് വിധേയമാണ്, അവ മിഷൻ-ക്രിട്ടിക്കൽ ഉപകരണങ്ങളുമായോ ആപ്ലിക്കേഷനുകളുമായോ സംയോജിച്ച് ഉപയോഗിക്കാൻ പാടില്ല. ഏതൊരു പ്രകടന സ്പെസിഫിക്കേഷനുകളും വിശ്വസനീയമാണെന്ന് വിശ്വസിക്കപ്പെടുന്നുവെങ്കിലും പരിശോധിച്ചുറപ്പിച്ചിട്ടില്ല, കൂടാതെ വാങ്ങുന്നയാൾ ഉൽപ്പന്നങ്ങളുടെ എല്ലാ പ്രകടനവും മറ്റ് പരിശോധനകളും നടത്തുകയും പൂർത്തിയാക്കുകയും വേണം. വാങ്ങുന്നയാൾ മൈക്രോസെമി നൽകുന്ന ഏതെങ്കിലും ഡാറ്റയെയും പ്രകടന സവിശേഷതകളെയും പാരാമീറ്ററുകളെയും ആശ്രയിക്കരുത്. ഏതെങ്കിലും ഉൽപ്പന്നങ്ങളുടെ അനുയോജ്യത സ്വതന്ത്രമായി നിർണ്ണയിക്കുകയും അവ പരിശോധിച്ച് സ്ഥിരീകരിക്കുകയും ചെയ്യേണ്ടത് വാങ്ങുന്നയാളുടെ ഉത്തരവാദിത്തമാണ്. മൈക്രോസെമി ഇവിടെ നൽകിയിരിക്കുന്ന വിവരങ്ങൾ "ഉള്ളതുപോലെ, എവിടെയാണ്", കൂടാതെ എല്ലാ പിഴവുകളോടും കൂടി നൽകിയിരിക്കുന്നു, കൂടാതെ അത്തരം വിവരങ്ങളുമായി ബന്ധപ്പെട്ട മുഴുവൻ അപകടസാധ്യതയും പൂർണ്ണമായും വാങ്ങുന്നയാൾക്കാണ്. മൈക്രോസെമി ഏതെങ്കിലും കക്ഷിക്ക് വ്യക്തമായോ പരോക്ഷമായോ ഏതെങ്കിലും പേറ്റന്റ് അവകാശങ്ങളോ ലൈസൻസുകളോ മറ്റേതെങ്കിലും ഐപി അവകാശങ്ങളോ നൽകുന്നില്ല, അത്തരം വിവരങ്ങളെ സംബന്ധിച്ചോ അല്ലെങ്കിൽ അത്തരം വിവരങ്ങൾ വിവരിച്ചിരിക്കുന്ന മറ്റെന്തെങ്കിലുമോ. ഈ ഡോക്യുമെന്റിൽ നൽകിയിരിക്കുന്ന വിവരങ്ങൾ മൈക്രോസെമിയുടെ ഉടമസ്ഥതയിലുള്ളതാണ്, കൂടാതെ ഈ ഡോക്യുമെന്റിലെ വിവരങ്ങളിലോ ഏതെങ്കിലും ഉൽപ്പന്നങ്ങളിലോ സേവനങ്ങളിലോ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം മൈക്രോസെമിയിൽ നിക്ഷിപ്തമാണ്.
മൈക്രോസെമി കോർപ്പറേഷൻ (നാസ്ഡാക്ക്: MSCC) എയ്‌റോസ്‌പേസ് & ഡിഫൻസ്, കമ്മ്യൂണിക്കേഷൻസ്, ഡാറ്റാ സെന്റർ, വ്യാവസായിക വിപണികൾ എന്നിവയ്ക്കായി അർദ്ധചാലകത്തിന്റെയും സിസ്റ്റം സൊല്യൂഷനുകളുടെയും സമഗ്രമായ പോർട്ട്‌ഫോളിയോ വാഗ്ദാനം ചെയ്യുന്നു. ഉൽപ്പന്നങ്ങളിൽ ഉയർന്ന പ്രകടനവും റേഡിയേഷൻ കാഠിന്യമുള്ള അനലോഗ് മിക്സഡ് സിഗ്നൽ ഇന്റഗ്രേറ്റഡ് സർക്യൂട്ടുകളും FPGA-കളും SoC-കളും ASIC-കളും ഉൾപ്പെടുന്നു; പവർ മാനേജ്മെന്റ് ഉൽപ്പന്നങ്ങൾ; സമയവും സിൻക്രൊണൈസേഷൻ ഉപകരണങ്ങളും കൃത്യമായ സമയ പരിഹാരങ്ങളും, സമയത്തിന്റെ ലോക നിലവാരം സജ്ജമാക്കുന്നു; വോയ്സ് പ്രോസസ്സിംഗ് ഉപകരണങ്ങൾ; RF പരിഹാരങ്ങൾ; വ്യതിരിക്ത ഘടകങ്ങൾ; എന്റർപ്രൈസ് സംഭരണവും ആശയവിനിമയ പരിഹാരങ്ങളും; സുരക്ഷാ സാങ്കേതികവിദ്യകളും സ്കെയിലബിൾ ആന്റി-ടിampഎർ ഉൽപ്പന്നങ്ങൾ; ഇഥർനെറ്റ് പരിഹാരങ്ങൾ; പവർ-ഓവർ-ഇഥർനെറ്റ് ഐസികളും മിഡ്‌സ്‌പാനുകളും; അതുപോലെ ഇഷ്ടാനുസൃത ഡിസൈൻ കഴിവുകളും സേവനങ്ങളും. മൈക്രോസെമിയുടെ ആസ്ഥാനം കാലിഫോർണിയയിലെ അലിസോ വിജോയിലാണ്, ആഗോളതലത്തിൽ ഏകദേശം 4,800 ജീവനക്കാരുണ്ട്. www.microsemi.com ൽ കൂടുതലറിയുക.
50200644

UG0644 ഉപയോക്തൃ ഗൈഡ് പുനരവലോകനം 5.0

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

മൈക്രോചിപ്പ് UG0644 DDR AXI ആർബിറ്റർ [pdf] ഉപയോക്തൃ ഗൈഡ്
UG0644 DDR AXI ആർബിറ്റർ, UG0644, DDR AXI ആർബിറ്റർ, AXI ആർബിറ്റർ

റഫറൻസുകൾ

ഉപയോക്തൃ മാനുവൽ

UG0644 DDR AXI ആർബിറ്റർ

ഉൽപ്പന്ന വിവരം

ഹാർഡ്‌വെയർ നടപ്പിലാക്കൽ

സിമുലേഷൻ

വിഭവ വിനിയോഗം

ഉൽപ്പന്ന ഉപയോഗ നിർദ്ദേശങ്ങൾ

ഘട്ടം 1: ഹാർഡ്‌വെയർ നടപ്പിലാക്കൽ

ഘട്ടം 2: സിമുലേഷൻ

ഘട്ടം 3: വിഭവ വിനിയോഗം

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

റഫറൻസുകൾ

ബന്ധപ്പെട്ട പോസ്റ്റുകൾ

ഒരു അഭിപ്രായം ഇടൂ

മറുപടി റദ്ദാക്കുക