intel AN 829 PCI Express* Avalon MM DMA Reference Design

AN 829: PCI Express* Avalon®-MM DMA Reference Design

Sava lalana

Ny PCI Express* Avalon® Memory-Mapped (Avalon-MM) Direct Memory Access (DMA) Reference Design dia mampiseho ny fahombiazan'ny Intel® Arria® 10, Intel Cyclone® 10 GX, ary Intel Stratix® 10 Hard IP ho an'ny PCIe* mampiasa interface tsara Avalon-MM sy ny DMA fehezin'ny avo lenta.
Ny famolavolana dia misy mpamily rindrambaiko Linux hananganana ny famindrana DMA. Ny DMA vakiana dia mamindra angona avy amin'ny fitadidiana rafitra mankany amin'ny fitadidiana on-chip na fitadidiana ivelany. Ny DMA fanoratana dia mamindra angona avy amin'ny on-chip na fitadidiana ivelany mankany amin'ny fitadidiana rafitra. Ny mpamily rindrambaiko Linux ihany koa dia mandrefy ny fahombiazan'ny rafitra. Ity endrika fanondroana ity dia ahafahanao manombatombana ny fahombiazan'ny protocol PCIe amin'ny fampiasana ny interface Avalon-MM miaraka amin'ny DMA mipetaka, avo lenta.
Sary 1: PCIe Avalon-MM DMA Reference Design Block DiagramIty diagrama sakana ity dia mampiseho ny fitadidiana eo amin'ny chip sy ny safidy fitadidiana ivelany.

Fanamarihana:

1. Mamindra angona avy amin'ny sehatra eo an-toerana mankany amin'ny sehatra mpampiantrano ny Write Mover
2. Read Mover dia mamindra angona avy amin'ny sehatra mpampiantrano mankany amin'ny sehatra eo an-toerana

Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'ny fampahalalana navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy.

• Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

Fampahafantarana mifandraika

• Intel Stratix 10 Avalon-MM Interface ho an'ny PCIe Solutions User Guide
• Intel Arria 10 na Intel Cyclone 10 Avalon-MM DMA Interface ho an'ny PCIe Solutions User Guide
• PCI Express Base Specification Revision 3.0

DMA Reference Design Hardware and Software Requirements

Fitaovana fitakiana
Ny famolavolana reference dia mandeha amin'ireto fitaovana fampandrosoana manaraka ireto:

• Intel Arria 10 GX FPGA Development Kit
• Intel Cyclone 10 GX FPGA Development Kit
• Intel Stratix 10 FPGA Development Kit
• Ny famolavolana reference dia mila solosaina roa:
• Solosaina misy slot PCIe Gen3 x8 na x16 mandeha Linux. Solosaina laharana 1 ity solosaina ity.
• Solosaina faharoa misy ny rindrambaiko Intel Quartus® Prime version 18.0 napetraka. Ity solosaina ity dia misintona ny FPGA SRAM Object File (.sof) mankany amin'ny FPGA amin'ny kitapom-pampandrosoana. Solosaina laharana faha-2 ity solosaina ity.

Fepetra rindrambaiko

• Ny lozisialin'ny famolavolana reference napetraka amin'ny ordinatera laharana 1. Ny endrika fanondro dia hita ao amin'ny Intel FPGA Design Store. Ny Intel Quartus Prime Pro Edition Platform Archive File (.par) dia ahitana ny firafitry ny synthesis, ny fitter, ary ny famakafakana fotoana ho an'ny mason-tsivana voatondro ao amin'ny endrika fanondro.
• Ny rindrambaiko Intel Quartus Prime napetraka amin'ny ordinatera laharana 2. Azonao alaina avy amin'ny Intel Quartus Prime Pro Edition Software Features/Download web pejy.
• Ny mpamily Linux dia namboarina manokana ho an'ireo endrika fanondroana ireo.

Fampahafantarana mifandraika

• Intel Arria 10 Reference Design
  • Ampidino avy amin'ny Design Store ny famolavolana reference sy ny rindrambaiko famolavolana.
• Intel Cyclone 10 GX Reference Design
  • Ampidino avy amin'ny Design Store ny famolavolana reference sy ny rindrambaiko famolavolana.
• Stratix 10 Reference Design
  • Ampidino avy amin'ny Design Store ny famolavolana reference sy ny rindrambaiko famolavolana.
• Intel Quartus Prime Pro Edition Download Center

Avalon-MM DMA Bridge Module Famaritana

Ny interface Avalon-MM miaraka amin'ny DMA dia ahitana ireto modules manaraka ireto:
Sary 2. PCIe Avalon-MM DMA Reference Design Block DiagramIty diagram bock ity dia mampiseho ny fahatsiarovana eo amin'ny chip sy ny safidy fitadidiana ivelany.

Fanamarihana:

1. Mamindra angona avy amin'ny sehatra eo an-toerana mankany amin'ny sehatra mpampiantrano ny Write Mover
2. Read Mover dia mamindra angona avy amin'ny sehatra mpampiantrano mankany amin'ny sehatra eo an-toerana

Vakio ny Data Mover
Ny Read Data Mover dia mandefa fahatsiarovana mamaky Transaction Layer Packet (TLPs) any ambony. Rehefa mahazo ny fahavitan'ny Read Data Mover, ny Read Data Mover dia manoratra ny angona voaray amin'ny on-chip na fitadidiana ivelany.
Manorata Data Mover
Ny Write Data Mover dia mamaky angon-drakitra avy amin'ny on-chip na fitadidiana ivelany ary mandefa ny angon-drakitra ambony amin'ny alàlan'ny fanoratana TLPs fahatsiarovana amin'ny rohy PCIe.
DMA Descriptor Controller
Ny module Descriptor Controller dia mitantana ny asa famakiana sy fanoratana DMA. Ny rindrambaiko mpampiantrano dia manomana rejisitra anatiny ao amin'ny Descriptor Controller miaraka amin'ny toerana sy ny haben'ny latabatra famaritana mipetraka ao amin'ny fitadidiana rafitra mpampiantrano amin'ny alàlan'ny seranan-tsambo master Avalon-MM RX. Mifototra amin'izany fampahalalana izany, ny Mpanome Descriptor dia mitarika ny Read Data Mover mba handika ny latabatra manontolo amin'ny FIFO eo an-toerana mba hovonoina. Ny Descriptor Controller dia mandefa ny sata vita amin'ny alàlan'ny seranan-tsambo Avalon TX slave (TXS).
Azonao atao ihany koa ny mampiasa ny mpanara-maso ny descriptor ivelany anao hitantanana ny Mamaky sy Manorata Data Movers. Na izany aza, tsy azonao atao ny manova ny fifandraisana eo amin'ny mpanara-maso ivelany anao manokana sy ny Read and Write Data Movers tafiditra ao anatin'ny endrika fanondro.
Andevo TX
Ny maody TX Slave dia mampiely ny Avalon-MM mamaky sy manoratra ambony. Ny tompo Avalon-MM ivelany, anisan'izany ny tompon'andraikitra DMA, dia afaka miditra amin'ny fitadidiana rafitra amin'ny alàlan'ny TX Slave. Ny DMA Controller dia mampiasa io lalana io mba hanavaozana ny satan'ny DMA ambony, amin'ny fampiasana TLPs Message Signaled Interrupt (MSI). RX Master (Serana anatiny ho an'ny fanaraha-maso BAR0) Ny maody RX Master dia mampiely teny tokana mamaky sy manoratra TLP avy amin'ny Root Port mankany amin'ny sehatra Avalon-MM amin'ny alàlan'ny seranan-tsambo master Avalon-MM 32-bit. Ny logiciel dia manome toromarika ny RX Master handefasana fampahalalana momba ny fanaraha-maso, ny sata ary ny famaritana amin'ny andevo Avalon-MM, anisan'izany ny andevo mifehy ny DMA. Ny seranan-tsambo RX Master dia seranan-tsambo anatiny izay tsy hita ao amin'ny Platform Designer.

Miasa miaraka amin'ny Reference Design

Project Hierarchy

Ny famolavolana reference dia mampiasa ity rafitra lahatahiry manaraka ity:

• ambony—Ny maody ambony indrindra.
• top_hw— Mpamorona Platform ambony files. Raha manova ny famolavolana amin'ny alàlan'ny Platform Designer ianao dia tsy maintsy amboarinao indray ny rafitra mba hampiharana ny fanovana.

Parameter Settings ho an'ny PCI Express Hard IP Variations

Ity endrika fanondroana ity dia manohana ny haben'ny entana ambony indrindra 256-byte. Ireto tabilao manaraka ireto dia mitanisa ny soatoavina ho an'ny masontsivana rehetra.
Tabilao 1. Fandrindrana ny rafitra

fikirana	sarobidy
Isan'ny lalana	Intel Cyclone 10 GX: x4 Intel Arria 10, Intel Stratix 10: x8
Lalan-dalana	Intel Cyclone 10 GX: Gen2 (5.0 Gbps) Intel Arria 10 Intel Stratix 10: Gen3 (8.0 Gbps)
RX buffer credit alllocation - fampisehoana ho an'ny fangatahana voaray	Intel Arria 10, Intel Cyclone 10 GX: Intel Stratix 10 ambany: Tsy misy

Tabilao 2. Fikirana adiresy fototra (BAR).

fikirana	sarobidy
BAR0	64-bit prefetchable fahatsiarovana
BAR1	sembana
BAR2	64-bit prefetchable fahatsiarovana BAR2 dia kilemaina ho an'ny Intel Stratix 10
nitohy…

fikirana	sarobidy
BAR3	sembana
BAR4	64-bit prefetchable fahatsiarovana BAR4 dia kilemaina ho an'ny Intel Arria 10 sy Intel Cyclone 10 GX
BAR5	sembana

Tabilao 3. Fikirana fisoratana anarana famantarana ny fitaovana

fikirana	sarobidy
ID mpivarotra	0x00001172
ID fitaovana	0x0000E003
ID fanavaozana	0x00000001
Kaody kilasy	0x00000000
Subsystem Vendor ID	0x00000000
ID fitaovana subsystem	0x00000000

Tabilao 4. PCI Express/PCI* fahaiza-manao

fikirana	sarobidy
Haben'ny entana ambony indrindra	256 bita
Ny fe-potoana fahavitana	tsy misy
Ampiharo ny fahavitan'ny fotoana tsy mety	afaka

Table 5. Error Reporting Settings

fikirana	sarobidy
Tatitra momba ny hadisoana mandroso (AER)	afaka
Fanamarinana ECRC	sembana
Generation ECRC	sembana

Table 6. Rohy Settings

fikirana	sarobidy
Rohy seranan-tsambo	1
Fametrahana famantaranandro slot	afaka

Tabilao 7. Message Signaled Interrupts (MSI) sy MSI-XSettings

fikirana	sarobidy
Isan'ny hafatra MSI nangatahana	4
Ampiharo ny MSI-X	sembana
Haben'ny latabatra	0
Offset latabatra	0x0000000000000000
nitohy…

fikirana	sarobidy
Tabilao BAR famantarana	0
Fametrahana bit array (PBA).	0x0000000000000000
PBA BAR famantarana	0

Tabilao 8. Fitantanana herinaratra

fikirana	sarobidy
Endpoint L0s latency azo ekena	Maximum ny 64 ns
Endpoint L1 latency azo ekena	Maximum 1 izahay

Tabilao 9. PCIe Address Space Setting

fikirana	sarobidy
Adiresy sakan'ny toerana fitadidiana PCIe azo idirana	40

PCIe Avalon-MM DMA Reference Design Platform Designer Systems

Ireto sary manaraka ireto dia mampiseho ny rafitra Mpamorona Platform ho an'ny fitaovana Intel Arria 10, Intel Cyclone 10 GX, ary Intel Stratix 10.
Sary 3. Intel Arria 10 GX DMA Reference Design Platform Designer System

Sary 4.Intel Cyclone 10 GX GX DMA Reference Design Platform Designer System

Sary 5. Intel Stratix 10 GX DMA Reference Design Platform Designer SystemNy famolavolana Intel Stratix 10 dia misy ny singa fantsona sy ny lojikan'ny famantaranandro izay tsy hita ao amin'ny fitaovana hafa.

Tabilao 10. Famariparitana ny Port Designer Platform

Port	asa	Description
rxm_bar2 or rxm_bar4	Avalon-MM port	Ity dia seranan-tsambo lehibe Avalon-MM. Ny mpampiantrano PCIe dia miditra amin'ny fahatsiarovana amin'ny alàlan'ny PCIe BAR2 ho an'ny fitaovana Intel Arria 10 sy Intel Cyclone 10 GX. Ny mpampiantrano dia miditra amin'ny fahatsiarovana amin'ny alàlan'ny PCIe BAR4 ho an'ny fitaovana Intel Stratix 10. Ireo BAR ireo dia mifandray amin'ny fitadidiana on-chip sy ivelany. Amin'ny fampiharana mahazatra, ny rindrambaiko rafitra dia mifehy ity BAR ity mba hanombohana ny angona kisendrasendra ao amin'ny fitadidiana ivelany. Mamaky ny angon-drakitra ihany koa ny rindrambaiko mba hanamarina ny fampandehanana marina.
tx	TX Avalon-MM Slave	Ity dia seranan-tsambo andevo Avalon-MM. Amin'ny fampiharana mahazatra, ny master Avalon-MM dia mifehy ity seranan-tsambo ity mba handefasana fahatsiarovana mamaky sy manoratra amin'ny sehatra PCIe. Rehefa tapitra ny fiasan'ny DMA, dia mampiasa ity seranan-tsambo ity ny Mpanome Descriptor mba hanoratana ny satan'ny DMA hiverina amin'ny latabatra mpamaritra ao amin'ny sehatra PCIe. Mampiasa an'io seranana io ihany koa ny Mpanome Descriptor mba handefasana fiatoana amin'ny MSI.
dma_rd_master	Vakio ny Data Mover	Ity dia seranan-tsambo lehibe Avalon-MM. Ny Read Data Mover dia mampiasa io master Avalon-MM io mba hamindra angona avy amin'ny sehatra PCIe mankany amin'ny on-chip na fitadidiana ivelany. Ny Read Data Mover dia mampiasa ity seranan-tsambo ity ihany koa mba haka mpamoritra avy amin'ny sehatra PCIe ary hanoratana azy ireo amin'ny FIFO ao amin'ny Mpanome Descriptor. Ny endrika dia misy tabilao descriptor misaraka ho an'ny descriptors mamaky sy manoratra. Noho izany, ny port dma_rd_master dia mifandray amin'ny wr_dts_slave ho an'ny fanoratana DMA descriptor FIFO ary rd_dts_slave ho an'ny DMA descriptor FIFO.
dma_wr_master	Manorata Data Mover	Ity dia seranan-tsambo lehibe Avalon-MM. Mampiasa ity master Avalon-MM ity ny Write Data Mover mba hamakiana angona avy amin'ny on-chip na fitadidiana ivelany ary avy eo manoratra angona amin'ny sehatra PCIe. Ny fanaraha-maso fitadidiana ivelany dia RAM misy seranana tokana. Noho izany, ny Write Data Mover sy ny Read Data Mover dia tsy maintsy mizara ity seranana ity mba hanombanana ny fitadidiana ivelany.
wr_dts_slave rd_dts_slave	FIFO ao amin'ny Descriptor Controller	Ireo dia seranan-tsambo andevo Avalon-MM ho an'ny FIFO ao amin'ny Controller Descriptor. Rehefa maka ny mpamoritra avy amin'ny fitadidian'ny rafitra ny Read Data Mover, ny Read Data Mover dia manoratra ireo mpamoritra amin'ny FIFO amin'ny fampiasana ny seranan-tsambo wr_dts_slave sy rd_dts_slave.
wr_dcm_master rd_dcm_master	Module fanaraha-maso ao amin'ny Descriptor Controller	Ny maody fanaraha-maso Descriptor Controller dia misy fampitana iray ary seranan-tsambo iray mandray ho an'ny DMA mamaky sy manoratra. Ny seranan-tsambo fandraisana dia mifandray amin'ny RXM_BAR0. Ny seranan-tsambo fampitana dia mifandray amin'ny txs. Ny lalana fandraisana avy amin'ny RXM_BAR0 dia mampifandray anatiny. RXM_BAR0 dia tsy hita ao amin'ny tontolon'ny fifandraisan'ny Mpamorona Platform. Ho an'ny lalan'ny fampitana dia samy mamaky sy manoratra ny seranan-tsambo DMA mifandray amin'ny txs ivelany. Ireo seranana ireo dia hita ao amin'ny tontolon'ny fifandraisana amin'ny Platform Designer.
Fifandraisana anatiny, tsy aseho	Avalon-MM port	Ity seranana master Avalon-MM ity dia mandalo ny fidirana fahatsiarovana avy amin'ny mpampiantrano PCIe mankany amin'ny PCIe BAR0. Ny mpampiantrano dia mampiasa ity seranan-tsambo ity mba handrafetana ny Mpanome Descriptor. Satria ity endrika fanondroana ity dia ahitana ny Descriptor Controller ho maody anatiny, ny Platform Designer dia tsy mampiseho an'io seranana io amin'ny tontolon'ny fifandraisana ambony indrindra.
onchip_memory2_0	64 KB Dual Port RAM	Ity dia fahatsiarovana 64-KB roa-port amin'ny chip. Ny isan'ny adiresy dia 0x0800_0000-0x0800_FFFF amin'ny fiara fitateram-bahoaka Avalon-MM. Ity adiresy ity dia ny adiresy loharanon'ny fanoratana DMA na ny adiresin'ny toerana ho an'ny DMA vakiana. Mba hisorohana ny kolikoly angon-drakitra, mizara ny fitadidiana ho faritra misaraka ho an'ny famakiana sy fanoratana ny rindrambaiko. Tsy mifanipaka ny faritra.
Intel DDR3 na DDR4 controller	DDR3 na DDR4 Controller	Ity dia mpifehy DDR3 na DDR4 misy seranana tokana.

DMA dingana dingana

Ny rindrambaiko mandeha amin'ny mpampiantrano dia mamita ireto dingana manaraka ireto mba hanombohana ny DMA sy hanamarina ny valiny:

1. Ny logiciel dia manome fitadidiana rafitra ho an'ny tabilao mpamaritra.
2. Ny rindrambaiko dia manome fitadidiana rafitra ho an'ny famindrana angona DMA.
3. Ny logiciel dia manoratra ireo mpamoritra amin'ny tabilao mpamoritra ao amin'ny fitadidiana rafitra. Ny DMA dia manohana hatramin'ny 128 mamaky sy 128 manoratra famaritana. Ny tabilao descriptor dia mirakitra ireto fampahalalana manaraka ireto:
   1. ID descriptor, manomboka amin'ny 0-127
   2. Adiresy loharano
   3. Adiresy toerana haleha
   4. Size
4.  Ho an'ny DMA vakiana, ny rindrambaiko dia manomboka ny habaka fitadidiana rafitra miaraka amin'ny angona kisendrasendra. Ny Read Data Mover dia mamindra ity angona ity avy amin'ny fitadidiana rafitra mankany amin'ny fitadidiana on-chip na ivelany. Ho an'ny DMA fanoratana, ny rindrambaiko dia manomboka ny on-chip na ny fitadidiana ivelany miaraka amin'ny angona kisendrasendra. Ny Write Data Mover dia mamindra ny angona avy amin'ny on-chip na fitadidiana ivelany mankany amin'ny fitadidiana rafitra.
5. Ny logiciel dia manomana ny rejisitra ao amin'ny mody fanaraha-maso an'ny Descriptor Controller amin'ny BAR0. Ny fandaharana dia mamaritra ny adiresin'ny latabatra descriptor ao amin'ny fitadidiana rafitra sy ny adiresin'ny FIFO izay mitahiry ireo mpamoritra ao amin'ny FPGA.
6. Mba hanombohana ny DMA, ny logiciel dia manoratra ny ID an'ny mpamoritra farany amin'ny lojika fanaraha-maso an'ny Descriptor Controller. Manomboka maka famaritana ny DMA. Ny DMA dia manomboka amin'ny ID descriptor 0 ary mifarana amin'ny ID ny descriptor farany.
7. Rehefa vita ny famindrana angon-drakitra ho an'ny mpamaritra farany dia manoratra 1'b1 amin'ny bit Done ny Mpanoritra Mpanoritra ao amin'ny fidiran'ny latabatra fanoritsoritana mifanandrify amin'ny mpamaritra farany ao amin'ny sehatra PCIe amin'ny fampiasana ny seranana txs.
8. Ny logiciel dia manadihady ny bit Done ao amin'ny fidirana amin'ny tabilao descriptor mifanaraka amin'ny descriptor farany. Rehefa avy manoratra ny bit Done ny DMA Controller, ny DMA Controller dia manao kajy ny throughput. Ny logiciel dia mampitaha ny angona ao amin'ny fitadidiana rafitra amin'ny fitadidiana on-chip na fitadidiana ivelany. Mandalo ny fitsapana raha tsy misy lesoka.
9. Ho an'ny famakiana sy fanoratana miaraka, ny rindrambaiko dia manomboka ny famakiana DMA alohan'ny fanoratana DMA. Ny DMA dia vita rehefa vita ny famakiana sy fanoratana ny DMA rehetra.

Fametrahana ny Hardware

1. Atsaharo ny ordinatera laharana 1.
2. Ampidiro ao anaty slot PCIe ny karatra FPGA Development Kit izay manohana ny Gen2 x4 na Gen3 x8.
3. Ho an'ny Intel Stratix 10 10 FPGA Development Kit, ny connecteur J26 sy J27 dia manome hery ny karatra. Aorian'ny fampidirana ny karatra ao amin'ny slot PCIe misy dia ampifandraiso ny tariby herinaratra PCIe 2 × 4- sy 2 × 3-pin avy amin'ny famatsiana herinaratra ny ordinatera laharana 1 mankany amin'ny J26 sy J27 amin'ny karatra PCIe, tsirairay avy.
4. Ampifandraiso amin'ny FPGA Development Kit ny tariby USB avy amin'ny ordinatera laharana 2. Ny Kit Fampandrosoana dia misy tariby Intel FPGA Download Cable ho an'ny fandaharana FPGA.
5. Mba hampatanjaka ny FPGA Development Kit amin'ny alàlan'ny slot PCIe, asio hery amin'ny ordinatera laharana 1. Azonao atao koa ny mampatanjaka ny FPGA Development Kit amin'ny alàlan'ny adaptatera herinaratra ivelany izay alefa miaraka amin'ilay kitapo.
6. Ho an'ny Intel Cyclone 10 GX FPGA Development Kit, ny oscillator azo zahana ao anaty boaty no loharanon'ny famantaranandro ho an'ny singa fitaovana. Araho ny toromarika ao amin'ny fametrahana ny Intel Cyclone 10 GX FPGA Programmable Oscillator handrindrana ity oscillator ity.
7. Ao amin'ny solosaina laharana 2, ento ny programmer Intel Quartus Prime ary amboary ny FPGA amin'ny alàlan'ny Intel FPGA Download Cable.
   Fanamarihana: Tsy maintsy amboarinao indray ny FPGA isaky ny very hery ny FPGA Development Kit.
8. Mba hanerena ny fanisana ny rafitra hahitana ny fitaovana PCIe, avereno indray ny solosaina 1. Raha mampiasa Intel Stratix 10 GX FPGA Development Kit ianao, dia mety hahazo ity hafatra diso ity mandritra ny fanombohana BIOS raha toa ka 4 GB ihany ny fahatsiarovana I/O: Tsy ampy. PCI Resources hita. Mba hamahana ity olana ity, avelao ny Above 4G Decoding ao amin'ny menio BIOS Boot.

Fampahafantarana mifandraika

Fandaharana ny Intel Cyclone 10 GX FPGA Oscillator amin'ny pejy 12

• Fandaharana ny Intel Cyclone 10 GX FPGA Oscillator
• Ny Intel Cyclone 10 GX Development Kit dia misy oscillator azo zahana izay tsy maintsy apetrakao alohan'ny ahafahanao mampandeha ny endrika fanondro ho an'ny fitaovana Intel Cyclone 10 GX. Ny GUI ClockController dia ahafahanao manafatra ny fanovana marina.

1. Tadiavo ny rohy Kit Collateral (zip) ao amin'ny faritry ny Documentation an'ny Intel Cyclone 10 GX FPGA Development Kit web pejy.
2. Ampiasao ity rohy ity mba hisintonana ny cyclone-10-gx-kit-collateral.zip
3. Sokafy ny cyclone-10-gx-kit-collateral.zip amin'ny lahatahiry miasa amin'ny ordinatera laharana 2.
4. Mba hampiakatra ny boaty fifampiresahana Clock Controller dia soraty ireto baiko manaraka ireto: % cd /cyclone-10-gx-collateral/examples/board_test_system/ % ./ClockController.sh
   Sary 6. GUI Controller Clock amin'ny fanjakana voalohany
5. Ao amin'ny Clock Controller GUI, tsindrio Import.
6. Mandehana any amin'ny /cyclone-10-gx-collateral/examples/board_test_system/ directory ary mifidiana U64-Registers.txt.
7. Raha hanafatra ny firafitry ny rejisitra, tsindrio Open.
   Ny hafatra, Si5332 Register Map dia nafarana soa aman-tsara. Tokony ho hitanao ny firafitry ny famantaranandro aseho eto ambany.

Sary 7. Famantaranandro ho an'ny Intel Cyclone 10 GX FPGA Development Kit

Fampahafantarana mifandraika

Fametrahana ny Hardware amin'ny pejy 11

Fametrahana ny DMA Test Driver sy ny fampandehanana ny Linux DMA Software

1. Ao amin'ny varavarankely terminal amin'ny solosaina 1, miova amin'ny lahatahiry mpamily DMA ary esory AN829_driver.tar amin'ny fanoratana ireto baiko manaraka ireto: cd % / /_PCIe DMA_ _project/driver% tar -xvf AN829_driver.tar
2. Raha hametraka ny mpamily Linux ho an'ny fianakaviana fitaovana mety dia soraty ny baiko:% sudo./install Sanda mety ho an'ny dia arria10, cyclone10, ary stratix10.
3. Mba hampandehanana ny rindranasa DMA dia soraty ity baiko manaraka ity: %./run Ny fampiharana dia manonta ny baiko misy mba hamaritana ny fifamoivoizana DMA. Amin'ny alàlan'ny default, ny rindrambaiko dia mamela ny DMA mamaky, manoratra DMA, ary mamaky sy manoratra miaraka amin'ny DMA. Ity tabilao manaraka ity dia mitanisa ny baiko misy:

Tabilao 11.DMA Test Commands

Laharan'ny baiko	asa
1	Manomboka ny DMA.
2	Alefaso na esory ny famakiana DMA.
3	Alefaso na esory ny fanoratana DMA.
4	Alefaso na esory ny famakiana sy fanoratana miaraka amin'ny DMA.
5	Mametraha ny isan'ny dwords isaky ny mpamaritra. Ny elanelana ara-dalàna dia 256-4096 dwords.
6	Mametraha ny isan'ny mpamoritra. Ny isan'ny ara-dalàna dia 1-127 descriptors.
7	Amin'ny alàlan'ny default, ny famolavolana reference dia misafidy ny fahatsiarovana amin'ny chip. Raha misafidy ity baiko manaraka ity dia mifamadika eo amin'ny on-chip sy ny fitadidiana ivelany.
8	Manaova ny DMA amin'ny loop mitohy.
10	Fivoahana

Ho an'ny example, soraty ireto baiko manaraka ireto mba hamaritana 4096 dwords isaky ny descriptor sy 127 descriptors: % 5 4096 % 6 127 % 8

Ireto tarehimarika manaraka ireto dia mampiseho ny fahafahan'ny DMA mamaky, manoratra DMA, ary mamaky sy manoratra ny DMA miaraka:

Sary 8. Intel Arria 10 DMA Throughput

Sary 9. Intel Cyclone 10 GX DMA ThroughputSary 10. Intel Stratix 10 DMA Throughput

Ny fahazoana PCI Express Throughput

Ny fidirana amin'ny rafitra PCI Express dia miankina amin'ireto anton-javatra manaraka ireto:

• Protocol overhead
• Haben'ny entana
• Faharetan'ny famitana
• Faharetan'ny fanavaozana ny fikorianan'ny rano
• Fitaovana mandrafitra ny rohy

Protocol Overhead
Ny overhead protocol dia ahitana ireto singa telo manaraka ireto:

• 128b/130b Encoding sy Decoding—Ny rohy Gen3 dia mampiasa 128b/130b encoding. Ity encoding ity dia manampy bitika roa fampifanarahana (sync) isaky ny famindrana angona 128-bit. Noho izany, ny overhead encoding sy decoding dia kely dia kely amin'ny 1.56%. Ny tahan'ny data mahomby amin'ny rohy Gen3 x8 dia eo amin'ny 8 gigabytes isan-tsegondra (GBps).
• Data Link Layer Packs (DLLPs) sy Physical Layer Packs (PLPs)—Rohy mavitrika ihany koa no mandefa DLLP sy PLP. Ny PLPs dia misy ny SKP baiko napetraka izay
  16-24 bita. Ny DLLP dia teny roa. Ny DLLPs dia mampihatra ny fanaraha-maso ny fikorianan'ny rivotra sy ny protocol ACK/NAK.
• TLP Packet Overhead—Ny overhead mifandray amin'ny TLP tokana dia manomboka amin'ny 5-7 dwords raha tsy tafiditra ny ECRC azo atao. Ny overhead dia ahitana ireto sehatra manaraka ireto:
  • Ny marika fanombohana sy fiafarana framing
  • Ny Sequence ID
  • Lohateny TLP 3- na 4-dword
  • Ny Link Cyclic Redundancy Check (LCRC)
  • 0-1024 amin'ny angon-drakitra payload
• Sary 11. Format fonosana TLP

fanombohana 1 bita

filaharana 2 bita

Lohatenin'ny TLP 3-4 DW

Data Payload 0-1024 DW

ICRC 1 DW

LCRC 1 DW

Tapitra 1 bita

Throughput ho an'ny lahatsoratra navoaka

Ny kajy théorie ambony indrindra dia mampiasa ity formula manaraka ity: Throughput = habe enta-mavesatra / (habe enta-mavesatra + ambony) * tahan'ny angona rohy

Sary 12. Fampidirana ambony indrindra ho an'ny fanoratra fahatsiarovana

Ny grafika dia mampiseho ny fidirana ambony indrindra miaraka amin'ny lohatenin'ny TLP sy ny haben'ny entana. Ny DLLP sy ny PLP dia tsy tafiditra amin'ity kajy ity. Ho an'ny haben'ny karama ambony indrindra 256-byte sy ny lohatenin'ny 3-dword dia dimy dwords ny ambony. Satria 256 bit ny interface, ny lohatenin'ny 5-dword dia mila tsingerin'ny fiara fitateram-bahoaka tokana. Ny enta-mavesatra 256-byte dia mila tsingerin'ny bus 8.

Theoretical l M ax im um Throughput t for r M em ory Writs (x1 )

Ity equation manaraka ity dia mampiseho ny fivelaran'ny teorika ambony indrindra: Fampidirana ambony indrindra = 8 tsingerina/9 tsingerina = 88.88% * 8 GBps = 7.2 GBps

Famaritana ny haben'ny entana ambony indrindra

Ny rejisitra Fanaraha-maso ny fitaovana, bits [7:5], dia mamaritra ny haben'ny entana TLP ambony indrindra amin'ny rafitra ankehitriny. Ny saha Maximum Payload Size amin'ny rejisitry ny fahaizan'ny fitaovana, bits [2:0], dia mamaritra ny sanda faran'izay azo ekena ho an'ny entana. Manondro ity mari-pamantarana vakiana fotsiny ity ianao, antsoina hoe Haben'ny enta-mavesatra ambony indrindra, amin'ny fampiasana ny tonian-dahatsoratra. Rehefa avy namaritra ny enta-mavesatry ny TLP ambony indrindra ho an'ny rafitra ankehitriny, dia raisin'ny rindrambaiko ao amin'ny rejisitra Fanaraha-maso ny fitaovana izany sanda izany. Ity sanda ity dia tsy maintsy latsaky ny enta-mavesatra ambony indrindra voatondro ao amin'ny saha Maximum Payload Size amin'ny rejisitry ny fahaizan'ny fitaovana.
Fahatakarana ny Flow Control ho an'ny PCI Express
Ny fanaraha-maso ny fikorianan'ny rano dia miantoka fa tsy ampitaina ny TLP raha tsy manana habaka buffer ampy hanaiky ny TLP ny mpandray. Misy crédit misaraka ho an'ny lohapejy sy angon-drakitra. Ny fitaovana iray dia mila lohatenim-baovao sy karama ampy alohan'ny handefasana TLP. Rehefa manaiky ny TLP ny Layer Application ao amin'ny complet, dia manafaka ny habaka buffer RX ao amin'ny Layer Transaction an'ny complet. Mandefa fonosana fanavaozana fanaraha-maso ny fikorianan'ny rivotra (FC Update DLLP) hamenoana ny crédit lany ho an'ny mpanatontosa. Rehefa lanin'ny fitaovana iray ny trosany rehetra, ny tahan'ny FC Update DLLPs hamenoana ny lohateniny sy ny crédit findramam-bola dia mametra ny fidirana. Ny fanavaozana fanaraha-maso ny fikorianan'ny rano dia miankina amin'ny haben'ny enta-mavesatra ambony indrindra sy ny fahatarana amin'ny fitaovana roa mifandray.

Throughput for Reads

Ny PCI Express dia mampiasa modely misaraka amin'ny famakiana. Ny fifampiraharahana mamaky dia ahitana ireto dingana manaraka ireto:

1. Ny mpangataka dia mandefa Fangatahana Famakiana fahatsiarovana.
2. Ny mpanatontosa dia mandefa ny ACK DLLP mba hanaiky ny Fangatahana Famakiana fahatsiarovana.
3. Ny Completer dia mamerina ny Completion miaraka amin'ny Data. Ny Completion dia afaka mizara ny Completion ho fonosana maromaro.

Ny famakian-teny dia matetika ambany noho ny fanoratana satria ny famakiana dia mitaky fifampiraharahana roa fa tsy fanoratana tokana ho an'ny angona mitovy. Miankina amin'ny fahataran'ny fitsangatsanganana ihany koa ny famakian-teny eo anelanelan'ny fotoana namoahan'ny Application Layer ny Fangatahana Famakiana fahatsiarovana sy ny fotoana hiverenan'ny angona nangatahana. Mba hanamafisana ny fampandehanan-draharaha, ny fampiharana dia tsy maintsy mamoaka fangatahana famakiana tsy manam-paharoa mba handrakofana io fahatarana io.

Sary 13. Mamaky ny fotoana fangatahana

Ireo tarehimarika etsy ambany dia mampiseho ny fotoana hanaovana ny fitadidiana ny famakian-teny (MRD) sy ny famitana ny angona (CplD). Ny tarehimarika voalohany dia mampiseho ny mpangataka miandry ny fahavitan'ny famoahana ny fangatahana manaraka. Ny fiandrasana dia miteraka vokatra ambany kokoa. Ny tarehimarika faharoa dia mampiseho ny mpangataka manao fangatahana famakiana miavaka maro mba hanafoanana ny fahatarana aorian'ny fiverenan'ny angona voalohany. Ny fanafoanana ny fahatarana dia miteraka vokatra avo kokoa.

Mba hitazonana ny fampandehanana ambony indrindra ho an'ny fonosana angona feno, ny mpangataka dia tsy maintsy manatsara ireto toe-javatra manaraka ireto:

• Ny isan'ny vita ao amin'ny buffer RX
• Ny tahan'ny famoahan'ny Application Layer dia mamaky fangatahana sy manodina ny angona fahavitan'ny

Vakio ny haben'ny fangatahana
Antony iray hafa izay misy fiantraikany amin'ny throughput dia ny haben'ny fangatahana famakiana. Raha mitaky angona 4 KB ny mpangataka dia afaka mamoaka fangatahana famakiana 1 KB na fangatahana famakiana 4 KB tokana ny mpangataka. Ny fangatahana 4 KB dia miteraka vokatra avo kokoa noho ny efatra, vakiana 1 KB. Ny sandan'ny Maximum Read Request Size ao amin'ny rejisitra Fanaraha-maso ny fitaovana, bits [14:12], dia mamaritra ny haben'ny fangatahana famakiana.
Fangatahana famakiana miavaka
Ny anton-javatra farany mety hisy fiantraikany amin'ny famoahana dia ny isan'ny fangatahana famakiana miavaka. Raha mandefa fangatahana vakiana maromaro ny mpangataka mba hanatsarana ny vokatra dia ny isan'ny lohapejy misy tags mametra ny isan'ny fangatahana famakiana miavaka. Mba hahazoana fahombiazana ambony kokoa, Intel Arria 10 sy Intel Cyclone 10 GX mamaky DMA dia afaka mampiasa lohapejy 16 tags. Ny Intel Stratix 10 mamaky DMA dia afaka mampiasa lohapejy 32 tags.

Fahatakarana ny fandrefesana throughput

Mba handrefesana ny fampandehanana dia maka in-droa ny mpamily rindrambaikoamps. Ny rindrambaiko dia maka fotoana voalohanyamp fotoana fohy aorian'ny fanoratanao ny baiko ./run. Ny rindrambaiko dia maka fanindroanyamp rehefa vita ny DMA sy namerina ny sata vita, EPLAST. Raha mamaky DMA, manorata DMA ary mamaky sy manoratra miaraka amin'ny DMA dia mandeha daholo, ny mpamily dia maka in-eninaamps hanaovana ny fandrefesana telo.

Ny fahasamihafan'ny throughput ho an'ny on-Chip sy ny fitadidiana ivelany

Ity famolavolana reference ity dia manome safidy eo amin'ny fitadidiana on-chip napetraka ao amin'ny lamba FPGA sy ny fitadidiana ivelany hita ao amin'ny PCB. Ny fitadidiana on-chip dia manohana seranan-tsambo misaraka mamaky sy manoratra. Noho izany, ity fahatsiarovana ity dia manohana ny famakiana sy fanoratana miaraka amin'ny DMAs. Ny fitadidiana ivelany dia manohana seranana tokana. Noho izany, ny fitadidiana ivelany dia tsy mahazaka DMA mamaky sy manoratra ny fidirana DMA. Ankoatr'izay, ny fahatarana amin'ny fitadidiana ivelany dia ambony noho ny fahatarana amin'ny fitadidiana on-chip. Ireo fahasamihafana roa ireo eo amin'ny on-chip sy ny fitadidiana ivelany dia miteraka fihenam-bidy ho an'ny fampiharana fitadidiana ivelany. Mba hampitahana ny fidirana ho an'ny fitadidiana on-chip sy ivelany, safidio ny baiko 7 ho an'ny hazakazaka mifanesy mba hifindra eo anelanelan'ny on-chip sy ny fitadidiana ivelany.

Tantara fanavaozana antontan-taratasy ho an'ny AN 829: PCI Express Avalon-MM DMA Reference Design

Document Version	Intel Quartus Prime Version	FIOVANA
2018.06.11	18.0	Famoahana voalohany.

AN 829: PCI Express* Avalon®-MM DMA Reference Design 22

Documents / Loharano

intel AN 829 PCI Express* Avalon MM DMA Reference Design [pdf] Torolàlana ho an'ny mpampiasa AN 829 PCI Express Avalon MM DMA Reference Design, AN 829, PCI Express Avalon MM DMA Reference Design, Express Avalon MM DMA Reference Design, Avalon MM DMA Reference Design, DMA Reference Design

References

• User Manual