DG0637
ការណែនាំអំពីការបង្ហាញ
SmartFusion2 SoC FPGA CoreTSE_AHB 1000 Base-T
Loopback - Libero SoC v11.8

DG0637 SmartFusion2 SoC FPGA CoreTSE

Microsemi មិនធ្វើការធានា តំណាង ឬការធានាទាក់ទងនឹងព័ត៌មានដែលមាននៅទីនេះ ឬភាពសមស្របនៃផលិតផល និងសេវាកម្មរបស់វាសម្រាប់គោលបំណងជាក់លាក់ណាមួយឡើយ ហើយ Microsemi មិនទទួលខុសត្រូវអ្វីទាំងអស់ដែលកើតឡើងចេញពីកម្មវិធី ឬការប្រើប្រាស់ផលិតផល ឬសៀគ្វីណាមួយ។ ផលិតផលដែលបានលក់នៅទីនេះ និងផលិតផលផ្សេងទៀតដែលលក់ដោយ Microsemi ត្រូវបានទទួលរងនូវការធ្វើតេស្តមានកម្រិត ហើយមិនគួរត្រូវបានប្រើប្រាស់ដោយភ្ជាប់ជាមួយឧបករណ៍ ឬកម្មវិធីដែលសំខាន់ក្នុងបេសកកម្មឡើយ។ លក្ខណៈបច្ចេកទេសនៃការអនុវត្តណាមួយត្រូវបានគេជឿថាអាចទុកចិត្តបាន ប៉ុន្តែមិនត្រូវបានផ្ទៀងផ្ទាត់ទេ ហើយអ្នកទិញត្រូវតែអនុវត្ត និងបញ្ចប់ការអនុវត្តន៍ទាំងអស់ និងការធ្វើតេស្តផលិតផលផ្សេងទៀត តែម្នាក់ឯង និងរួមគ្នាជាមួយ ឬដំឡើងនៅក្នុងផលិតផលចុងក្រោយណាមួយ។ អ្នកទិញមិនត្រូវពឹងផ្អែកលើទិន្នន័យ និងលក្ខណៈបច្ចេកទេសនៃការអនុវត្ត ឬប៉ារ៉ាម៉ែត្រដែលផ្តល់ដោយ Microsemi ឡើយ។ វាជាទំនួលខុសត្រូវរបស់អ្នកទិញក្នុងការកំណត់ដោយឯករាជ្យនូវភាពសមស្របនៃផលិតផលណាមួយ និងដើម្បីសាកល្បង និងផ្ទៀងផ្ទាត់ដូចគ្នា។ ព័ត៌មានដែលផ្តល់ដោយ Microsemi ខាងក្រោមនេះត្រូវបានផ្តល់ជូន "ដូចដែលនៅមាន កន្លែងណា" និងជាមួយនឹងកំហុសទាំងអស់ ហើយហានិភ័យទាំងមូលដែលទាក់ទងនឹងព័ត៌មាននេះគឺទាំងស្រុងជាមួយអ្នកទិញ។ Microsemi មិនផ្តល់ដោយជាក់លាក់ ឬដោយប្រយោលដល់ភាគីណាមួយនូវសិទ្ធិប៉ាតង់ អាជ្ញាប័ណ្ណ ឬសិទ្ធិ IP ផ្សេងទៀតទេ ទោះជាទាក់ទងនឹងព័ត៌មាននោះដោយខ្លួនឯង ឬអ្វីដែលពិពណ៌នាដោយព័ត៌មានបែបនេះក៏ដោយ។ ព័ត៌មានដែលមាននៅក្នុងឯកសារនេះគឺជាកម្មសិទ្ធិរបស់ Microsemi ហើយ Microsemi រក្សាសិទ្ធិដើម្បីធ្វើការផ្លាស់ប្តូរណាមួយចំពោះព័ត៌មាននៅក្នុងឯកសារនេះ ឬចំពោះផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។

អំពី Microsemi
Microsemi ដែលជាក្រុមហ៊ុនបុត្រសម្ព័ន្ធគ្រប់គ្រងទាំងស្រុងរបស់ Microchip Technology Inc. (Nasdaq: MCHP) ផ្តល់នូវផលប័ត្រដ៏ទូលំទូលាយនៃ semiconductor និងដំណោះស្រាយប្រព័ន្ធសម្រាប់លំហអាកាស និងការពារជាតិ ទំនាក់ទំនង មជ្ឈមណ្ឌលទិន្នន័យ និងទីផ្សារឧស្សាហកម្ម។ ផលិតផលរួមមានសៀគ្វីរួមបញ្ចូលគ្នានូវសញ្ញាចម្រុះអាណាឡូកដែលមានប្រសិទ្ធភាពខ្ពស់ និងរឹងដោយវិទ្យុសកម្ម, FPGAs, SoCs និង ASICs; ផលិតផលគ្រប់គ្រងថាមពល; ឧបករណ៍កំណត់ពេលវេលា និងសមកាលកម្ម និងដំណោះស្រាយពេលវេលាច្បាស់លាស់ កំណត់ស្តង់ដារពិភពលោកសម្រាប់ពេលវេលា។ ឧបករណ៍ដំណើរការសំឡេង; ដំណោះស្រាយ RF; សមាសធាតុដាច់ដោយឡែក; ការផ្ទុកសហគ្រាស និងដំណោះស្រាយទំនាក់ទំនង បច្ចេកវិទ្យាសុវត្ថិភាព និងការប្រឆាំង t ដែលអាចធ្វើមាត្រដ្ឋានបាន។amper ផលិតផល; ដំណោះស្រាយអ៊ីសឺរណិត; Power-over-Ethernet ICs និង midspans; ក៏ដូចជាសមត្ថភាព និងសេវាកម្មរចនាផ្ទាល់ខ្លួន។ ស្វែងយល់បន្ថែមនៅ www.microsemi.com.

ប្រវត្តិកែប្រែ

ប្រវត្តិកែប្រែពិពណ៌នាអំពីការផ្លាស់ប្តូរដែលត្រូវបានអនុវត្តនៅក្នុងឯកសារ។ ការផ្លាស់ប្តូរត្រូវបានរាយបញ្ជីដោយការកែប្រែ ដោយចាប់ផ្តើមជាមួយនឹងការបោះពុម្ពផ្សាយបច្ចុប្បន្នបំផុត។
1.1 ការកែប្រែ 4.0
ខាងក្រោមនេះគឺជាសេចក្តីសង្ខេបនៃការផ្លាស់ប្តូរនៅក្នុងការកែប្រែ 4.0 នៃឯកសារនេះ។

• ដោយសារ IP នេះមិនទាន់ត្រូវបានដំឡើងកំណែ ដើម្បីសម្រួលដល់ការក្លែងធ្វើ ព័ត៌មានស្តីពីការក្លែងធ្វើការរចនាត្រូវបានដកចេញ។

1.2 ការកែប្រែ 3.0
ខាងក្រោមនេះគឺជាសេចក្តីសង្ខេបនៃការផ្លាស់ប្តូរនៅក្នុងការកែប្រែ 3.0 នៃឯកសារនេះ។

• កំណែ Libero SoC ត្រូវបានធ្វើបច្ចុប្បន្នភាពនៅក្នុងតម្រូវការកម្មវិធី និងនៅក្នុងព័ត៌មានលម្អិតនៃការរចនាសាកល្បង។ សម្រាប់ព័ត៌មានបន្ថែម សូមមើល តម្រូវការការរចនា ទំព័រ 3 និងការរចនាម៉ូដ ទំព័រ 3 រៀងគ្នា។

1.3 ការកែប្រែ 2.0
ខាងក្រោមនេះគឺជាសេចក្តីសង្ខេបនៃការផ្លាស់ប្តូរនៅក្នុងការកែប្រែ 2.0 នៃឯកសារនេះ។

• តម្រូវការរចនា Libero SoC, FlashPro និង SoftConsole ត្រូវបានធ្វើបច្ចុប្បន្នភាព។ សម្រាប់ព័ត៌មានបន្ថែម សូមមើល តម្រូវការរចនា ទំព័រ 3 ។
• នៅទូទាំងឯកសារ ឈ្មោះគម្រោង SoftConsole ដែលប្រើក្នុងការរចនាសាកល្បង និងតួលេខពាក់ព័ន្ធទាំងអស់ត្រូវបានធ្វើបច្ចុប្បន្នភាព។

1.4 ការកែប្រែ 1.0
កំណែប្រែ 1.0 គឺជាការបោះពុម្ពលើកដំបូងនៃឯកសារនេះ។

SmartFusion2 SoC FPGA CoreTSE_AHB 1000 Base-T Loopback Demo ការបង្ហាញ

Microsemi Triple-Speed ​​Ethernet MAC, CoreTSE_AHB គឺជាស្នូលកម្មសិទ្ធិបញ្ញាទន់ (IP) ដែលអាចកំណត់រចនាសម្ព័ន្ធបាន ដែលអនុលោមតាមស្តង់ដារ IEEE 802.3 ។
ការរចនាសាកល្បងនេះផ្តល់នូវដំណោះស្រាយអ៊ីសឺរណិតសម្រាប់SmartFusion®2 SoC FPGA និងអនុវត្តការរចនាវិលត្រឡប់មកវិញ 1000 Base-T ដែលមានមូលដ្ឋានលើ CoreTSE_AHB នៅលើឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2 ។
CoreTSE_AHB អនុញ្ញាតឱ្យអ្នករចនាប្រព័ន្ធអនុវត្តការរចនាអ៊ីសឺរណិតយ៉ាងទូលំទូលាយ ចាប់ពីតម្លៃទាប 10/100 អ៊ីសឺរណិត ដល់ច្រក 1 ជីហ្គាប៊ីតដែលដំណើរការខ្ពស់។ CoreTSE_AHB សាកសមនឹងឧបករណ៍បណ្តាញដូចជា កុងតាក់ រ៉ោតទ័រ និងប្រព័ន្ធទទួលទិន្នន័យ។
CoreTSE ក៏មាននៅក្នុងកំណែដែលដំណើរការជាមួយគ្រួសារ IGLOO® 2 FPGA ផងដែរ។

CoreTSE_AHB មានចំណុចប្រទាក់ដូចខាងក្រោម៖

• 10/100/1000 Mbps អ៊ីសឺរណិត MAC ជាមួយចំណុចប្រទាក់ឯករាជ្យមេឌៀ gigabit (GMII) និងចំណុចប្រទាក់ដប់ប៊ីត (TBI) ដើម្បីគាំទ្រចំណុចប្រទាក់ឯករាជ្យមេឌៀ gigabit សៀរៀល (SGMII), 1000BASE-T និង 1000BASE-X
• ចំណុចប្រទាក់ស្រទាប់រាងកាយ GMII ឬ TBI ភ្ជាប់ទៅអ៊ីសឺរណិត PHY
• ចំណុចប្រទាក់ផ្លូវទិន្នន័យ MAC
• Advanced peripheral bus (APB) slave interface សម្រាប់ការចុះឈ្មោះក្នុងការកំណត់រចនាសម្ព័ន្ធ MAC និងការចូលប្រើការរាប់ស្ថានភាព

CoreTSE_AHB អាចត្រូវបានកំណត់រចនាសម្ព័ន្ធជា GMII ឬ TBI សម្រាប់បណ្តាញអ៊ីសឺរណិតក្នុងអត្រាផ្ទេរទិន្នន័យ 10/100/1000 Mbps (ល្បឿនបន្ទាត់)។
CoreTSE IP មាននៅក្នុងកំណែពីរផ្សេងគ្នា៖

• CoreTSE_AHB៖ ប្រើចំណុចប្រទាក់ AHB សម្រាប់ទាំងផ្លូវបញ្ជូន និងទទួល។ IP នេះដំណើរការសម្រាប់ SmartFusion2 SoC FPGA ។
• CoreTSE (Non-AMBA): ប្រើការចូលដោយផ្ទាល់ទៅកាន់ MAC ជាមួយនឹងចំណុចប្រទាក់កញ្ចប់ព័ត៌មានស្ទ្រីម។ IP នេះដំណើរការសម្រាប់ IGLOO2 FPGA និង SmartFusion2 SoC FPGA ។

CoreTSE និង CoreTSE_AHB គឺដូចគ្នាបេះបិទទៅនឹង MSS hard Ethernet MAC នៅក្នុង SmartFusion2 ទាក់ទងនឹងលក្ខណៈពិសេសដែលបានគាំទ្រ ចុះឈ្មោះការកំណត់រចនាសម្ព័ន្ធ និងចុះឈ្មោះអាសយដ្ឋាន។ ករណីជាច្រើននៃ CoreTSE IP អាចត្រូវបានប្រើដើម្បីសម្រេចបាននូវដំណោះស្រាយអ៊ីសឺរណិតនៅក្នុងឧបករណ៍ SmartFusion2 ។ CoreTSE_AHB IP រួមជាមួយនឹង MSS Ethernet MAC អាចត្រូវបានប្រើដើម្បីគាំទ្រចំណុចប្រទាក់អ៊ីសឺរណិតច្រើនសម្រាប់ឧបករណ៍ SmartFusion2 ។ សម្រាប់ព័ត៌មានបន្ថែមអំពី CoreTSE_AHB សូមមើលសៀវភៅណែនាំ CoreTSE_AHB ។
សម្រាប់ព័ត៌មានបន្ថែមអំពីកម្មវិធី Ethernet សូមមើល AC423: SmartFusion2/IGLOO2 Ethernet Application Note។

ចំណាំ៖ CoreTSE_AHB ទាមទារអាជ្ញាប័ណ្ណសម្រាប់ប្រើក្នុងឈុតរចនា Libero® SoC ។ សម្រាប់ការស្នើសុំអាជ្ញាប័ណ្ណ សូមទាក់ទងមជ្ឈមណ្ឌលគាំទ្របច្ចេកទេសតាមរយៈ webគេហទំព័រនៅ www.microchip.com/support.

2.1 តម្រូវការរចនា
តារាងខាងក្រោមរាយបញ្ជីតម្រូវការរចនាសម្រាប់ដំណើរការការបង្ហាញ។

តារាងទី 1 • តម្រូវការរចនា

តម្រូវការផ្នែករឹង	ការពិពណ៌នា
កញ្ចប់វាយតម្លៃសុវត្ថិភាព SmartFusion2៖ • អាដាប់ទ័រ 12 V • FlashPro4 អ្នកសរសេរកម្មវិធី	Rev D ឬក្រោយ
ម៉ាស៊ីនកុំព្យូទ័រ ឬកុំព្យូទ័រយួរដៃ (RAM 12 GB)	ប្រព័ន្ធប្រតិបត្តិការ Windows 64 ប៊ីត
មជ្ឈមណ្ឌលតេស្តវិញ្ញាណ (ជាជម្រើស)
តម្រូវការកម្មវិធី
Libero SoC	11.8
កម្មវិធីកម្មវិធី FlashPro	11.8
SoftConsole	v4.0
កម្មវិធីបង្កើតកញ្ចប់ Cat Karat	ផ្តល់ជូនជាមួយនឹងការរចនា files
កម្មវិធី Wireshark	ផ្តល់ជូនជាមួយនឹងការរចនា files
តម្រូវការ IP
CoreTSE_AHB	អាជ្ញាប័ណ្ណផ្តល់ជូនតាមការស្នើសុំ។ ទំនាក់ទំនង មជ្ឈមណ្ឌលគាំទ្របច្ចេកទេសតាមរយៈ webគេហទំព័រនៅ www.microchip.com/support.

2.2 ការរចនាសាកល្បង
ការរចនាបទបង្ហាញ files អាចទាញយកបាននៅ៖ https://www.microchip.com/en-us/application-notes/dg0637
ការរចនាបទបង្ហាញ files រួមមាន:

• គម្រោង Libero
• ការសរសេរកម្មវិធី files
• ប្រភព files
• Readme.txt file

សូមមើល Readme.txt file សម្រាប់រចនាសម្ព័ន្ធថតពេញលេញ។
រូបខាងក្រោមបង្ហាញពីរចនាសម្ព័ន្ធកម្រិតកំពូលនៃការរចនា files.

រូបខាងក្រោមបង្ហាញពីដ្យាក្រាមប្លុករចនាម៉ូដសាកល្បង។

នៅក្នុងការរចនាម៉ូដសាកល្បងនេះ CoreTSE_AHB ត្រូវបានបង្កើតភ្លាមៗនៅក្នុងក្រណាត់ FPGA ហើយបានភ្ជាប់ទៅ Ethernet PHY នៅលើយន្តហោះដោយប្រើចំណុចប្រទាក់សៀរៀលល្បឿនលឿន (SERDES_IF)។
នៅក្នុងរូបភាពមុន សញ្ញាចុចៗជាពណ៌ក្រហមបង្ហាញពីការផ្ទេរកញ្ចប់ព័ត៌មាន Ethernet ពីម៉ាស៊ីនកុំព្យូទ័រទៅកាន់ LSRAM ខាងក្នុង ហើយសញ្ញាព្រួញពណ៌ខៀវបង្ហាញពីការបញ្ជូនកញ្ចប់ព័ត៌មានពី LSRAM ទៅកាន់ម៉ាស៊ីនវិញ។

2.2.1 លក្ខណៈពិសេសនៃការរចនា
ការរចនាម៉ូដសាកល្បងដំណើរការ Ethernet loopback ដោយប្រើ CoreTSE_AHB នៅក្នុង TBI 1000 Base-T នៅលើ hardware និងក្នុងការក្លែងធ្វើផងដែរ។
ខាង​ក្រោម​គឺ​ជា​លក្ខណៈ​ពិសេស​នៃ​ការ​រចនា​សាកល្បង៖

• គំរូក្លែងធ្វើសម្រាប់ការរចនារង្វិលជុំ CoreTSE_AHB ។
• ការរចនារង្វិលជុំ CoreTSE_AHB នៅលើឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2 ។

ផ្នែកខាងក្រោមពន្យល់ពីការចាប់ផ្តើម និងការកំណត់រចនាសម្ព័ន្ធនៃ CoreTSE_AHB, SERDES_IF និងយន្តការរង្វិលជុំ។

2.2.1.1 ការកំណត់រចនាសម្ព័ន្ធចំណុចប្រទាក់សៀរៀលល្បឿនលឿន
ក្នុងអំឡុងពេលដំណើរការរចនា CoreTSE_AHB ត្រូវបានកំណត់រចនាសម្ព័ន្ធដើម្បីបង្ហាញចំណុចប្រទាក់ដប់ប៊ីត (TBI) ទៅកាន់ប្លុក SERDESIF ដែលត្រូវបានកំណត់រចនាសម្ព័ន្ធសម្រាប់ប្រតិបត្តិការ External Physical Coding SubLayer (EPCS) ដោយប្រើផ្លូវលេខ 3 ដើម្បីបង្កើតតំណភ្ជាប់ SGMII ទៅកាន់ឧបករណ៍ខាងក្រៅ (PHY) ។
2.2.1.2 CoreTSE_AHB IP MAC ការចាប់ផ្តើម
នៅពេលថាមពលឡើង កម្មវិធីបង្កប់ដែលកំពុងដំណើរការលើខួរក្បាល Cortex-M3 នឹងចាប់ផ្តើមការចុះឈ្មោះត្រួតពិនិត្យនៅក្នុង CoreTSE_AHB និងឧបករណ៍ PHY ខាងក្រៅដើម្បីដាក់វានៅក្នុងរបៀប 1000 Base-T ។
2.2.1.3 យន្តការ Loopback កញ្ចប់អ៊ីសឺរណិត
យន្តការ Ethernet loopback ខាងក្រោមត្រូវបានប្រើនៅក្នុងការបង្ហាញនេះ៖
2.2.1.3.1 ការទទួលកញ្ចប់ព័ត៌មានអ៊ីសឺរណិត
CoreTSE_AHB ទទួលកញ្ចប់ Ethernet ពី Ethernet PHY នៅលើយន្តហោះ តាមរយៈ SERDES_IF ល្បឿនលឿន។
ផ្លូវ CoreTSE_AHB ទទួល (RX) ត្រូវបានភ្ជាប់ទៅ LSRAM តាមរយៈចំណុចប្រទាក់ AHB ។ ខួរក្បាល Cortex- M3 ផ្លាស់ទីទិន្នន័យកញ្ចប់ទិន្នន័យអ៊ីសឺរណិតទៅអង្គចងចាំ LSRAM ដោយប្រើ DMA ។
2.2.1.3.2 ការបញ្ជូនកញ្ចប់ Ethernet
ដើម្បីបង្វិលកញ្ចប់ Ethernet ត្រឡប់មកវិញនោះ Cortex-M3processor អានទិន្នន័យកញ្ចប់ Ethernet ពីអង្គចងចាំ LSRAM តាមរយៈចំណុចប្រទាក់ AHB ហើយបញ្ជូនវាទៅវានៅលើផ្លូវ CoreTSE_AHB transmit (TX) ។ CoreTSE_AHB បញ្ជូនកញ្ចប់ Ethernet ទៅ Ethernet PHY នៅលើយន្តហោះ តាមរយៈ SERDES ល្បឿនលឿន។
2.2.1.4 ដំណោះស្រាយតេស្តអ៊ីសឺរណិត
មានវិធីជាច្រើនដើម្បីវាយតម្លៃការបង្ហាញពីការវិលត្រលប់របស់ CoreTSE_AHB 1000 Base-T នៅលើបន្ទះវាយតម្លៃសុវត្ថិភាព SmartFusion2។

២.២.១.៤.១ ដំណោះស្រាយ ១

• កម្មវិធីបង្កើតកញ្ចប់ព័ត៌មាន Cat Karat ដែលបានដំឡើងនៅលើម៉ាស៊ីន PC ត្រូវបានប្រើដើម្បីបញ្ជូនកញ្ចប់ព័ត៌មាន Ethernet តាមរយៈខ្សែស្ពាន់ RJ45 Ethernet ។
• កម្មវិធីទទួលកញ្ចប់ព័ត៌មាន Wireshark ដែលបានដំឡើងនៅលើកុំព្យូទ័រម៉ាស៊ីនចាប់យកកញ្ចប់ព័ត៌មានអ៊ីសឺរណិត (រង្វិលជុំត្រឡប់មកវិញ) តាមរយៈខ្សែស្ពាន់ RJ45 Ethernet ។

២.២.១.៤.១ ដំណោះស្រាយ ១
មជ្ឈមណ្ឌលសាកល្បង spirent ឬដំណោះស្រាយសមមូលអាចត្រូវបានប្រើដើម្បីសាកល្បងការបង្ហាញការវិលត្រលប់ CoreTSE_AHB ។ សម្រាប់ព័ត៌មានបន្ថែម សូមមើលឧបសម្ព័ន្ធ៖ ការដំណើរការការរចនាសាកល្បងដោយប្រើប្រាស់មជ្ឈមណ្ឌលសាកល្បងវិញ្ញាណ ទំព័រ 13 ។
2.2.2 ការពិពណ៌នាអំពីការរចនា
ការរចនាសាកល្បងនេះត្រូវបានអនុវត្តដោយកំណត់រចនាសម្ព័ន្ធ CoreTSE_AHB សម្រាប់របៀប TBI ។ តួលេខខាងក្រោមបង្ហាញពីការអនុវត្តផ្នែករឹង Libero SoC សម្រាប់ការរចនាសាកល្បងនេះ។

គម្រោងផ្នែករឹង Libero ប្រើប្រាស់ធនធានដូចខាងក្រោម៖

• CoreTSE_AHB
• Cortex M3 (ប្រព័ន្ធរងមីក្រូត្រួតពិនិត្យ) ដើម្បីកំណត់រចនាសម្ព័ន្ធ CoreTSE_AHB និងអ៊ីសឺរណិត PHY នៅលើយន្តហោះ
• ចំណុចប្រទាក់សៀរៀលល្បឿនលឿន (SERDES_IF) បានកំណត់រចនាសម្ព័ន្ធសម្រាប់របៀប EPCS lane 3
• SoftConsole - កម្មវិធីសម្រាប់ចាប់ផ្តើម CoreTSE_AHB និងសម្រាប់ការផ្ទេរទិន្នន័យកញ្ចប់ទិន្នន័យអ៊ីសឺរណិតទៅ/ពី LSRAM
• បន្ទះបញ្ចូលដែលឧទ្ទិស 0 ជាប្រភពនាឡិកា

2.3 ការដំឡើងការរចនាសាកល្បង
ជំហានខាងក្រោមពិពណ៌នាអំពីរបៀបដំឡើងការបង្ហាញ។

1. ភ្ជាប់ FlashPro4 Programmer ទៅឧបករណ៍ភ្ជាប់ J5 នៅលើ SmartFusion2 FPGA Security Evaluation Board។
2. ភ្ជាប់ jumpers ទៅក្រុមប្រឹក្សាវាយតម្លៃសុវត្ថិភាព SmartFusion2 FPGA ដូចដែលបានបញ្ជាក់នៅក្នុងតារាងខាងក្រោម។
   តារាងទី 2 • SmartFusion2 Security FPGA ឧបករណ៍វាយតម្លៃ ការកំណត់ Jumper

   អ្នកលោត	ខ្ទាស់ (ពី)	ខ្ទាស់ (ទៅ)	មតិយោបល់
   J22	1	2	លំនាំដើម
   J23	1	2	លំនាំដើម
   J24	1	2	លំនាំដើម
   J8	1	2	លំនាំដើម
   J3	1	2	លំនាំដើម

3. ភ្ជាប់ការផ្គត់ផ្គង់ថាមពលទៅឧបករណ៍ភ្ជាប់ J6 ។

2.3.1 ការសរសេរកម្មវិធីការរចនា
ជំហានខាងក្រោមពិពណ៌នាអំពីរបៀបសរសេរកម្មវិធី ការរចនាម៉ូដ។

1. ទាញយកការរចនាសាកល្បងពីផ្លូវខាងក្រោម៖ https://www.microchip.com/en-us/application-notes/dg0637
2. បើកកុងតាក់ផ្គត់ផ្គង់ថាមពល SW7 ។
3. បើកដំណើរការកម្មវិធី FlashPro ។
4. ចុច គម្រោងថ្មី។
5. នៅក្នុងបង្អួចគម្រោងថ្មី បញ្ចូលឈ្មោះគម្រោងជា CoreTSE_AHB_Demo ។
6. ចុច រកមើល ហើយរុករកទៅទីតាំងដើម្បីរក្សាទុកគម្រោង។
7. ជ្រើសរើសឧបករណ៍តែមួយជារបៀបសរសេរកម្មវិធី។
8. ចុច យល់ព្រម ដើម្បីរក្សាទុកគម្រោង។
9. ចុច កំណត់រចនាសម្ព័ន្ធឧបករណ៍។
10. ចុចរកមើល រុករកទៅទីតាំងដែល SF2_1000BaseT_Demo.stp file មានទីតាំងនៅហើយជ្រើសរើស file. ទីតាំងលំនាំដើមគឺ៖ \SF2_1000BaseT_loopback_demo_df\កម្មវិធីFile\
11. ជ្រើសរើសកម្រិតខ្ពស់ជារបៀប ហើយជ្រើសរើសកម្មវិធីក្រោមសកម្មភាព។
12. ចុចកម្មវិធីដើម្បីចាប់ផ្តើមសរសេរកម្មវិធីឧបករណ៍។ រង់ចាំរហូតដល់ស្ថានភាពអ្នកសរសេរកម្មវិធីត្រូវបានប្តូរទៅជា RUN PassED។

2.3.2 ការភ្ជាប់ក្រុមប្រឹក្សាវាយតម្លៃសុវត្ថិភាព SmartFusion2 ទៅម៉ាស៊ីនកុំព្យូទ័រ
ជំហានខាងក្រោមពិពណ៌នាអំពីរបៀបភ្ជាប់ក្រុមប្រឹក្សាវាយតម្លៃសុវត្ថិភាព SmartFusion2 ទៅកុំព្យូទ័រម៉ាស៊ីន៖

1. បន្ទាប់ពីកម្មវិធីជោគជ័យ សូមបិទក្រុមប្រឹក្សាវាយតម្លៃសុវត្ថិភាព SmartFusion2។
2. ភ្ជាប់កុំព្យូទ័រម៉ាស៊ីនទៅនឹងឧបករណ៍ភ្ជាប់ J13 នៅលើឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2 ដោយប្រើខ្សែ RJ45 ។

តួរលេខខាងក្រោមបង្ហាញពីការដំឡើងបន្ទះវាយតម្លៃសុវត្ថិភាព SmartFusion2។
2.3.3 ដំណើរការការរចនាសាកល្បងជាមួយ Cat Karat និង Wireshark នៅលើ ផ្នែករឹង

1. បើកកុងតាក់ផ្គត់ផ្គង់ថាមពល SW7 ។
2. ដំឡើងកម្មវិធី Cat Karat និងកម្មវិធី Wireshark នៅលើម៉ាស៊ីនកុំព្យូទ័រពីប្រភព files.
   ( \ SF2_1000BaseT_loopback_demo_df \ប្រភព Files\)
3. នៅលើម៉ាស៊ីនកុំព្យូទ័រ សូមបើកកម្មវិធីវិភាគបណ្តាញ Wireshark ។ ជ្រើសរើស Start ដូចបង្ហាញក្នុងរូបភាពទី 8 ទំព័រ 11 ។
4. នៅលើម៉ាស៊ីនកុំព្យូទ័រ សូមបើកកម្មវិធី Cat Karat ដូចបង្ហាញក្នុងរូបខាងក្រោម។
5. នៅក្រោមពិធីសារ Viewជ្រើសរើសផ្ទាំងគ្រប់គ្រង ហើយបញ្ចូលតម្លៃ 1 សម្រាប់កញ្ចប់ព័ត៌មានក្នុងមួយផ្ទុះ ដូចបង្ហាញក្នុងរូបខាងក្រោម។
6. នៅក្រោម Packet Flow សូមជ្រើសរើសប្រើ RAW ដូចបង្ហាញក្នុងរូបភាពទី 9 ទំព័រ 11។
7. នៅក្រោមពិធីសារ Viewជ្រើសរើសផ្ទាំង RAW ហើយចម្លងកញ្ចប់ទិន្នន័យអ៊ីសឺរណិតពីប្រភព files ( \ SF2_1000BaseT_loopback_demo_df \ប្រភព Files\Raw_packet.txt) ដូចបង្ហាញក្នុងរូបភាពទី១១ ទំព័រ១២។
8. នៅក្រោមចំណុចប្រទាក់ សូមជ្រើសរើសការភ្ជាប់អ៊ីសឺរណិតទៅកាន់បន្ទះវាយតម្លៃ SmartFusion2។
9. ជ្រើសរើសចាប់ផ្តើមបញ្ជូនពីម៉ឺនុយ ដូចបង្ហាញក្នុងរូបភាពទី 9 ទំព័រទី 11 ដើម្បីបញ្ជូនកញ្ចប់ព័ត៌មាន។
10. នៅក្នុងបង្អួចកម្មវិធី Wireshark ចុចទ្វេដងលើ Ethernet-II ដូចដែលបានបង្ហាញក្នុងរូបភាពខាងក្រោម។ កញ្ចប់ Ethernet ដែលបានបញ្ជូន និងទទួលត្រូវបានបង្ហាញ។

ឧបសម្ព័ន្ធ៖ ដំណើរការការរចនាសាកល្បងដោយប្រើប្រាស់មជ្ឈមណ្ឌលសាកល្បង spirent

ជំហានខាងក្រោមពណ៌នាអំពីរបៀបដំណើរការការបង្ហាញសាកល្បងវិលជុំ CoreTSE_AHB ដោយប្រើមជ្ឈមណ្ឌលសាកល្បង Spirent៖

1. ភ្ជាប់ឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2 ទៅនឹងរន្ធដោត 1 ច្រក Ethernet នៅលើឧបករណ៍សាកល្បង Spirent ដោយប្រើខ្សែ RJ45 ។
2. នៅលើកុំព្យូទ័រម៉ាស៊ីន សូមបើកកម្មវិធីកំណត់រចនាសម្ព័ន្ធមជ្ឈមណ្ឌលសាកល្បង Spirent ។
3. បន្ថែមច្រក (អ៊ីសឺរណិត) នៅក្នុងមជ្ឈមណ្ឌលសាកល្បង Spirent ដូចដែលបានបង្ហាញក្នុងរូបខាងក្រោម។
4. ជ្រើសរើស Traffic Generator នៅក្រោម Ports បន្ថែមព័ត៌មានកញ្ចប់ព័ត៌មាននៅក្នុងកម្មវិធីនិពន្ធប្លុកស្ទ្រីម ហើយចុច Start Traffic នៅលើច្រកទាំងអស់ ដូចបង្ហាញក្នុងរូបខាងក្រោម។កញ្ចប់ Ethernet ត្រូវបានបញ្ជូន និងទទួលនៅលើច្រក 1 តាមរយៈខ្សែ RJ45 ។
5. សង្កេតមើលចំនួនកំហុស TX, RX, RX FCS និង CRC សរុប។ តួរលេខខាងក្រោមបង្ហាញពីព័ត៌មានរាប់ចំនួនកំហុស TX, RX, RX FCS និង CRC សរុបនៅក្នុងមជ្ឈមណ្ឌលសាកល្បង Spirent ។ 0 បង្ហាញថាគ្មានការបាត់បង់នៅក្នុងការបញ្ជូន និងទទួលកញ្ចប់ព័ត៌មាន។
6. ចុច យល់ព្រម ដើម្បីបិទកម្មវិធីនិពន្ធ StreamBlock ។

ទីស្នាក់ការកណ្តាល Microsemi
ក្រុមហ៊ុន One Enterprise, Aliso Viejo,
CA 92656 សហរដ្ឋអាមេរិក
នៅសហរដ្ឋអាមេរិក៖ +1 ៨៦៦-៤៤៧-២១៩៤
នៅខាងក្រៅសហរដ្ឋអាមេរិក៖ +1 ៨៦៦-៤៤៧-២១៩៤
ការលក់៖ +1 ៨៦៦-៤៤៧-២១៩៤
ទូរសារ៖ +1 ៨៦៦-៤៤៧-២១៩៤
អ៊ីមែល៖ sales.support@microsemi.com
www.microsemi.com
©2023 Microsemi ដែលជាក្រុមហ៊ុនបុត្រសម្ព័ន្ធគ្រប់គ្រងទាំងស្រុងរបស់ Microchip Technology Inc. រក្សាសិទ្ធិគ្រប់យ៉ាង។ Microsemi និង
និមិត្តសញ្ញា Microsemi គឺជាពាណិជ្ជសញ្ញាដែលបានចុះបញ្ជីរបស់សាជីវកម្ម Microsemi ។ ពាណិជ្ជសញ្ញា និងសញ្ញាសេវាកម្មផ្សេងទៀតទាំងអស់ គឺជាកម្មសិទ្ធិរបស់ម្ចាស់រៀងៗខ្លួន។

ឯកសារ/ធនធាន

Microsemi DG0637 SmartFusion2 SoC FPGA CoreTSE [pdf] ការណែនាំអ្នកប្រើប្រាស់ DG0637, DG0637 SmartFusion2 SoC FPGA CoreTSE, DG0637, SmartFusion2 SoC FPGA CoreTSE, SoC FPGA CoreTSE, CoreTSE

ឯកសារយោង

• សៀវភៅណែនាំអ្នកប្រើប្រាស់