ACU3EG ZYNQ UltraScale Plus FPGA Core Board
សៀវភៅណែនាំអ្នកប្រើប្រាស់
កំណត់ត្រាកំណែ
| កំណែ | កាលបរិច្ឆេទ | ចេញផ្សាយដោយ | ការពិពណ៌នា |
| បប ១.០ | ៨៦៦-៤៤៧-២១៩៤ | Rachel Zhou | ការចេញផ្សាយដំបូង |
ផ្នែកទី 1៖ សេចក្តីផ្តើម AXU2CGA/B
ក្រុមប្រឹក្សាភិបាល AXU2CGA/B ត្រូវបានកំណត់លក្ខណៈដោយទំហំតូចរបស់វា និងគ្រឿងបរិក្ខារធំទូលាយ។ បន្ទះឈីបចម្បងគឺបន្ទះឈីបគ្រួសារ Zynq UltraScale+ MPSoCs CG របស់ Xilinx ម៉ូដែលគឺ XCZU2CG-1SFVC784E ។ ផ្នែកខាង PS នៃ AXU2CGA ត្រូវបានភ្ជាប់ជាមួយ 2 បំណែកនៃ DDR4 (សរុប 1GB, 32bit) និង 1 slice នៃ 256Mb QSPI FLASH ។ ផ្នែក PS នៃ AXU2CGB ត្រូវបានបំពាក់ដោយ 4 DDR4 (សរុប 2GB, 64bit), មួយ 8GB eMMC FLASH អង្គចងចាំ chip និងមួយ 256Mb QSPI FLASH ។
ចំណុចប្រទាក់គ្រឿងកុំព្យូទ័ររួមមាន 1 MINI DP interface, 4 USB3.0 interfaces, 1 Gigabit Ethernet interface, 1 USB serial port, 1 PCIE interface, 1 TF card interface, 2 40-pin expansion port, 2 MIPI Interface, KEYs និង LEDs។
គ្រោងការណ៍ក្តារមានដូចរូបភាព 1-1:
ផ្នែកទី 2: បន្ទះឈីប ZYNQ
ប្រព័ន្ធ PS នៃបន្ទះឈីប XCZU2CG-1SFVC784E រួមបញ្ចូលប្រព័ន្ធដំណើរការ ARM Cortex™-A53 ចំនួនពីរដែលមានល្បឿនរហូតដល់ 1.2Ghz និងគាំទ្រកម្រិត 2 Cache ។ វាក៏មានប្រព័ន្ធដំណើរការ Cortex-R5 ចំនួនពីរដែលមានល្បឿនរហូតដល់ 500Mhz ។ បន្ទះឈីប XCZU2CG គាំទ្រ 32-bit ឬ 64-bit DDR4, LPDDR4, DDR3, DDR3L, និង LPDDR3 បន្ទះឈីបអង្គចងចាំ ជាមួយនឹងចំណុចប្រទាក់ល្បឿនលឿនសម្បូរបែបនៅលើផ្នែក PS ដូចជា PCIE Gen2, USB3.0, SATA 3.1, DisplayPort; វាក៏គាំទ្រ USB2.0, Gigabit Ethernet, SD/SDIO, I2C, CAN, UART, GPIO និងចំណុចប្រទាក់ផ្សេងទៀត។ ចុង PL ផ្ទុកនូវឯកតាតក្កវិជ្ជាដែលអាចសរសេរកម្មវិធីបាន DSP និង RAM ខាងក្នុង។ ដ្យាក្រាមប្លុកទាំងមូលនៃបន្ទះឈីប XCZU2CG ត្រូវបានបង្ហាញនៅក្នុងរូបភាព 2-1:
ប៉ារ៉ាម៉ែត្រសំខាន់នៃប្រព័ន្ធ PS មានដូចខាងក្រោម:
- ខួរក្បាលប្រភេទ ARM dual-core Cortex™-A53 មានល្បឿនរហូតដល់ 1.2GHz ស៊ីភីយូនីមួយៗ 32KB កម្រិត 1 ការណែនាំ និងឃ្លាំងទិន្នន័យ ឃ្លាំងសម្ងាត់ 1MB កម្រិត 2 ចែករំលែកដោយស៊ីភីយូ 2
- អង្គដំណើរការ ARM dual-core Cortex-R5 មានល្បឿនរហូតដល់ 500MHz ស៊ីភីយូនីមួយៗ 32KB កម្រិត 1 ការណែនាំ និងឃ្លាំងផ្ទុកទិន្នន័យ និងអង្គចងចាំ 128K
- ចំណុចប្រទាក់ផ្ទុកខាងក្រៅ គាំទ្រ 32/64bit DDR4/3/3L ចំណុចប្រទាក់ LPDDR4/3
- ចំណុចប្រទាក់ផ្ទុកឋិតិវន្ត គាំទ្រ NAND, 2xQuad-SPI FLASH
- ចំណុចប្រទាក់ការតភ្ជាប់ល្បឿនលឿន គាំទ្រ PCIe Gen2 x4, 2xUSB3.0, SATA 3.1, Display Port, 4 x Tri-mode Gigabit Ethernet
- ចំណុចប្រទាក់ការតភ្ជាប់ទូទៅ៖ 2xUSB2.0, 2x SD/SDIO, 2x UART, 2x CAN 2.0B, 2x I2C, 2x SPI, 4x 32b GPIO
- ការគ្រប់គ្រងថាមពល៖ គាំទ្រការបែងចែកពេញ / ទាប / PL / ថ្មបួនផ្នែកនៃថាមពល
- ក្បួនដោះស្រាយការអ៊ិនគ្រីប៖ គាំទ្រ RSA, AES និង SHA
- ការត្រួតពិនិត្យប្រព័ន្ធ៖ 10-bit 1Mbps AD sampលីងសម្រាប់សីតុណ្ហភាពនិងវ៉ុលtagការរកឃើញអ៊ី
- ប៉ារ៉ាម៉ែត្រចំបងនៃផ្នែកតក្កវិជ្ជា PL មានដូចខាងក្រោម៖
- ក្រឡាតក្កវិជ្ជា៖ 103K
- ស្បែកជើងផ្ទាត់៖ 94K
- តារាងរកមើល (LUTs): 47K;
- ប្លុក RAM: 5.3 Mb
- អង្គភាពគ្រប់គ្រងនាឡិកា (CMTs)៖ ៣
- មេគុណ 18x25MACCs: 240
ផ្នែកទី 3៖ DDR4 DRAM
មានបន្ទះឈីប Micron DDR4 ចំនួនពីរនៅលើផ្នែក PS នៃក្រុមប្រឹក្សាភិបាល AXU2CGA ដែលបង្កើតជាកម្រិតបញ្ជូនទិន្នន័យ 32 ប៊ីត និងទំហំផ្ទុកសរុប 1GB ។ មានបន្ទះឈីប Micron DDR4 ចំនួន 4 នៅលើផ្នែក PS នៃបន្ទះ AXU2CGB ដែលបង្កើតជាកម្រិតបញ្ជូនទិន្នន័យ 64 ប៊ីត និងទំហំផ្ទុកសរុប 2GB ។ ល្បឿនប្រតិបត្តិការអតិបរមានៃ DDR4 SDRAM នៅផ្នែកខាង PS អាចឈានដល់ 1200MHz (អត្រាទិន្នន័យ 2400Mbps)។ ការកំណត់រចនាសម្ព័ន្ធជាក់លាក់នៃ DDR4 SDRAM ត្រូវបានបង្ហាញខាងក្រោម។
ក្នុងចំណោមពួកគេ U71 និង U72 មានតែ AXU2CGB ប៉ុណ្ណោះដែលត្រូវបានម៉ោន។
| ទីតាំង | សមត្ថភាព | ក្រុមហ៊ុនផលិត |
| U3,U5,(U71,U72) | 256M x 16 ប៊ីត | មីក្រូន |
តារាង 3-1៖ ការកំណត់រចនាសម្ព័ន្ធ DDR4 SDRAM
ការតភ្ជាប់ផ្នែករឹងរបស់ DDR4 នៅផ្នែកខាង PS ត្រូវបានបង្ហាញក្នុងរូបភាព 3-1៖
AXU2CGA PS side DDR4 SDRAM Pin Assignment៖
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ |
| PS_DDR4_DQS0_P | PS_DDR_DQS_P0_504 | AF21 |
| PS_DDR4_DQS0_N | PS_DDR_DQS_N0_504 | AG21 |
| PS_DDR4_DQS1_P | PS_DDR_DQS_P1_504 | AF23 |
| PS_DDR4_DQS1_N | PS_DDR_DQS_N1_504 | AG23 |
| PS_DDR4_DQS2_P | PS_DDR_DQS_P2_504 | AF25 |
| PS_DDR4_DQS2_N | PS_DDR_DQS_N2_504 | AF26 |
| PS_DDR4_DQS3_P | PS_DDR_DQS_P3_504 | AE27 |
| PS_DDR4_DQS3_N | PS_DDR_DQS_N3_504 | AF27 |
| PS_DDR4_DQ0 | PS_DDR_DQ0_504 | AD21 |
| PS_DDR4_DQ1 | PS_DDR_DQ1_504 | AE20 |
| PS_DDR4_DQ2 | PS_DDR_DQ2_504 | AD20 |
| PS_DDR4_DQ3 | PS_DDR_DQ3_504 | AF20 |
| PS_DDR4_DQ4 | PS_DDR_DQ4_504 | AH21 |
| PS_DDR4_DQ5 | PS_DDR_DQ5_504 | AH20 |
| PS_DDR4_DQ6 | PS_DDR_DQ6_504 | AH19 |
| PS_DDR4_DQ7 | PS_DDR_DQ7_504 | AG19 |
| PS_DDR4_DQ8 | PS_DDR_DQ8_504 | AF22 |
| PS_DDR4_DQ9 | PS_DDR_DQ9_504 | AH22 |
| PS_DDR4_DQ10 | PS_DDR_DQ10_504 | AE22 |
| PS_DDR4_DQ11 | PS_DDR_DQ11_504 | AD22 |
| PS_DDR4_DQ12 | PS_DDR_DQ12_504 | AH23 |
| PS_DDR4_DQ13 | PS_DDR_DQ13_504 | AH24 |
| PS_DDR4_DQ14 | PS_DDR_DQ14_504 | AE24 |
| PS_DDR4_DQ15 | PS_DDR_DQ15_504 | AG24 |
| PS_DDR4_DQ16 | PS_DDR_DQ16_504 | AC26 |
| PS_DDR4_DQ17 | PS_DDR_DQ17_504 | AD26 |
| PS_DDR4_DQ18 | PS_DDR_DQ18_504 | AD25 |
| PS_DDR4_DQ19 | PS_DDR_DQ19_504 | AD24 |
| PS_DDR4_DQ20 | PS_DDR_DQ20_504 | AG26 |
| PS_DDR4_DQ21 | PS_DDR_DQ21_504 | AH25 |
| PS_DDR4_DQ22 | PS_DDR_DQ22_504 | AH26 |
| PS_DDR4_DQ23 | PS_DDR_DQ23_504 | AG25 |
| PS_DDR4_DQ24 | PS_DDR_DQ24_504 | AH27 |
| PS_DDR4_DQ25 | PS_DDR_DQ25_504 | AH28 |
| PS_DDR4_DQ26 | PS_DDR_DQ26_504 | AF28 |
| PS_DDR4_DQ27 | PS_DDR_DQ27_504 | AG28 |
| PS_DDR4_DQ28 | PS_DDR_DQ28_504 | AC27 |
| PS_DDR4_DQ29 | PS_DDR_DQ29_504 | AD27 |
| PS_DDR4_DQ30 | PS_DDR_DQ30_504 | AD28 |
| PS_DDR4_DQ31 | PS_DDR_DQ31_504 | AC28 |
| PS_DDR4_DM0 | PS_DDR_DM0_504 | AG20 |
| PS_DDR4_DM1 | PS_DDR_DM1_504 | AE23 |
| PS_DDR4_DM2 | PS_DDR_DM2_504 | AE25 |
| PS_DDR4_DM3 | PS_DDR_DM3_504 | AE28 |
| PS_DDR4_A0 | PS_DDR_A0_504 | W28 |
| PS_DDR4_A1 | PS_DDR_A1_504 | Y28 |
| PS_DDR4_A2 | PS_DDR_A2_504 | AB28 |
| PS_DDR4_A3 | PS_DDR_A3_504 | AA ៦ |
| PS_DDR4_A4 | PS_DDR_A4_504 | Y27 |
| PS_DDR4_A5 | PS_DDR_A5_504 | AA ៦ |
| PS_DDR4_A6 | PS_DDR_A6_504 | Y22 |
| PS_DDR4_A7 | PS_DDR_A7_504 | AA ៦ |
| PS_DDR4_A8 | PS_DDR_A8_504 | AA ៦ |
| PS_DDR4_A9 | PS_DDR_A9_504 | AB23 |
| PS_DDR4_A10 | PS_DDR_A10_504 | AA ៦ |
| PS_DDR4_A11 | PS_DDR_A11_504 | AA ៦ |
| PS_DDR4_A12 | PS_DDR_A12_504 | AB25 |
| PS_DDR4_A13 | PS_DDR_A13_504 | AB26 |
| PS_DDR4_WE_B | PS_DDR_A14_504 | AB24 |
| PS_DDR4_CAS_B | PS_DDR_A15_504 | AC24 |
| PS_DDR4_RAS_B | PS_DDR_A16_504 | AC23 |
| PS_DDR4_ACT_B | PS_DDR_ACT_N_504 | Y23 |
| PS_DDR4_ALERT_B | PS_DDR_ALERT_N_504 | U25 |
| PS_DDR4_BA0 | PS_DDR_BA0_504 | វី៣៥ |
| PS_DDR4_BA1 | PS_DDR_BA1_504 | W22 |
| PS_DDR4_BG0 | PS_DDR_BG0_504 | W24 |
| PS_DDR4_CS0_B | PS_DDR_CS_N0_504 | W27 |
| PS_DDR4_ODT0 | PS_DDR_ODT0_504 | U28 |
| PS_DDR4_PARITY | PS_DDR_PARITY_504 | វី៣៥ |
| PS_DDR4_RESET_B | PS_DDR_RST_N_504 | U23 |
| PS_DDR4_CLK0_P | PS_DDR_CK0_P_504 | W25 |
| PS_DDR4_CLK0_N | PS_DDR_CK0_N_504 | W26 |
| PS_DDR4_CKE0 | PS_DDR_CKE0_504 | វី៣៥ |
AXU2CGB ការកំណត់លេខ PIN ទិន្នន័យ DDR4 SDRAM ចំហៀង PS គឺដូចគ្នានឹង
AXU2CGA, ការកំណត់សញ្ញាទិន្នន័យបន្ថែមមានដូចខាងក្រោម៖
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ |
| PS_DDR4_DQS4_P | PS_DDR_DQS_P4_504 | N23 |
| PS_DDR4_DQS4_N | PS_DDR_DQS_N4_504 | M23 |
| PS_DDR4_DQS5_P | PS_DDR_DQS_P5_504 | L23 |
| PS_DDR4_DQS5_N | PS_DDR_DQS_N5_504 | K៦៥៦ |
| PS_DDR4_DQS6_P | PS_DDR_DQS_P6_504 | N26 |
| PS_DDR4_DQS6_N | PS_DDR_DQS_N6_504 | N27 |
| PS_DDR4_DQS7_P | PS_DDR_DQS_P7_504 | J26 |
| PS_DDR4_DQS7_N | PS_DDR_DQS_N7_504 | J27 |
| PS_DDR4_DQ32 | PS_DDR_DQ32_504 | T22 |
| PS_DDR4_DQ33 | PS_DDR_DQ33_504 | R22 |
| PS_DDR4_DQ34 | PS_DDR_DQ34_504 | P22 |
| PS_DDR4_DQ35 | PS_DDR_DQ35_504 | N22 |
| PS_DDR4_DQ36 | PS_DDR_DQ36_504 | T23 |
| PS_DDR4_DQ37 | PS_DDR_DQ37_504 | P24 |
| PS_DDR4_DQ38 | PS_DDR_DQ38_504 | R24 |
| PS_DDR4_DQ39 | PS_DDR_DQ39_504 | N24 |
| PS_DDR4_DQ40 | PS_DDR_DQ40_504 | H24 |
| PS_DDR4_DQ41 | PS_DDR_DQ41_504 | J24 |
| PS_DDR4_DQ42 | PS_DDR_DQ42_504 | M24 |
| PS_DDR4_DQ43 | PS_DDR_DQ43_504 | K៦៥៦ |
| PS_DDR4_DQ44 | PS_DDR_DQ44_504 | J22 |
| PS_DDR4_DQ45 | PS_DDR_DQ45_504 | H22 |
| PS_DDR4_DQ46 | PS_DDR_DQ46_504 | K៦៥៦ |
| PS_DDR4_DQ47 | PS_DDR_DQ47_504 | L22 |
| PS_DDR4_DQ48 | PS_DDR_DQ48_504 | M25 |
| PS_DDR4_DQ49 | PS_DDR_DQ49_504 | M26 |
| PS_DDR4_DQ50 | PS_DDR_DQ50_504 | L25 |
| PS_DDR4_DQ51 | PS_DDR_DQ51_504 | L26 |
| PS_DDR4_DQ52 | PS_DDR_DQ52_504 | K៦៥៦ |
| PS_DDR4_DQ53 | PS_DDR_DQ53_504 | L28 |
| PS_DDR4_DQ54 | PS_DDR_DQ54_504 | M28 |
| PS_DDR4_DQ55 | PS_DDR_DQ55_504 | N28 |
| PS_DDR4_DQ56 | PS_DDR_DQ56_504 | J28 |
| PS_DDR4_DQ57 | PS_DDR_DQ57_504 | K៦៥៦ |
| PS_DDR4_DQ58 | PS_DDR_DQ58_504 | H28 |
| PS_DDR4_DQ59 | PS_DDR_DQ59_504 | H27 |
| PS_DDR4_DQ60 | PS_DDR_DQ60_504 | G26 |
| PS_DDR4_DQ61 | PS_DDR_DQ61_504 | G25 |
| PS_DDR4_DQ62 | PS_DDR_DQ62_504 | K៦៥៦ |
| PS_DDR4_DQ63 | PS_DDR_DQ63_504 | J25 |
| PS_DDR4_DM4 | PS_DDR_DM4_504 | R23 |
| PS_DDR4_DM5 | PS_DDR_DM5_504 | H23 |
| PS_DDR4_DM6 | PS_DDR_DM6_504 | L27 |
| PS_DDR4_DM7 | PS_DDR_DM7_504 | H26 |
ផ្នែកទី 4: QSPI Flash
បន្ទះ AXU2CGA/B មានបន្ទះឈីប Quad-SPI FLASH ទំហំ 256MBit ម៉ូដែលគឺ MT25QU256ABA1EW9-0SIT ។ QSPI FLASH ត្រូវបានភ្ជាប់ទៅច្រក GPIO នៃ BANK500 នៅក្នុងផ្នែក PS នៃបន្ទះឈីប ZYNQ ។ រូបភាពទី 4-1 បង្ហាញពីផ្នែកនៃ QSPI Flash នៅក្នុងគ្រោងការណ៍។
កំណត់រចនាសម្ព័ន្ធ Chip Pin Assignment៖
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ |
| MIO0_QSPI0_SCLK | PS_MIO0_500 | AG15 |
| MIO1_QSPI0_IO1 | PS_MIO1_500 | AG16 |
| MIO2_QSPI0_IO2 | PS_MIO2_500 | AF15 |
| MIO3_QSPI0_IO3 | PS_MIO3_500 | AH15 |
| MIO4_QSPI0_IO0 | PS_MIO4_500 | AH16 |
| MIO5_QSPI0_SS_B | PS_MIO5_500 | AD16 |
ផ្នែកទី 5៖ eMMC Flash (សម្រាប់តែ AXU2CGB)
មានបន្ទះឈីប eMMC FLASH ដែលមានទំហំ 8GB នៅលើបន្ទះ AXU2CGB ។ eMMC FLASH ត្រូវបានភ្ជាប់ទៅច្រក GPIO នៃ BANK500 នៃផ្នែក PS នៃ ZYNQ UltraScale+ ។ រូបភាព 5-1 គឺជាគ្រោងការណ៍ eMMC Flash ។
កំណត់រចនាសម្ព័ន្ធ Chip Pin Assignment៖
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ |
| MMC_DAT0 | PS_MIO13_500 | AH18 |
| MMC_DAT1 | PS_MIO14_500 | AG18 |
| MMC_DAT2 | PS_MIO15_500 | AE18 |
| MMC_DAT3 | PS_MIO16_500 | AF18 |
| MMC_DAT4 | PS_MIO17_500 | AC18 |
| MMC_DAT5 | PS_MIO18_500 | AC19 |
| MMC_DAT6 | PS_MIO19_500 | AE19 |
| MMC_DAT7 | PS_MIO20_500 | AD19 |
| MMC_CMD | PS_MIO21_500 | AC21 |
| MMC_CCLK | PS_MIO22_500 | AB20 |
| MMC_RSTN | PS_MIO23_500 | AB18 |
ផ្នែកទី 6: EEPROM
ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AXU2CGA/B មានបំណែកនៃ EEPROM នៅលើយន្តហោះ លេខម៉ូដែលគឺ 24LC04។ សញ្ញា I2C នៃ EEPROM ត្រូវបានភ្ជាប់ទៅច្រក MIO នៃផ្នែក ZYNQ PS ។ រូបភាពទី 6-1 គឺជាគ្រោងការណ៍ EEPROM៖
ការចាត់តាំង Pin EEPROM៖
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ |
| PS_IIC1_SCL | PS_MIO32_501 | J16 |
| PS_IIC1_SDA | PS_MIO33_501 | L16 |
ផ្នែកទី 7៖ ចំណុចប្រទាក់បង្ហាញ DP
បន្ទះ AXU2CGA/B មានចំណុចប្រទាក់បង្ហាញលទ្ធផល DisplayPort ប្រភេទ MINI ដែលត្រូវបានប្រើសម្រាប់ការបង្ហាញរូបភាពវីដេអូ និងគាំទ្ររហូតដល់ទិន្នផល 4K x 2K@30Fps ។ សញ្ញា TX នៃ LANE0 និង LANE1 នៃ ZU2CG PS MGT ត្រូវបានភ្ជាប់ទៅឧបករណ៍ភ្ជាប់ DP នៅក្នុងរបៀបសញ្ញាឌីផេរ៉ង់ស្យែល។ ឆានែលជំនួយ DisplayPort ត្រូវបានភ្ជាប់ទៅម្ជុល MIO នៃ PS ។ ដ្យាក្រាមគ្រោងការណ៍នៃចំណុចប្រទាក់លទ្ធផល DP ត្រូវបានបង្ហាញក្នុងរូបភាពទី 7-1៖
ការកំណត់ចំណុចប្រទាក់ DisplayPort ZYNQ មានដូចខាងក្រោម៖
| ឈ្មោះសញ្ញា | លេខ PIN ZYNQ | ZYNQ Pin លេខ | ការពិពណ៌នា |
| GT0_DP_TX_P | PS_MGTTXP3_505 | B23 | ប៊ីតទាបនៃការបញ្ជូនទិន្នន័យ DP វិជ្ជមាន |
| GT0_DP_TX_N | PS_MGTTXN3_505 | B24 | ប៊ីតទាបនៃការបញ្ជូនទិន្នន័យ DP អវិជ្ជមាន |
| GT1_DP_TX_P | PS_MGTTXP2_505 | C25 | ប៊ីតខ្ពស់នៃការបញ្ជូនទិន្នន័យ DP វិជ្ជមាន |
| GT1_DP_TX_N | PS_MGTTXN2_505 | C26 | ប៊ីតខ្ពស់នៃការបញ្ជូនទិន្នន័យ DP អវិជ្ជមាន |
| 505_DP_CLKP | PS_MGTREFCLK2P_50 ៥ | C21 | DP នាឡិកាយោងវិជ្ជមាន |
| 505_DP_CLKP | PS_MGTREFCLK2N_50 ៥ | C22 | DP នាឡិកាយោងអវិជ្ជមាន |
| DP_AUX_OUT | PS_MIO27 | J15 | លទ្ធផលទិន្នន័យជំនួយ DP |
| DP_AUX_IN | PS_MIO30 | F16 | ការបញ្ចូលទិន្នន័យជំនួយ DP |
| DP_OE | PS_MIO29 | G16 | ដំណើរការលទ្ធផលទិន្នន័យជំនួយ DP |
| DP_HPD | PS_MIO28 | K៦៥៦ | ការរកឃើញសញ្ញាបញ្ចូល DP |
ផ្នែកទី 8៖ ចំណុចប្រទាក់ USB 3.0
មានចំណុចប្រទាក់ USB4 ចំនួន 3.0 នៅលើបន្ទះ AXU2CGA/B ចំណុចប្រទាក់គឺ HOST របៀបធ្វើការ (ប្រភេទ A) ហើយល្បឿនបញ្ជូនទិន្នន័យមានដល់ទៅ 5.0Gb/s ។ ចំណុចប្រទាក់ USB3.0 ភ្ជាប់បន្ទះឈីប USB PHY ខាងក្រៅ និងបន្ទះឈីប USB3.0 HUB តាមរយៈចំណុចប្រទាក់ ULPI ដើម្បីដឹងពីការទំនាក់ទំនងទិន្នន័យ USB3.0 ដែលមានល្បឿនលឿន។
គ្រោងការណ៍ USB ត្រូវបានបង្ហាញក្នុងរូបភាពទី 8-1៖
ការកំណត់ម្ជុល USB៖
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ | ការពិពណ៌នា |
| USB_SSTXP | PS_MGTTXP2_505 | D23 | ការបញ្ជូនទិន្នន័យ USB3.0 វិជ្ជមាន |
| USB_SSTXN | PS_MGTTXN2_505 | D24 | ការបញ្ជូនទិន្នន័យ USB3.0 អវិជ្ជមាន |
| USB_SSRXP | PS_MGTRXP2_505 | D27 | ទទួលទិន្នន័យ USB3.0 វិជ្ជមាន |
| USB_SSRXN | PS_MGTRXN2_505 | D28 | ទទួលទិន្នន័យ USB3.0 អវិជ្ជមាន |
| 505_USB_CLKP | PS_MGTREFCLK2P_505 | អ៊ី២៦ | នាឡិកាយោង USB3.0 វិជ្ជមាន |
| 505_USB_CLKN | PS_MGTREFCLK2N_505 | អ៊ី២៦ | នាឡិកាយោង USB3.0 អវិជ្ជមាន |
| USB_DATA0 | PS_MIO56 | C16 | ទិន្នន័យ USB2.0 Bit0 |
| USB_DATA1 | PS_MIO57 | ក៣១ | ទិន្នន័យ USB2.0 Bit1 |
| USB_DATA2 | PS_MIO54 | F17 | ទិន្នន័យ USB2.0 Bit2 |
| USB_DATA3 | PS_MIO59 | អ៊ី២៦ | ទិន្នន័យ USB2.0 Bit3 |
| USB_DATA4 | PS_MIO60 | C17 | ទិន្នន័យ USB2.0 Bit4 |
| USB_DATA5 | PS_MIO61 | D17 | ទិន្នន័យ USB2.0 Bit5 |
| USB_DATA6 | PS_MIO62 | ក៣១ | ទិន្នន័យ USB2.0 Bit6 |
| USB_DATA7 | PS_MIO63 | អ៊ី២៦ | ទិន្នន័យ USB2.0 Bit7 |
| USB_STP | PS_MIO58 | F18 | សញ្ញាបញ្ឈប់ USB2.0 |
| USB_DIR | PS_MIO53 | D16 | សញ្ញាទិសដៅទិន្នន័យ USB2.0 |
| USB_CLK | PS_MIO52 | G18 | សញ្ញានាឡិកា USB2.0 |
| USB_NXT | PS_MIO55 | B16 | USB2.0 ជាសញ្ញាទិន្នន័យបន្ទាប់ |
ផ្នែកទី 9៖ ចំណុចប្រទាក់ Gigabit Ethernet
មានចំណុចប្រទាក់អ៊ីសឺរណិត 1 Gigabit នៅលើ AXU2CGA/B ហើយចំណុចប្រទាក់អ៊ីសឺរណិតគឺនៅលើ BANK502 នៃ PS ដែលតភ្ជាប់តាមរយៈបន្ទះឈីប GPHY ។ បន្ទះឈីប GPHY ប្រើប្រាស់បន្ទះឈីប KSZ9031RNXIC Ethernet PHY ពី Micrel ហើយអាសយដ្ឋាន PHY គឺ 001។ រូបភាពទី 9-1 គឺជាដ្យាក្រាមគំនូសតាងនៃការតភ្ជាប់នៃបន្ទះឈីប Ethernet PHY នៅលើផ្នែក ZYNQ PS៖
ការកំណត់ Gigabit Ethernet pin មានដូចខាងក្រោម៖
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ | ការពិពណ៌នា |
| PHY1_TXK | PS_MIO64 | អ៊ី២៦ | នាឡិកាបញ្ជូន RGMII |
| PHY1_TXD0 | PS_MIO65 | ក៣១ | បញ្ជូនទិន្នន័យ ០ |
| PHY1_TXD1 | PS_MIO66 | G19 | បញ្ជូនទិន្នន័យ bit1 |
| PHY1_TXD2 | PS_MIO67 | B18 | បញ្ជូនទិន្នន័យ bit2 |
| PHY1_TXD3 | PS_MIO68 | C18 | បញ្ជូនទិន្នន័យ bit3 |
| PHY1_TXCTL | PS_MIO69 | D19 | បញ្ជូនទិន្នន័យ បើកសញ្ញា |
| PHY1_RXCK | PS_MIO70 | C19 | RGMII ទទួលនាឡិកា |
| PHY1_RXD0 | PS_MIO71 | B19 | ទទួលទិន្នន័យ Bit0 |
| PHY1_RXD1 | PS_MIO72 | G20 | ទទួលទិន្នន័យ Bit1 |
| PHY1_RXD2 | PS_MIO73 | G21 | ទទួលទិន្នន័យ Bit2 |
| PHY1_RXD3 | PS_MIO74 | D20 | ទទួលទិន្នន័យ Bit3 |
| PHY1_RXCTL | PS_MIO75 | ក៣១ | ទទួលទិន្នន័យ បើកសញ្ញា |
| PHY1_MDC | PS_MIO76 | B20 | ការគ្រប់គ្រងនាឡិកា MDIO |
| PHY1_MDIO | PS_MIO77 | F20 | ទិន្នន័យគ្រប់គ្រង MDIO |
ផ្នែកទី 10៖ USB ទៅ Serial Port
មានចំណុចប្រទាក់ Uaart ទៅ USB នៅលើក្តារ AXU2CGA/B សម្រាប់ការកែកំហុសប្រព័ន្ធ។ បន្ទះឈីបបម្លែងប្រើបន្ទះឈីប USB-UAR របស់ Silicon Labs CP2102 ហើយចំណុចប្រទាក់ USB ប្រើចំណុចប្រទាក់ MINI USB ។ វាអាចត្រូវបានភ្ជាប់ទៅច្រក USB របស់កុំព្យូទ័រជាមួយនឹងខ្សែ USB សម្រាប់ការផ្គត់ផ្គង់ថាមពលឯករាជ្យនៃបន្ទះស្នូល និងការទំនាក់ទំនងទិន្នន័យសៀរៀល។ ដ្យាក្រាមគ្រោងការណ៍នៃការរចនាសៀគ្វី USB Uart ត្រូវបានបង្ហាញក្នុងរូបភាព 10-1:
USB ទៅ serial port ZYNQ pin assignment:
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ | ការពិពណ៌នា |
| PS_UART1_TX | PS_MIO24 | AB19 | លទ្ធផលទិន្នន័យ PL Uart |
| PS_UART1_RX | PS_MIO25 | AB21 | ការបញ្ចូលទិន្នន័យ PL Uart |
ផ្នែកទី 11: ចំណុចប្រទាក់រន្ធដោតកាតអេសឌី
បន្ទះ AXU2CGA/B មានចំណុចប្រទាក់កាត Micro SD ។ សញ្ញា SDIO ត្រូវបានភ្ជាប់ទៅសញ្ញា IO របស់ BANK501។ គ្រោងការណ៍ឧបករណ៍ភ្ជាប់ SD កាតត្រូវបានបង្ហាញនៅក្នុងរូបភាពទី 11-1 ។
ការកំណត់រន្ធដោតកាតអេសឌី៖
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ | ការពិពណ៌នា |
| SD_CLK | PS_MIO51 | l21 | សញ្ញានាឡិកា SD |
| SD_CMD | PS_MIO50 | M19 | សញ្ញាបញ្ជា SD |
| អេសឌី_D0 | PS_MIO46 | L20 | ទិន្នន័យ SD0 |
| អេសឌី_D1 | PS_MIO47 | H21 | ទិន្នន័យ SD1 |
| អេសឌី_D2 | PS_MIO48 | J21 | ទិន្នន័យ SD2 |
| អេសឌី_D3 | PS_MIO49 | M18 | ទិន្នន័យ SD3 |
| អេសឌីឌីស៊ីឌី | PS_MIO45 | K៦៥៦ | សញ្ញាសម្គាល់កាតអេសឌី |
ផ្នែកទី 12៖ ចំណុចប្រទាក់ PCIE
មានរន្ធដោត PCIE x1 នៅលើបន្ទះ AXU2CGA/B សម្រាប់ភ្ជាប់គ្រឿងកុំព្យូទ័រ PCIE ហើយល្បឿនទំនាក់ទំនង PCIE មានដល់ទៅ 5Gbps ។ សញ្ញា PCIE ត្រូវបានភ្ជាប់ដោយផ្ទាល់ទៅ LANE0 នៃ BANK505 PS MGT transceiver ។ ដ្យាក្រាមគ្រោងការណ៍នៃការរចនា PCIE x 1 ត្រូវបានបង្ហាញក្នុងរូបភាពទី 12-1៖
PCIE Interface ZYNQ Pin Assignment
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | ម្ជុលលេខ | ការពិពណ៌នា |
| PCIE_TXP | PS_MGTTXP0_505 | អ៊ី២៦ | ការបញ្ជូនទិន្នន័យ PCIE វិជ្ជមាន |
| PCIE_TXN | PS_MGTTXN0_505 | អ៊ី២៦ | ការបញ្ជូនទិន្នន័យ PCIE អវិជ្ជមាន |
| PCIE_RXP | PS_MGTRXP0_505 | F27 | ទិន្នន័យ PCIE ទទួលបានវិជ្ជមាន |
| PCIE_RXN | PS_MGTRXN0_505 | F28 | ទិន្នន័យ PCIE ទទួលបានអវិជ្ជមាន |
| PCIE_REFCLK_P | PS_MGTREFCLK0P_505 | F23 | នាឡិកាយោងទិន្នន័យ PCIE វិជ្ជមាន |
| PCIE_REFCLK_N | PS_MGTREFCLK0N_505 | F24 | នាឡិកាយោងទិន្នន័យ PCIE អវិជ្ជមាន |
ផ្នែកទី 13: 40-Pin ក្បាលពង្រីក
បន្ទះ AXU2CGA/B ត្រូវបានបម្រុងទុកជាមួយនឹងច្រកពង្រីកទំហំ 0.1 អ៊ីញស្តង់ដារ 40-pin J12 និង J15 ដែលត្រូវបានប្រើដើម្បីភ្ជាប់ម៉ូឌុល ALINX ឬសៀគ្វីខាងក្រៅដែលរចនាដោយអ្នកប្រើប្រាស់។ ច្រកពង្រីកមាន 40 សញ្ញា ដែលក្នុងនោះ 1-channel 5V power supply, 2-channel 3.3 V power supply, 3-channel ground និង 34 IOs។ កុំភ្ជាប់ IO ដោយផ្ទាល់ទៅឧបករណ៍ 5V ដើម្បីជៀសវាងការដុត FPGA ។ ប្រសិនបើអ្នកចង់ភ្ជាប់ឧបករណ៍ 5V អ្នកត្រូវភ្ជាប់បន្ទះឈីបបម្លែងកម្រិត។
ច្រក IO នៃច្រកពង្រីក J15 ត្រូវបានភ្ជាប់ទៅបន្ទះឈីប ZYNQ BANK25 និង BANK26 ហើយកម្រិតស្តង់ដារគឺ 3.3V ។ ដ្យាក្រាមគ្រោងការណ៍នៃការរចនាត្រូវបានបង្ហាញក្នុងរូបភាព 13-1:
J12 ការពង្រីកបឋមកថា ZYNQ Pin Assignment
| J12 ម្ជុល | ឈ្មោះសញ្ញា | លេខសម្ងាត់ | J12 ម្ជុល | ឈ្មោះសញ្ញា | លេខសម្ងាត់ |
| 1 | GND | – | 2 | VCC5V | – |
| 3 | IO1_1N | F7 | 4 | IO1_1P | G8 |
| 5 | IO1_2N | F6 | 6 | IO1_2P | G6 |
| 7 | IO1_3N | D9 | 8 | IO1_3P | E9 |
| 9 | IO1_4N | F5 | 10 | IO1_4P | G5 |
| 11 | IO1_5N | E8 | 12 | IO1_5P | F8 |
| 13 | IO1_6N | D5 | 14 | IO1_6P | E5 |
| 15 | IO1_7N | C4 | 16 | IO1_7P | D4 |
| 17 | IO1_8N | E3 | 18 | IO1_8P | E4 |
| 19 | IO1_9N | F1 | 20 | IO1_9P | G1 |
| 21 | IO1_10N | E2 | 22 | IO1_10P | F2 |
| 23 | IO1_11N | D6 | 24 | IO1_11P | D7 |
| 25 | IO1_12N | B9 | 26 | IO1_12P | C9 |
| 27 | IO1_13N | A4 | 28 | IO1_13P | B4 |
| 29 | IO1_14N | B6 | 30 | IO1_14P | C6 |
| 31 | IO1_15N | A6 | 32 | IO1_15P | A7 |
| 33 | IO1_16N | B8 | 34 | IO1_16P | C8 |
| 35 | IO1_17N | A8 | 36 | IO1_17P | A9 |
| 37 | GND | – | 38 | GND | – |
| 39 | VCC_3V3_BUCK4 | – | 40 | VCC_3V3_BUCK4 | – |
J15 ការពង្រីកបឋមកថា ZYNQ Pin Assignment
| J15 ម្ជុល | ឈ្មោះសញ្ញា | លេខសម្ងាត់ | J15 ម្ជុល | ឈ្មោះសញ្ញា | លេខសម្ងាត់ |
| 1 | GND | – | 2 | VCC5V | – |
| 3 | IO2_1N | ក៣១ | 4 | IO2_1P | ក៣១ |
| 5 | IO2_2N | ក៣១ | 6 | IO2_2P | B13 |
| 7 | IO2_3N | ក៣១ | 8 | IO2_3P | B14 |
| 9 | IO2_4N | អ៊ី២៦ | 10 | IO2_4P | អ៊ី២៦ |
| 11 | IO2_5N | ក៣១ | 12 | IO2_5P | B15 |
| 13 | IO2_6N | C13 | 14 | IO2_6P | C14 |
| 15 | IO2_7N | B10 | 16 | IO2_7P | C11 |
| 17 | IO2_8N | D14 | 18 | IO2_8P | D15 |
| 19 | IO2_9N | F11 | 20 | IO2_9P | F12 |
| 21 | IO2_10N | H13 | 22 | IO2_10P | H14 |
| 23 | IO2_11N | G14 | 24 | IO2_11P | G15 |
| 25 | IO2_12N | F10 | 26 | IO2_12P | G11 |
| 27 | IO2_13N | H12 | 28 | IO2_13P | J12 |
| 29 | IO2_14N | J14 | 30 | IO2_14P | K៦៥៦ |
| 31 | IO2_15N | K៦៥៦ | 32 | IO2_15P | K៦៥៦ |
| 33 | IO2_16N | L13 | 34 | IO2_16P | L14 |
| 35 | IO2_17N | G10 | 36 | IO2_17P | H11 |
| 37 | GND | – | 38 | GND | – |
| 39 | VCC_3V3_BUCK4 | – | 40 | VCC_3V3_BUCK4 | – |
ផ្នែកទី 14៖ ចំណុចប្រទាក់កាមេរ៉ា MIPI
មានចំណុចប្រទាក់ MIPI 2 នៅលើបន្ទះ AXU2CGA/B សម្រាប់ភ្ជាប់កាមេរ៉ា MIPI ។ សញ្ញាឌីផេរ៉ង់ស្យែលនៃ MIPI ត្រូវបានភ្ជាប់ទៅនឹង HP IO នៃ BANK64 និង 65 ហើយស្តង់ដារកម្រិតគឺ +1.2V; សញ្ញាបញ្ជារបស់ MIPI ត្រូវបានភ្ជាប់ទៅ BANK24 ហើយកម្រិតស្តង់ដារគឺ +3.3V ។ ដ្យាក្រាមគ្រោងការណ៍នៃការរចនាច្រក MIPI ត្រូវបានបង្ហាញក្នុងរូបភាពទី 14-1៖
MIPI Interface J23 Pin Assignment
| លេខសម្ងាត់ | ឈ្មោះសញ្ញា | ZYNQ Pin Name | ZYNQ Pinលេខ | ការពិពណ៌នា |
| 1 | GND | – | – | ដី |
| 2 | MIPI1_LAN0_N | IO_L2N_64 | AE8 | ទិន្នន័យ MIPI 0 Signal N |
| 3 | MIPI1_LAN0_P | IO_L2P_64 | AE9 | ទិន្នន័យ MIPI 0 Signal P |
| 4 | GND | – | – | ដី |
| 5 | MIPI1_LAN1_N | IO_L3N_64 | AC8 | ទិន្នន័យ MIPI 1 Signal N |
| 6 | MIPI1_LAN1_P | IO_L3P_64 | AB8 | ទិន្នន័យ MIPI 1 Signal P |
| 7 | GND | – | – | ដី |
| 8 | MIPI1_CLK_N | IO_L1N_64 | AD9 | សញ្ញានាឡិកា MIPI N |
| 9 | MIPI1_CLK_P | IO_L1P_64 | AC9 | សញ្ញានាឡិកា MIPI P |
| 10 | GND | – | – | ដី |
| 11 | CAM1_GPIO | IO_L2N_24 | AH14 | គ្រប់គ្រងសញ្ញា IO |
| 12 | CAM1_CLK | IO_L3P_24 | AG13 | គ្រប់គ្រងនាឡិកាសញ្ញា |
| 13 | CAM1_SCL | IO_L3N_24 | AH13 | សញ្ញាត្រួតពិនិត្យ SCL |
| 14 | CAM1_SDA | IO_L4P_24 | AE13 | គ្រប់គ្រងសញ្ញា SDA |
| 15 | VCC_3V3 | – | – | ការផ្គត់ផ្គង់ថាមពល 3.3V |
MIPI Interface J24 Pin Assignment
| លេខសម្ងាត់ | ឈ្មោះសញ្ញា | ZYNQ Pin Name | ZYNQ Pinលេខ | ការពិពណ៌នា |
| 1 | GND | – | – | ដី |
| 2 | MIPI2_LAN0_N | IO_L2N_65 | V9 | ទិន្នន័យ MIPI 0 Signal N |
| 3 | MIPI2_LAN0_P | IO_L2P_65 | U9 | ទិន្នន័យ MIPI 0 Signal P |
| 4 | GND | – | – | ដី |
| 5 | MIPI2_LAN1_N | IO_L3N_65 | V8 | ទិន្នន័យ MIPI 1 Signal N |
| 6 | MIPI2_LAN1_P | IO_L3P_65 | U8 | ទិន្នន័យ MIPI 1 Signal P |
| 7 | GND | – | – | ដី |
| 8 | MIPI2_CLK_N | IO_L1N_65 | Y8 | សញ្ញានាឡិកា MIPI N |
| 9 | MIPI2_CLK_P | IO_L1P_65 | W8 | សញ្ញានាឡិកា MIPI P |
| 10 | GND | – | – | ដី |
| 11 | CAM2_GPIO | IO_L5P_24 | AD15 | គ្រប់គ្រងសញ្ញា IO |
| 12 | CAM2_CLK | IO_L6P_24 | AC14 | គ្រប់គ្រងនាឡិកាសញ្ញា |
| 13 | CAM2_SCL | IO_L5N_24 | AD14 | សញ្ញាត្រួតពិនិត្យ SCL |
| 14 | CAM2_SDA | IO_L6N_24 | AC13 | គ្រប់គ្រងសញ្ញា SDA |
| 15 | VCC_3V3 | – | – | ការផ្គត់ផ្គង់ថាមពល 3.3V |
ផ្នែកទី 15: JTAG ច្រកបំបាត់កំហុស
10-pin JTAG ចំណុចប្រទាក់ត្រូវបានបម្រុងទុកនៅលើក្តារ AXU2CGA/B សម្រាប់ទាញយកកម្មវិធី ZYNQ UltraScale+ ឬកម្មវិធីបង្កប់ទៅ FLASH ។ និយមន័យម្ជុលរបស់ JTAG ត្រូវបានបង្ហាញក្នុងរូបខាងក្រោម
ផ្នែកទី 16៖ ការកំណត់រចនាសម្ព័ន្ធកុងតាក់ DIP
មានកុងតាក់ DIP 4 ខ្ទង់ SW1 នៅលើបន្ទះអភិវឌ្ឍន៍ FPGA ដើម្បីកំណត់រចនាសម្ព័ន្ធរបៀបចាប់ផ្តើមនៃប្រព័ន្ធ ZYNQ ។ វេទិកាអភិវឌ្ឍន៍ប្រព័ន្ធ AXU2CGA/B គាំទ្ររបៀបចាប់ផ្តើម 4 ។ របៀបចាប់ផ្តើម 4 គឺ JTAG របៀបបំបាត់កំហុស, QSPI FLASH, EMMC និងរបៀបចាប់ផ្តើមកាត SD2.0 ។ បន្ទាប់ពីបន្ទះឈីប ZU3EG ត្រូវបានបើក វានឹងរកឃើញកម្រិតនៃ (PS_MODE0~3) ដើម្បីកំណត់របៀបចាប់ផ្តើម។ អ្នកប្រើប្រាស់អាចជ្រើសរើសរបៀបចាប់ផ្តើមផ្សេងគ្នាតាមរយៈកុងតាក់ DIP SW1 នៅលើបន្ទះពង្រីក។ ការកំណត់រចនាសម្ព័ន្ធរបៀបចាប់ផ្តើម SW1 ត្រូវបានបង្ហាញក្នុងតារាង 16-1 ខាងក្រោម។
តារាង 16-1: ការកំណត់រចនាសម្ព័ន្ធរបៀបចាប់ផ្តើម SW1
ផ្នែកទី 17៖ អំពូល LED
មានភ្លើងចង្អុលបង្ហាញអ្នកប្រើ 4 គ្រាប់ចុចបញ្ជាអ្នកប្រើចំនួន 4 និង KET កំណត់ឡើងវិញនៅលើបន្ទះ AXU2CGA/B។ សូចនាករអ្នកប្រើប្រាស់ 4 និង 4 គន្លឹះអ្នកប្រើប្រាស់ទាំងអស់ត្រូវបានភ្ជាប់ទៅ IO នៃ BANK24 ។ ដ្យាក្រាមគ្រោងការណ៍នៃការតភ្ជាប់ផ្នែករឹងរបស់អំពូល LED ត្រូវបានបង្ហាញក្នុងរូបភាព 17-1:
ការចាត់ចែង LED និងម្ជុលគន្លឹះ៖
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ |
| LED1 ។ | IO_L9N_24 | W13 |
| LED2 ។ | IO_L12P_24 | Y12 |
| LED3 ។ | IO_L12N_24 | AA ៦ |
| LED4 ។ | IO_L7N_24 | AB13 |
| ខេធី ៣០ | IO_L7P_24 | AA ៦ |
| ខេធី ៣០ | IO_L1N_24 | AE14 |
| ខេធី ៣០ | IO_L1P_24 | AE15 |
| ខេធី ៣០ | IO_L2P_24 | AG14 |
ផ្នែកទី 18៖ នាឡិកាប្រព័ន្ធ
ក្រុមប្រឹក្សាភិបាលផ្តល់នូវនាឡិកាយោងសម្រាប់សៀគ្វី RTC ប្រព័ន្ធ PS និងផ្នែកតក្កវិជ្ជា PL ។ នាឡិកា RTC គឺ 32.768 នាឡិកាប្រព័ន្ធ PS គឺ 33.3333Mhz និងនាឡិកាចុង PL គឺ 25Mhz ។ ដ្យាក្រាមគ្រោងការណ៍នៃការរចនាសៀគ្វីនាឡិកាត្រូវបានបង្ហាញក្នុងរូបភាពទី 18-1៖
ការកំណត់ម្ជុលនាឡិកា
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ |
| PL_REF_CLK | IO_L8P_44 | AB11 |
កម្រិត PL_REF_CLK គឺ +1.8V ។
ផ្នែកទី 19៖ ALINX Customized Fan Interface
កង្ហារត្រូវបានបំពាក់ដោយ 12V ហើយល្បឿនអាចត្រូវបានកែតម្រូវតាមរយៈសញ្ញា FAN_PWM ។ បន្ទះនេះនឹងភ្ជាប់មកជាមួយ heatsink មានបញ្ហា ប្រសិនបើអ្នកត្រូវការកង្ហារនេះ សូមទិញវាដាច់ដោយឡែក។
| ឈ្មោះសញ្ញា | ឈ្មោះពិន | លេខសម្ងាត់ |
| FAN_PWM | IO_L11P_24 | W12 |
ផ្នែកទី 20៖ ការបញ្ចូលថាមពល
ការបញ្ចូលថាមពលរបស់ AXU2CGA/B គឺជាអាដាប់ទ័រដែលមាន DC12V និងបច្ចុប្បន្ន 2A ។ ចំណុចប្រទាក់ថាមពលត្រូវបានបង្ហាញនៅក្នុងរូបភាពខាងក្រោម
ផ្នែកទី 21៖ វិមាត្រទំហំក្តារ
ឯកសារ/ធនធាន
 |
ALINX ACU3EG ZYNQ UltraScale Plus FPGA Core Board [pdf] សៀវភៅណែនាំអ្នកប្រើប្រាស់ ACU3EG, AXU3EG, ACU3EG ZYNQ UltraScale Plus FPGA Core Board, ZYNQ UltraScale Plus FPGA Core Board, UltraScale Plus FPGA Core Board, ក្រុមប្រឹក្សាស្នូល FPGA, ក្រុមប្រឹក្សាស្នូល, ក្រុមប្រឹក្សាភិបាល |
