Cortex-M0 Plus Microcontrollers

ជំរាបសួរ និងសូមស្វាគមន៍ចំពោះបទបង្ហាញនៃស្នូល ARM® Cortex®-M0+ ដែលត្រូវបានបង្កប់នៅក្នុងផលិតផលទាំងអស់នៃគ្រួសារមីក្រូកុងទ័រ STM32U0 ។

ដំណើរការ Cortex-M0+view

• ស្ថាបត្យកម្ម ARMv6-M
• ស្ថាបត្យកម្ម វ៉ន នឿម៉ាន, ២-សtage បំពង់
• ស្ថាបត្យកម្មបញ្ហាតែមួយ
• គុណក្នុង 1-វដ្ដ
• អង្គភាពការពារអង្គចងចាំ (MPU)
• ច្រក I/O វដ្តតែមួយ

ការរចនាថាមពលទាបបំផុត។       លេខកូដបង្រួមណាស់។
ការប្រើប្រាស់ថាមពលទាប និងប្រសិទ្ធភាពថាមពលខ្ពស់។	លើកលែងតែការណែនាំអំពីការគ្រប់គ្រង និងសាខា និងតំណភ្ជាប់ ការណែនាំទាំងអស់មានប្រវែង 16 ប៊ីត

ស្នូល Cortex®-M0+ គឺជាផ្នែកមួយនៃក្រុម ARM Cortex-M នៃស្នូល RISC 32 ប៊ីត។ វាអនុវត្តស្ថាបត្យកម្ម ARMv6-M និងមានលក្ខណៈពិសេស 2-stage បំពង់។
Cortex®-M0+ មានច្រកមេ AHB-Lite តែមួយគត់ ប៉ុន្តែគាំទ្រការទាញយកការណែនាំ និងការចូលប្រើទិន្នន័យក្នុងពេលដំណាលគ្នា នៅពេលដែលការចូលប្រើទិន្នន័យផ្តោតលើជួរអាសយដ្ឋាន Fast I/O Port ។

ភាពឆបគ្នានៃប្រព័ន្ធដំណើរការ Cortex-M

ស្ថាបត្យកម្មគ្មានថ្នេរនៅទូទាំងកម្មវិធីទាំងអស់។

ឧបករណ៍បញ្ជាមីក្រូ STM32U0 រួមបញ្ចូលស្នូល ARM® Cortex®-M0+ ដើម្បីទទួលបានអត្ថប្រយោជន៍ពីដំណើរការដែលមិនអាចប្រៀបផ្ទឹមបានក្នុងមួយមីលីវ៉ាត់។
ស៊ីភីយូ Cortex®-M ទាំងអស់មានស្ថាបត្យកម្ម 32 ប៊ីត។
Cortex®-M3 គឺជាស៊ីភីយូ Cortex®-M ដំបូងបង្អស់ដែលចេញដោយ ARM ។
បន្ទាប់មក ARM បានសម្រេចចិត្តបែងចែកបន្ទាត់ផលិតផលពីរ៖ ដំណើរការខ្ពស់ និងថាមពលទាប ខណៈពេលដែលរក្សាភាពឆបគ្នារវាងពួកវា។
Cortex®-M0+ ជាកម្មសិទ្ធិរបស់ខ្សែផលិតផលថាមពលទាប។ វាត្រូវបានរចនាឡើងសម្រាប់ឧបករណ៍ដែលប្រើថាមពលថ្ម មានភាពរសើបខ្លាំងចំពោះការប្រើប្រាស់ថាមពល។

ស្ថាបត្យកម្មស្នូលview

ស្នូល Cortex®-M0+ ផ្តល់នូវដំណើរការច្រើនជាងស្នូល Cortex®-M0 អរគុណចំពោះ 2-stage បំពង់ណែនាំ។
ចូរចាប់ផ្តើមការពិពណ៌នារបស់យើងអំពីស៊ីភីយូដោយស្នូលខួរក្បាលដែលទទួលបន្ទុកក្នុងការទៅយក និងប្រតិបត្តិសេចក្តីណែនាំ។

ARM Cortex-M0+ → 2-stage បំពង់

ការណែនាំ V6-M ភាគច្រើនមានប្រវែង 16 ប៊ីត។ មានតែការណែនាំ 32 ប៊ីតចំនួនប្រាំមួយប៉ុណ្ណោះ ហើយភាគច្រើននៃពួកគេគឺជាការណែនាំអំពីការគ្រប់គ្រង ដែលកម្រប្រើណាស់។ ទោះជាយ៉ាងណាក៏ដោយ ការណែនាំអំពីសាខា និងតំណ ដែលត្រូវបានប្រើដើម្បីហៅកម្មវិធីរងមួយក៏មានប្រវែង 32 ប៊ីតផងដែរ ដើម្បីគាំទ្រការអុហ្វសិតដ៏ធំមួយរវាងការណែនាំនេះ និងស្លាកដែលចង្អុលទៅការណែនាំបន្ទាប់ដែលត្រូវប្រតិបត្តិ។
តាមឧត្ដមគតិការចូលប្រើ 32 ប៊ីតផ្ទុកការណែនាំ 16 ប៊ីតពីរ ដែលនាំឱ្យមានការទាញយកតិចក្នុងមួយការណែនាំ។
ក្នុងអំឡុងពេលនាឡិកាលេខ 2 គ្មានការទាញយកការណែនាំកើតឡើងទេ។ ច្រក AHB Lite មានសម្រាប់ដំណើរការការចូលប្រើទិន្នន័យ នៅពេលដែលការណែនាំ N គឺជាការណែនាំសម្រាប់ផ្ទុក/ផ្ទុក។

ដំណើរការសាខា

ស្នូល Cortex®-M0+
• ការណែនាំស្រមោលសាខា 16 ប៊ីតអតិបរមាពីរ

នៅលើសាខាដែលបានផ្តល់ឱ្យ ការណែនាំដែលបានទាញយកជាមុនតិចជាងមុនត្រូវបានខ្ជះខ្ជាយ (អរគុណចំពោះ 2-stage បំពង់) ។
នៅក្នុងនាឡិកាលេខ 1 ខួរក្បាលទទួលបាន Inst0 និងការណែនាំសាខាដោយគ្មានលក្ខខណ្ឌ។
នៅក្នុងនាឡិកាលេខ 2 វាប្រតិបត្តិ Instr0 ។
នៅក្នុងលេខនាឡិកាលេខ 3 វាប្រតិបត្តិសេចក្តីណែនាំសាខា ខណៈពេលដែលទាញយកសេចក្តីណែនាំបន្តបន្ទាប់គ្នាពីរបន្ទាប់គឺ Inst1 និង Inst2 ដែលហៅថាការណែនាំស្រមោលសាខា។

នៅក្នុងនាឡិកាលេខ 4 processor បោះបង់ Inst1 និង Inst2 ហើយទៅយក InstrN និង InstN+1។
Cortex-M0, M3 និង M4 អនុវត្ត 3-stage pipeline៖ ទាញ ឌិកូដ និងប្រតិបត្តិ។ ចំនួនការណែនាំស្រមោលសាខាគឺធំជាង៖ ការណែនាំរហូតដល់បួន 16 ប៊ីត។

ស្ថាបត្យកម្មស្នូលview 

Cortex®-M0+ មិនមានឃ្លាំងសម្ងាត់ដែលបានបង្កប់ ឬ RAM ខាងក្នុងទេ។ ដូច្នេះ ប្រតិបត្តិការទៅយកការណែនាំណាមួយត្រូវបានដឹកនាំទៅចំណុចប្រទាក់ AHB-Lite ហើយការចូលប្រើទិន្នន័យណាមួយត្រូវបានដឹកនាំទៅកាន់ចំណុចប្រទាក់ AHB-Lite ឬច្រក I/O វដ្តតែមួយ។
ចំណាំថា STM32U0 អនុវត្តឃ្លាំងសម្ងាត់ការណែនាំកម្រិត SoC ខាងក្រៅទៅស៊ីភីយូ ដែលមានទីតាំងនៅក្នុងឧបករណ៍បញ្ជាពន្លឺដែលបានបង្កប់។

ច្រកមេ AHB-Lite ត្រូវបានភ្ជាប់ទៅម៉ាទ្រីសឡានក្រុង ដែលអនុញ្ញាតឱ្យស៊ីភីយូចូលប្រើអង្គចងចាំ និងគ្រឿងកុំព្យូទ័រ។ ចាប់តាំងពីប្រតិបត្តិការត្រូវបានបង្ហូរនៅលើ AHB-Lite លំហូរដ៏ល្អបំផុតគឺទិន្នន័យ 32 ប៊ីត ឬការណែនាំក្នុងមួយនាឡិកា ជាមួយនឹងភាពយឺតយ៉ាវតិចបំផុត 2 នាឡិកា។
Cortex®-M0+ ក៏មានមុខងារ Single-cycle I/O Port ដែលអនុញ្ញាតឱ្យ CPU ចូលប្រើទិន្នន័យជាមួយនឹង 1-clock latency។ តក្កវិជ្ជាឌិកូដខាងក្រៅកំណត់ជួរអាសយដ្ឋានដែលការចូលប្រើទិន្នន័យត្រូវបានដឹកនាំទៅកាន់ច្រកនេះ។
នៅក្នុង STM32U0 ច្រក I/O វដ្តតែមួយមិនត្រូវបានប្រើដើម្បីចូលប្រើការចុះឈ្មោះច្រក GPIO ទេ។ ច្រក GPIO ត្រូវបានគូសផែនទីទៅ AHB ជំនួសវិញ ដែលអនុញ្ញាតឱ្យចូលប្រើដោយ DMA ។

អង្គភាពការពារអង្គចងចាំ

• ការកំណត់គុណលក្ខណៈ MPU កំណត់សិទ្ធិចូលប្រើ
• 8 តំបន់អង្គចងចាំឯករាជ្យ
  • តើអាចប្រតិបត្តិកូដបានទេ?
  • តើអាចសរសេរទិន្នន័យបានទេ?
  • ការ​ចូល​ប្រើប្រាស់​មុខងារ​មិន​មាន​សិទ្ធិ​?

MPU នៅក្នុង STM32U0 microcontroller ផ្តល់នូវការគាំទ្រសម្រាប់តំបន់អង្គចងចាំឯករាជ្យចំនួនប្រាំបី ជាមួយនឹងគុណលក្ខណៈកំណត់រចនាសម្ព័ន្ធឯករាជ្យសម្រាប់៖

• ការអនុញ្ញាតចូលប្រើ៖ អនុញ្ញាត ឬមិនអាន/សរសេរក្នុងទម្រង់មានសិទ្ធិ/គ្មានសិទ្ធិ,
• ការអនុញ្ញាតឱ្យប្រតិបត្តិ៖ តំបន់ដែលអាចប្រតិបត្តិបាន ឬតំបន់ហាមឃាត់សម្រាប់ការទាញយកការណែនាំ។

ឯកសារយោង

• សម្រាប់ព័ត៌មានលម្អិត សូមមើលឯកសារខាងក្រោម៖
  • សៀវភៅណែនាំការសរសេរកម្មវិធីខួរក្បាល STM32G0 Series Cortex®-M0+ (PM0223)
  • គ្រប់គ្រងអង្គភាពការពារអង្គចងចាំ (MPU) នៅក្នុង STM32 MCUs (AN4838)
  • ARM webគេហទំព័រតាមតំណភ្ជាប់ខាងក្រោម៖
  • http://www.arm.com/products/processors/cortex-m/cortex-m0+-processor.php

សម្រាប់ព័ត៌មានលម្អិត សូមមើលកំណត់ចំណាំកម្មវិធីទាំងនេះ និងសៀវភៅណែនាំការសរសេរកម្មវិធី Cortex®-M0+ ដែលមាននៅលើ www.st.com webគេហទំព័រ។
ទស្សនា ARM ផងដែរ។ webគេហទំព័រដែលអ្នកនឹងរកឃើញព័ត៌មានបន្ថែមអំពីស្នូល Cortex®-M0+ ។

សូមអរគុណ
© STMicroelectronics - រក្សាសិទ្ធិគ្រប់យ៉ាង។
ស្លាកសញ្ញា ST គឺជាពាណិជ្ជសញ្ញា ឬពាណិជ្ជសញ្ញាដែលបានចុះបញ្ជីរបស់ STMicroelectronics International NV ឬសាខារបស់ខ្លួននៅក្នុងសហភាពអឺរ៉ុប និង/ឬប្រទេសផ្សេងទៀត។
សម្រាប់ព័ត៌មានបន្ថែមអំពីពាណិជ្ជសញ្ញា ST សូមមើល www.st.com/trademarks
រាល់ឈ្មោះផលិតផលឬសេវាកម្មទាំងអស់គឺជាទ្រព្យសម្បត្តិរបស់ម្ចាស់រៀងៗខ្លួន។

ឯកសារ/ធនធាន

ឧបករណ៍បញ្ជា ST Cortex-M0 Plus [pdf] សៀវភៅណែនាំ Cortex-M0, Cortex-M23, Cortex-M33-M35P, Cortex-M55, Cortex-M85, Cortex-M0 Plus Microcontrollers, Cortex-M0 Plus, Microcontrollers

ឯកសារយោង

• សៀវភៅណែនាំអ្នកប្រើប្រាស់