Stack di accelerazione Intel per CPU Xeon con FPGA 1.0 Errata

Informazioni sul prodotto

Problema	Descrizione	Soluzione alternativa	Stato
Il fallback Flash non soddisfa il timeout PCIe	L'host potrebbe bloccarsi o segnalare un errore PCIe dopo un flash si è verificato il failover. Questo problema può essere visualizzato quando l'immagine dell'utente in flash è danneggiato e il sottosistema di configurazione carica il file immagine di fabbrica nell'FPGA.	Seguire le istruzioni nell'Aggiornamento Flash con FPGA Immagine Interface Manager (FIM) utilizzando il programmatore Intel Quartus Prime sezione nella Guida introduttiva rapida dello stack di accelerazione Intel per Intel Scheda di accelerazione programmabile con Intel Arria 10 GX FPGA. Se la il problema persiste, contattare il rappresentante locale.	Influisce: produzione Intel Acceleration Stack 1.0 Stato: nessuna correzione pianificata
Tipi di pacchetti del livello di transazione non supportati	L'Acceleration Stack FPGA Interface Manager (FIM) no supporta il blocco lettura memoria PCIe*, lettura configurazione tipo 1 e Configurazione Scrittura di pacchetti del livello di transazione di tipo 1 (TLP). Se la il dispositivo riceve un pacchetto PCIe di questo tipo, non risponde con un pacchetto di completamento come previsto.	Nessuna soluzione alternativa disponibile.	Influisce: produzione Intel Acceleration Stack 1.0 Stato: nessuna correzione pianificata
JTAG Gli errori di temporizzazione possono essere segnalati nell'interfaccia FPGA Manager	L'analizzatore di temporizzazione Intel Quartus Prime Pro Edition potrebbe segnalare senza vincoli JTAG Percorsi I/O nella FIM.	Questi percorsi non vincolati possono essere tranquillamente ignorati perché il JTAG I percorsi I/O non vengono utilizzati nel FIM.	Influisce: produzione Intel Acceleration Stack 1.0 Stato: correzione pianificata in Intel Acceleration Stack 1.1

Istruzioni per l'uso del prodotto

Per risolvere i problemi sopra menzionati, seguire le istruzioni fornite di seguito:

Il fallback Flash non soddisfa il timeout PCIe

Se si verifica un blocco o un errore PCIe dopo un failover flash, potrebbe essere dovuto a un'immagine utente danneggiata nella flash. Per risolvere questo problema, procedi come segue:

1. Fare riferimento alla Guida introduttiva dello stack di accelerazione Intel per la scheda di accelerazione programmabile Intel con FPGA Intel Arria 10 GX.
2. Seguire le istruzioni nella sezione "Aggiornamento di Flash con l'immagine FPGA Interface Manager (FIM) utilizzando Intel Quartus Prime Programmer".
3. Se il problema persiste, contatta il tuo rappresentante locale per ulteriore assistenza.

Tipi di pacchetti del livello di transazione non supportati

Se riscontri problemi con tipi di pacchetti a livello di transazione non supportati, come Blocco lettura memoria PCIe, Tipo lettura configurazione 1 e Tipo scrittura configurazione 1, procedi nel seguente modo:

1. Non è disponibile alcuna soluzione alternativa per questo problema. Tieni presente che Acceleration Stack FPGA Interface Manager (FIM) non supporta questi tipi di pacchetti.

JTAG Gli errori di temporizzazione possono essere segnalati in FPGA Interface Manager

Se incontri JTAG errori di temporizzazione segnalati in FPGA Interface Manager, attenersi alla seguente procedura:

1. Puoi tranquillamente ignorare il JTAG Percorsi I/O segnalati dall'analizzatore di temporizzazione Intel Quartus Prime Pro Edition nel FIM.
2. Questi percorsi non vengono utilizzati nella FIM e non dovrebbero incidere sulla sua funzionalità.

Stack di accelerazione Intel® per CPU Intel® Xeon® con FPGA 1.0 Errata

Questo documento fornisce informazioni sugli errori che interessano lo stack di accelerazione Intel® per CPU Intel Xeon® con FPGA.

Problema	Versioni interessate	Correzione pianificata
Il fallback Flash non soddisfa PCIe Tempo scaduto a pagina 4	Produzione dello stack di accelerazione 1.0	Nessuna correzione pianificata
Pacchetto livello transazione non supportato Tipi a pagina 5	Produzione dello stack di accelerazione 1.0	Nessuna correzione pianificata
JTAG Potrebbero essere segnalati errori di cronometraggio nel Gestore interfaccia FPGA a pagina 6	Produzione dello stack di accelerazione 1.0	Stack di accelerazione 1.1
Lo strumento fpgabist non viene superato Numeri di bus esadecimali corretti a pagina 7	Produzione dello stack di accelerazione 1.0	Stack di accelerazione 1.1
Possibile larghezza di banda dma_afu bassa dovuta alla funzione memcpy a pagina 8	Stack di accelerazione 1.0 Beta e produzione	Stack di accelerazione 1.1
L'opzione regress.sh -r non funziona Con dma_afu a pagina 9	Produzione dello stack di accelerazione 1.0	Nessuna correzione pianificata

La tabella seguente può essere utilizzata come riferimento per identificare la versione FPGA Interface Manager (FIM), Open Programmable Acceleration Engine (OPAE) e Intel Quartus® Prime Pro Edition che corrisponde alla versione dello stack software.

Tabella 1. Tabella di riferimento dello stack di accelerazione Intel 1.0

Accelerazione Intel Versione in pila	Tavole	Versione FIM (ID interfaccia PR)	Versione OPAE	Edizione Intel Quartus Prime Pro
1.0 Produzione(1)	PAC Intel con FPGA Intel Arria® 10 GX	ce489693-98f0-5f33-946d-560708 essere108a	0.13.1	17.0.0

Informazioni correlate

Intel Acceleration Stack per CPU Intel Xeon con FPGA Note sulla versione Fare riferimento alle note sulla versione per ulteriori informazioni sui problemi noti e sui miglioramenti per Intel Acceleration Stack 1.0

(1) La partizione di fabbrica della flash di configurazione contiene la versione Acceleration Stack 1.0 Alpha. Quando non è possibile caricare l'immagine nella partizione utente, si verifica un failover flash e viene invece caricata l'immagine di fabbrica. Dopo che si verifica un failover flash, l'ID PR viene letto come d4a76277-07da-528d-b623-8b9301feaffe.

Il fallback Flash non soddisfa il timeout PCIe

Descrizione

L'host potrebbe bloccarsi o segnalare un errore PCIe dopo che si è verificato un failover flash. Questo problema può essere riscontrato quando l'immagine utente nella flash è danneggiata e il sottosistema di configurazione carica l'immagine di fabbrica nell'FPGA.

Soluzione alternativa
Seguire le istruzioni nella sezione "Aggiornamento di Flash con l'immagine FPGA Interface Manager (FIM) utilizzando Intel Quartus Prime Programmer" nella Guida introduttiva rapida di Intel Acceleration Stack per la scheda di accelerazione programmabile Intel con Intel Arria 10 GX FPGA. Se il problema persiste, contatta il tuo rappresentante locale.

Stato

• Influisce: produzione Intel Acceleration Stack 1.0
• Stato: nessuna correzione pianificata

Informazioni correlate
Intel Acceleration Stack Guida introduttiva per la scheda di accelerazione programmabile Intel con Intel Arria 10 GX FPGA

Tipi di pacchetti del livello di transazione non supportati

Descrizione
L'Acceleration Stack FPGA Interface Manager (FIM) non supporta i pacchetti di livello di transazione (TLP) PCIe* Memory Read Lock, Configuration Read Type 1 e Configuration Write Type 1. Se il dispositivo riceve un pacchetto PCIe di questo tipo, non risponde con un pacchetto di completamento come previsto.

Soluzione alternativa
Nessuna soluzione alternativa disponibile.

Stato

• Influisce: produzione Intel Acceleration Stack 1.0
• Stato: nessuna correzione pianificata

JTAG Gli errori di temporizzazione possono essere segnalati in FPGA Interface Manager

Descrizione
L'analizzatore di temporizzazione Intel Quartus Prime Pro Edition può segnalare JTAG Percorsi I/O nella FIM.

Soluzione alternativa
Questi percorsi non vincolati possono essere tranquillamente ignorati perché JTAG I percorsi I/O non vengono utilizzati nel FIM.

Stato

• Influisce: produzione Intel Acceleration Stack 1.0
• Stato: correzione pianificata in Intel Acceleration Stack 1.1

Lo strumento fpgabist non trasmette correttamente i numeri di bus esadecimali

Descrizione
Lo strumento fpgabist Open Programmable Acceleration Engine (OPAE) non trasmette numeri di bus validi se il numero del bus PCIe è un carattere superiore a F. Se è incluso uno qualsiasi di questi caratteri, è possibile che venga visualizzato il seguente messaggio di errore:

Soluzione alternativa
Cambia /usr/bin/bist_common.py riga 83 da

A

Stato
Effetti: Intel Acceleration Stack 1.0 Stato di produzione: correzione pianificata in Intel Acceleration Stack 1.1

Possibile larghezza di banda bassa dma_afu a causa della funzione memcpy

Descrizione
fpgabist potrebbe segnalare una larghezza di banda inferiore per dma_afu ma non per il loopback nativo 3 (NLB3) a causa dell'uso della funzione memcpy nel driver dma_afu.

Soluzione alternativa
È possibile aggirare questo errore rimuovendo memcpy dal codice del driver dma_afu e aggiungendo codice per accettare i buffer dell'utente che sono stati pre-bloccati. Per l'utilizzo con OpenCL* non esiste attualmente alcuna soluzione alternativa.

Stato

• Influisce: Intel Acceleration Stack 1.0 Beta e produzione
• Stato: correzione pianificata in Intel Acceleration Stack 1.1

L'opzione regress.sh -r non funziona con dma_afu

Descrizione
Quando si utilizza l'opzione -r con regress.sh, lo script non funziona con dma_afu example. L'uso dell'opzione -r provoca un errore gcc irreversibile.

Soluzione alternativa
Non utilizzare l'opzione -r durante l'esecuzione dello script regress.sh. L'esecuzione dello script senza l'opzione -r inserisce la simulazione dell'output in $OPAE_LOC/ase/rtl_sim anziché in una directory specificata dall'utente.

Stato

• Influisce: produzione Intel Acceleration Stack 1.0
• Stato: nessuna correzione pianificata

Stack di accelerazione Intel per CPU Intel Xeon con FPGA 1.0 Cronologia delle revisioni Errata

Data	Versione dello stack di accelerazione Intel	Cambiamenti
2018.06.22	1.0 Production (compatibile con Intel Quartus Prime Pro Edition 17.0.0)	Aggiornato il percorso di bist_common.py file nello strumento fpgabist non passa correttamente i numeri di bus esadecimali errore.
2018.04.11	1.0 Production (compatibile con Intel Quartus Prime Pro Edition 17.0.0)	Versione iniziale.

Società Intel. Tutti i diritti riservati. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue consociate. Intel garantisce le prestazioni dei suoi prodotti FPGA e semiconduttori in base alle specifiche correnti in conformità con la garanzia standard di Intel, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Intel non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di informazioni, prodotti o servizi qui descritti, salvo quanto espressamente concordato per iscritto da Intel. Si consiglia ai clienti Intel di ottenere la versione più recente delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini per prodotti o servizi.
*Altri nomi e marchi potrebbero essere rivendicati come proprietà di terzi.

Documenti / Risorse

Stack di accelerazione Intel per CPU Xeon con FPGA 1.0 Errata [pdf] Manuale d'uso Stack di accelerazione per CPU Xeon con FPGA 1.0 Errata, CPU Xeon con FPGA 1.0 Errata, Stack di accelerazione, Stack

Riferimenti

• Manuale d'uso