25G Ethernet Intel® FPGA IP թողարկման նշումներ
Օգտագործողի ուղեցույց
25G Ethernet Intel FPGA IP թողարկման նշումներ (Intel Agilex սարքեր)
Intel® FPGA IP տարբերակները համապատասխանում են Intel Quartus® Prime Design Suite ծրագրային ապահովման տարբերակներին մինչև v19.1: Intel Quartus Prime Design Suite ծրագրային ապահովման 19.2 տարբերակից սկսած՝ Intel FPGA IP-ն ունի նոր տարբերակի սխեմա:
Intel FPGA IP տարբերակի (XYZ) համարը կարող է փոխվել Intel Quartus Prime ծրագրաշարի յուրաքանչյուր տարբերակի հետ: Փոփոխություն՝
- X-ը ցույց է տալիս IP-ի հիմնական վերանայումը: Եթե դուք թարմացնում եք Intel Quartus Prime ծրագրակազմը, դուք պետք է վերականգնեք IP-ն:
- Y-ը ցույց է տալիս, որ IP-ն ներառում է նոր հնարավորություններ: Վերականգնեք ձեր IP-ն՝ ներառելու այս նոր հնարավորությունները:
- Z-ը ցույց է տալիս, որ IP-ն ներառում է փոքր փոփոխություններ: Վերականգնեք ձեր IP-ն՝ ներառելու այս փոփոխությունները:
1.1. 25G Ethernet Intel FPGA IP v1.0.0
Աղյուսակ 1. v1.0.0 2022.09.26
| Intel Quartus Prime տարբերակը | Նկարագրություն | Ազդեցություն |
| 22.3 | Ավելացվեց աջակցություն Intel Agilex™ F-սալիկների ընտանիքի համար: • Աջակցվում է միայն 25G արագության դրույքաչափը: • 1588 Precision Time Protocol-ը չի ապահովվում: |
— |
Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են. Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը: *Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:
ISO
9001։2015
Գրանցված է
25G Ethernet Intel FPGA IP թողարկման նշումներ (Intel Stratix 10 սարքեր)
Եթե թողարկման նշումը հասանելի չէ կոնկրետ IP տարբերակի համար, IP-ն այդ տարբերակում փոփոխություններ չունի: IP թարմացումների մինչև v18.1 թողարկումների մասին տեղեկությունների համար տես Intel Quartus Prime Design Suite Update Release Notes-ը:
Intel FPGA IP տարբերակները համապատասխանում են Intel Quartus Prime Design Suite ծրագրային ապահովման տարբերակներին մինչև v19.1: Սկսած Intel Quartus Prime Design Suite ծրագրային ապահովման 19.2 տարբերակից, Intel
FPGA IP-ն ունի նոր տարբերակման սխեմա:
Intel FPGA IP տարբերակի (XYZ) համարը կարող է փոխվել Intel Quartus Prime ծրագրաշարի յուրաքանչյուր տարբերակի հետ: Փոփոխություն՝
- X-ը ցույց է տալիս IP-ի հիմնական վերանայումը: Եթե դուք թարմացնում եք Intel Quartus Prime ծրագրակազմը, դուք պետք է վերականգնեք IP-ն:
- Y-ը ցույց է տալիս, որ IP-ն ներառում է նոր հնարավորություններ: Վերականգնեք ձեր IP-ն՝ ներառելու այս նոր հնարավորությունները:
- Z-ը ցույց է տալիս, որ IP-ն ներառում է փոքր փոփոխություններ: Վերականգնեք ձեր IP-ն՝ ներառելու այս փոփոխությունները:
Առնչվող տեղեկատվություն
- Intel Quartus Prime Design Suite-ի թարմացման թողարկման նշումներ
- 25G Ethernet Intel Stratix®10 FPGA IP Օգտագործողի ուղեցույց Արխիվներ
- 25G Ethernet Intel Stratix® 10 FPGA IP դիզայն Example User Guide Archives
- Սխալ 25G Ethernet Intel FPGA IP-ի համար Գիտելիքի բազայում
2.1. 25G Ethernet Intel FPGA IP v19.4.1
Աղյուսակ 2. v19.4.1 2020.12.14
| Intel Quartus Prime տարբերակը | Նկարագրություն | Ազդեցություն |
| 20.4 | VLAN շրջանակների երկարության ստուգման թարմացում. • 25G Ethernet Intel FPGA IP-ի նախորդ տարբերակներում չափազանց մեծ շրջանակի սխալ է հաստատվում, երբ բավարարվում են հետևյալ պայմանները. 1. VLAN ա. VLAN-ի հայտնաբերումը միացված է: բ. IP-ն փոխանցում/ընդունում է շրջանակներ, որոնց երկարությունը կազմում է առավելագույն TX/RX շրջանակի երկարությունը՝ գումարած 1-ից 4 օկտետ: 2. SVLAN ա. SVLAN-ի հայտնաբերումը միացված է: բ. IP-ն փոխանցում/ընդունում է շրջանակներ, որոնց երկարությունը կազմում է առավելագույն TX/RX շրջանակի երկարությունը՝ գումարած 1-ից 8 օկտետ: • Այս տարբերակում IP-ն թարմացվում է այս պահվածքը շտկելու համար: |
— |
| Թարմացվել է Avalon® հիշողության քարտեզագրված ինտերֆեյսի մուտքը դեպի status_* ինտերֆեյս՝ կանխելու Avalon-ի հիշողության քարտեզագրված ժամանակի ավարտը գոյություն չունեցող հասցեների ընթերցումների ժամանակ. • 25G Ethernet Intel FPGA IP-ի նախորդ տարբերակներում Avalon-ի հիշողության քարտեզագրված ինտերֆեյսը կարդում է status_* ինտերֆեյսի գոյություն չունեցող հասցեներին, մինչև Avalon-ի հիշողության քարտեզագրված վարպետի հարցման ժամկետը սպառվի: Խնդիրն այժմ լուծվել է, որպեսզի չպահի սպասման հարցումը, երբ հասանելի է գոյություն չունեցող հասցե: |
— | |
| RS-FEC միացված տարբերակներն այժմ ապահովում են 100% թողունակություն: | — |
2.2. 25G Ethernet Intel FPGA IP v19.4.0
Աղյուսակ 3. v19.4.0 2019.12.16
| Intel Quartus Prime տարբերակը | Նկարագրություն | Ազդեցություն |
| 19.4 | rx_am_lock վարքագծի փոփոխություն. • 25G Ethernet Intel FPGA IP-ի նախորդ տարբերակներում rx_am_lock ազդանշանն իրեն պահում է նույնը, ինչ rx_block_lock բոլոր տարբերակներում: • Այս տարբերակում, RSFEC-ով միացված IP տարբերակների համար, rx_am_lock այժմ հաստատում է, թե երբ է հավասարեցված կողպումը ձեռք բերված: RSFEC-ով միացված տարբերակների համար rx_am_lock-ը շարունակում է գործել նույն կերպ, ինչ rx_block_lock: |
Ինտերֆեյսի ազդանշանը՝ rx_am_lock, իրեն այլ կերպ է պահում RSFEC-ով միացված տարբերակների նախորդ տարբերակներից: |
| Թարմացվել է RX MAC փաթեթի սկիզբը. • Նախորդ տարբերակներում RX MAC-ը ստուգում է միայն START նիշը, որպեսզի որոշի փաթեթի սկիզբը: • Այս տարբերակում RX MAC-ն այժմ ստուգում է մուտքային փաթեթները Start of Frame Delimiter (SFD) համար, ի լրումն START նիշի լռելյայն: • Եթե նախաբանի փոխանցման ռեժիմը միացված է, MAC-ը ստուգում է միայն START նիշը, որպեսզի թույլատրի հատուկ նախաբանը: |
— | |
| Ավելացրել է նոր գրանցամատյան՝ նախաբանի ստուգումը հնարավոր դարձնելու համար. • RX MAC ռեգիստրներում օֆսեթ 0x50A [4] ռեգիստրը կարող է գրվել 1-ի վրա՝ նախաբանը ստուգելու համար: Այս ռեգիստրը «հոգ չէ», երբ միացված է նախաբանի անցումը: |
— |
2.3. 25G Ethernet Intel FPGA IP v19.3.0
Աղյուսակ 4. v19.3.0 2019.09.30
| Intel Quartus Prime տարբերակը | Նկարագրություն | Ազդեցություն |
| 19.3 | MAC+PCS+PMA տարբերակի համար հաղորդիչի փաթաթման մոդուլի անունը այժմ դինամիկ կերպով ստեղծվում է: Սա կանխում է մոդուլի անցանկալի բախումը, եթե համակարգում օգտագործվում են IP-ի մի քանի օրինակ: | — |
2.4. 25G Ethernet Intel FPGA IP v19.2.0
Աղյուսակ 5. v19.2.0 2019.07.01
| Intel Quartus Prime տարբերակը | Նկարագրություն | Ազդեցություն |
| 19.2 | Դիզայն Example 25G Ethernet Intel FPGA IP-ի համար. • Թարմացվել է Intel Stratix® 10 սարքերի համար նախատեսված մշակման հավաքածուի տարբերակը Intel Stratix 10 L-Tile GX Transceiver Signal Integrity Development Kit-ից մինչև Intel Stratix 10 10 GX Signal Integrity L-Tile (Արտադրական) Զարգացման հավաքածու. |
— |
2.5. 25G Ethernet Intel FPGA IP v19.1
Աղյուսակ 6. v19.1 ապրիլի 2019 թ
| Նկարագրություն | Ազդեցություն |
| Ավելացվեց նոր հնարավորություն՝ «Adaptive mode» RX PMA Adaptation-ի համար. • Ավելացվել է նոր պարամետր — Միացնել RX PMA CTLE/DFE ռեժիմի ավտոմատ հարմարվողականության գործարկումը: |
Այս փոփոխությունները կամընտիր են: Եթե դուք չեք թարմացնում ձեր IP միջուկը, այն չունի այս նոր հնարավորությունը: |
| Enable Altera Debug Master Endpoint (ADME) պարամետրը վերանվանվել է Enable Native PHY Debug Master Endpoint (NPDME)՝ ըստ Intel-ի վերաբրենդինգի Intel Quartus Prime Pro Edition ծրագրաշարում: Intel Quartus Prime Standard Edition ծրագրաշարը դեռ օգտագործում է Enable Altera Debug Master Endpoint (ADME): | — |
2.6. 25G Ethernet Intel FPGA IP v18.1
Աղյուսակ 7. Տարբերակ 18.1 Սեպտեմբեր 2018թ
| Նկարագրություն | Ազդեցություն |
| Ավելացվեց նոր հնարավորություն՝ Ընտրովի PMA: • Ավելացրել է նոր պարամետր՝ Core Variants: |
Այս փոփոխությունները կամընտիր են: Եթե դուք չեք թարմացնում ձեր IP միջուկը, այն չունի այս նոր հնարավորությունները: |
| • Ավելացրել է նոր ազդանշան 1588 Precision Time Protocol Interface-ի համար՝ latency_sclk: | |
| Դիզայն Example 25G Ethernet Intel FPGA IP-ի համար. Վերանվանվել է Intel Stratix 10 սարքերի համար նախատեսված մշակման փաթեթի տարբերակը՝ Stratix 10 GX FPGA զարգացման հավաքածուից Stratix 10 L-Tile GX Transceiver Signal Integrity Development Kit: |
— |
Առնչվող տեղեկատվություն
- 25G Ethernet Intel Stratix 10 FPGA IP Օգտագործողի ուղեցույց
- 25G Ethernet Intel Stratix 10 FPGA IP դիզայն ExampՕգտագործողի ուղեցույց
- Սխալ 25G Ethernet IP միջուկի համար Գիտելիքի բազայում
2.7. 25G Ethernet Intel FPGA IP v18.0
Աղյուսակ 8. Տարբերակ 18.0 Մայիս 2018թ
| Նկարագրություն | Ազդեցություն |
| Նախնական թողարկում Intel Stratix 10 սարքերի համար: | — |
2.8. 25G Ethernet Intel Stratix 10 FPGA IP Օգտագործողի ուղեցույց Արխիվներ
IP տարբերակները նույնն են, ինչ Intel Quartus Prime Design Suite ծրագրային ապահովման տարբերակները մինչև v19.1: Intel Quartus Prime Design Suite ծրագրային ապահովման 19.2 կամ ավելի նոր տարբերակից IP միջուկներն ունեն IP տարբերակման նոր սխեմա:
Եթե IP-ի հիմնական տարբերակը նշված չէ, ապա կիրառվում է նախորդ IP-ի հիմնական տարբերակի օգտագործման ուղեցույցը:
| Intel Quartus Prime տարբերակը | IP Core տարբերակը | Օգտագործողի ուղեցույց |
| 20.3 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP Օգտագործողի ուղեցույց |
| 20.1 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP Օգտագործողի ուղեցույց |
| 19.4 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP Օգտագործողի ուղեցույց |
| 19.3 | 19.3.0 | 25G Ethernet Intel Stratix 10 FPGA IP Օգտագործողի ուղեցույց |
| 19.2 | 19.2.0 | 25G Ethernet Intel Stratix 10 FPGA IP Օգտագործողի ուղեցույց |
| 19.1 | 19.1 | 25G Ethernet Intel Stratix 10 FPGA IP Օգտագործողի ուղեցույց |
| 18.1 | 18.1 | 25G Ethernet Intel Stratix 10 FPGA IP Օգտագործողի ուղեցույց |
| 18.0 | 18.0 | 25G Ethernet Intel Stratix 10 FPGA IP Օգտագործողի ուղեցույց |
2.9. 25G Ethernet Intel Stratix 10 FPGA IP դիզայն Example User Guide Archives
IP տարբերակները նույնն են, ինչ Intel Quartus Prime Design Suite ծրագրային ապահովման տարբերակները մինչև v19.1: Intel Quartus Prime Design Suite ծրագրային ապահովման 19.2 կամ ավելի նոր տարբերակից IP միջուկներն ունեն IP տարբերակման նոր սխեմա:
Եթե IP-ի հիմնական տարբերակը նշված չէ, ապա կիրառվում է նախորդ IP-ի հիմնական տարբերակի օգտագործման ուղեցույցը:
| Intel Quartus Prime տարբերակը | IP Core տարբերակը | Օգտագործողի ուղեցույց |
| 19.1 | 19.1 | 25G Ethernet Intel Stratix 10 FPGA IP դիզայն ExampՕգտագործողի ուղեցույց |
| 18.1 | 18.1 | 25G Ethernet Intel Stratix 10 FPGA IP դիզայն ExampՕգտագործողի ուղեցույց |
| 18.0 | 18.0 | 25G Ethernet Intel Stratix 10 FPGA IP դիզայն ExampՕգտագործողի ուղեցույց |
25G Ethernet Intel FPGA IP թողարկման նշումներ (Intel Arria 10 սարքեր)
Եթե թողարկման նշումը հասանելի չէ կոնկրետ IP տարբերակի համար, IP-ն այդ տարբերակում փոփոխություններ չունի: IP թարմացումների մինչև v18.1 թողարկումների մասին տեղեկությունների համար տես Intel Quartus Prime Design Suite Update Release Notes-ը:
Intel FPGA IP տարբերակները համապատասխանում են Intel Quartus Prime Design Suite ծրագրային ապահովման տարբերակներին մինչև v19.1: Intel Quartus Prime Design Suite ծրագրային ապահովման 19.2 տարբերակից սկսած՝ Intel FPGA IP-ն ունի նոր տարբերակի սխեմա:
Intel FPGA IP տարբերակի (XYZ) համարը կարող է փոխվել Intel Quartus Prime ծրագրաշարի յուրաքանչյուր տարբերակի հետ: Փոփոխություն՝
- X-ը ցույց է տալիս IP-ի հիմնական վերանայումը: Եթե դուք թարմացնում եք Intel Quartus Prime ծրագրակազմը, դուք պետք է վերականգնեք IP-ն:
- Y-ը ցույց է տալիս, որ IP-ն ներառում է նոր հնարավորություններ: Վերականգնեք ձեր IP-ն՝ ներառելու այս նոր հնարավորությունները:
- Z-ը ցույց է տալիս, որ IP-ն ներառում է փոքր փոփոխություններ: Վերականգնեք ձեր IP-ն՝ ներառելու այս փոփոխությունները:
Առնչվող տեղեկատվություն
- Intel Quartus Prime Design Suite-ի թարմացման թողարկման նշումներ
- 25G Ethernet Intel Arria® 10 FPGA IP Օգտագործողի ուղեցույց
- 25G Ethernet Intel Arria® 10 FPGA IP դիզայն ExampՕգտագործողի ուղեցույց
- Սխալ 25G Ethernet Intel FPGA IP-ի համար Գիտելիքի բազայում
3.1. 25G Ethernet Intel FPGA IP v19.4.1
Աղյուսակ 9. v19.4.1 2020.12.14
| Intel Quartus Prime տարբերակը | Նկարագրություն | Ազդեցություն |
| 20.4 | VLAN շրջանակների երկարության ստուգման թարմացում. • 25G Ethernet Intel FPGA IP-ի նախորդ տարբերակներում չափազանց մեծ շրջանակի սխալ է հաստատվում, երբ բավարարվում են հետևյալ պայմանները. 1. VLAN ա. VLAN-ի հայտնաբերումը միացված է: բ. IP-ն փոխանցում/ընդունում է շրջանակներ, որոնց երկարությունը կազմում է առավելագույն TX/RX շրջանակի երկարությունը՝ գումարած 1-ից 4 օկտետ: 2. SVLAN ա. SVLAN-ի հայտնաբերումը միացված է: բ. IP-ն փոխանցում/ընդունում է շրջանակներ, որոնց երկարությունը կազմում է առավելագույն TX/RX շրջանակի երկարությունը՝ գումարած 1-ից 8 օկտետ: • Այս տարբերակում IP-ն թարմացվում է այս պահվածքը շտկելու համար: |
— |
| Թարմացրել է Avalon-ի հիշողության քարտեզագրված ինտերֆեյսի մուտքը status_* ինտերֆեյսի՝ կանխելու Avalon-ի հիշողության քարտեզագրված ժամանակի ավարտը գոյություն չունեցող հասցեների ընթերցումների ժամանակ. • IP-ն թարմացվում է՝ սպասման հարցումը չհաստատելու համար, երբ status_* ինտերֆեյսի վրա հասանելի է գոյություն չունեցող հասցե: |
3.2. 25G Ethernet Intel FPGA IP v19.4.0
Աղյուսակ 10. v19.4.0 2019.12.16
| Intel Quartus Prime տարբերակը | Նկարագրություն | Ազդեցություն |
| 19.4 | rx_am_lock վարքագծի փոփոխություն. • 25G Ethernet Intel FPGA IP-ի նախորդ տարբերակներում rx_am_lock ազդանշանն իրեն պահում է նույնը, ինչ rx_block_lock բոլոր տարբերակներում: • Այս տարբերակում, RSFEC-ով միացված IP տարբերակների համար, rx_am_lock այժմ հաստատում է, թե երբ է հավասարեցված կողպումը ձեռք բերված: RSFEC-ով միացված տարբերակների համար rx_am_lock-ը շարունակում է գործել նույն կերպ, ինչ rx_block_lock: |
Ինտերֆեյսի ազդանշանը՝ rx_am_lock, իրեն այլ կերպ է պահում RSFEC-ով միացված տարբերակների նախորդ տարբերակներից: |
| Թարմացվել է RX MAC փաթեթի սկիզբը. • Նախորդ տարբերակներում RX MAC-ը ստուգում է միայն START նիշը, որպեսզի որոշի փաթեթի սկիզբը: • Այս տարբերակում RX MAC-ն այժմ ստուգում է մուտքային փաթեթները Start of Frame Delimiter (SFD) համար, ի լրումն START նիշի լռելյայն: • Եթե նախաբանի փոխանցման ռեժիմը միացված է, MAC-ը ստուգում է միայն START նիշը, որպեսզի թույլատրի հատուկ նախաբանը: |
— | |
| Ավելացրել է նոր գրանցամատյան՝ նախաբանի ստուգումը հնարավոր դարձնելու համար. • RX MAC ռեգիստրներում օֆսեթ 0x50A [4] ռեգիստրը կարող է գրվել 1-ի վրա՝ նախաբանը ստուգելու համար: Այս ռեգիստրը «հոգ չէ», երբ միացված է նախաբանի անցումը: |
— |
3.3. 25G Ethernet Intel FPGA IP v19.1
Աղյուսակ 11. v19.1 ապրիլի 2019 թ
| Նկարագրություն | Ազդեցություն |
| Enable Altera Debug Master Endpoint (ADME) պարամետրը վերանվանվել է Enable Native PHY Debug Master Endpoint (NPDME)՝ ըստ Intel-ի վերաբրենդինգի Intel Quartus Prime Pro Edition ծրագրաշարում: Intel Quartus Prime Standard Edition ծրագրաշարը դեռ օգտագործում է Enable Altera Debug Master Endpoint (ADME): | — |
3.4. 25G Ethernet IP Core v17.0
Աղյուսակ 12. Տարբերակ 17.0 Մայիս 2017թ
| Նկարագրություն | Ազդեցություն |
| Ավելացվեց ստվերային հատկություն՝ վիճակագրության գրանցամատյանները կարդալու համար: • TX վիճակագրության ռեգիստրներում CLEAR_TX_STATS ռեգիստրը փոխարինվել է 0x845 օֆսեթով նոր CNTR_TX_CONFIG ռեգիստրով: Նոր ռեգիստրը ավելացնում է ստվերային հարցում և հավասարաչափ սխալի հստակ բիթ այն բիթին, որը մաքրում է TX վիճակագրության բոլոր ռեգիստրները: Ավելացվեց նոր CNTR_RX_STATUS ռեգիստրը օֆսեթ 0x846-ով, որը ներառում է հավասարության սխալի բիթ և ստվերային հարցման կարգավիճակի բիթ: • RX վիճակագրության ռեգիստրներում CLEAR_RX_STATS ռեգիստրը փոխարինվել է 0x945 օֆսեթով նոր CNTR_RX_CONFIG ռեգիստրով: Նոր գրանցամատյանը բիթին ավելացնում է ստվերային հարցում և հավասարության սխալի հստակ բիթ: որը մաքրում է TX վիճակագրության բոլոր ռեգիստրները: Ավելացվեց նոր CNTR_TX_STATUS ռեգիստրը օֆսեթ 0x946-ով, որը ներառում է հավասարաչափ-սխալի բիթ և ստվերային հարցման կարգավիճակի բիթ: |
Նոր գործառույթն աջակցում է վիճակագրության հաշվիչների ընթերցումների բարելավված հուսալիությանը: Վիճակագրության հաշվիչը կարդալու համար նախ սահմանեք ստվերային խնդրանքի բիթը ռեգիստրների այդ հավաքածուի համար (RX կամ TX), այնուհետև կարդացեք ռեգիստրի պատկերից: Ընթերցված արժեքները դադարում են աճել, մինչ ստվերային հատկանիշն ուժի մեջ է, բայց հիմքում ընկած հաշվիչները շարունակում են աճել: Հարցումը վերականգնելուց հետո հաշվիչները վերսկսում են իրենց կուտակված արժեքները: Բացի այդ, գրանցման նոր դաշտերը ներառում են հավասարության սխալի կարգավիճակը և հստակ բիթերը: |
| Փոփոխված RS-FEC հավասարեցման նշիչի ձևաչափը՝ IEEE 108by-ի այժմ վերջնականացված 802.3-րդ կետին համապատասխանելու համար: ճշգրտում. Նախկինում RS-FEC հատկանիշը համապատասխանում էր 25G/50G կոնսորցիումի 3-րդ ժամանակացույցին, մինչև IEEE-ն: ճշգրտման վերջնականացում: |
RX RS-FEC-ն այժմ հայտնաբերում և կողպում է ինչպես հին, այնպես էլ նոր հավասարեցման ցուցիչները, բայց TX RS-FEC-ը ստեղծում է միայն նոր IEEE հավասարեցման նշիչի ձևաչափը: |
Առնչվող տեղեկատվություն
- 25G Ethernet IP Core Օգտագործողի ուղեցույց
- Սխալ 25G Ethernet IP միջուկի համար Գիտելիքի բազայում
3.5. 25G Ethernet IP Core v16.1
Աղյուսակ 13. Տարբերակ 16.1 հոկտեմբերի 2016թ
| Նկարագրություն | Ազդեցություն |
| Նախնական թողարկում Intel FPGA IP գրադարանում: | — |
Առնչվող տեղեկատվություն
- 25G Ethernet IP Core Օգտագործողի ուղեցույց
- Սխալ 25G Ethernet IP միջուկի համար Գիտելիքի բազայում
3.6. 25G Ethernet Intel Arria® 10 FPGA IP Օգտագործողի ուղեցույցի արխիվ
IP տարբերակները նույնն են, ինչ Intel Quartus Prime Design Suite ծրագրային ապահովման տարբերակները մինչև v19.1: Intel Quartus Prime Design Suite ծրագրային ապահովման 19.2 կամ ավելի նոր տարբերակից IP միջուկներն ունեն IP տարբերակման նոր սխեմա:
Եթե IP-ի հիմնական տարբերակը նշված չէ, ապա կիրառվում է նախորդ IP-ի հիմնական տարբերակի օգտագործման ուղեցույցը:
| Intel Quartus Prime տարբերակը | IP տարբերակ | Օգտագործողի ուղեցույց |
| 20.3 | 19.4.0 | 25G Ethernet Intel Arria® 10 FPGA IP Օգտագործողի ուղեցույց |
| 19.4 | 19.4.0 | 25G Ethernet Intel Arria 10 FPGA IP Օգտագործողի ուղեցույց |
| 17.0 | 17.0 | 25G Ethernet Intel Arria 10 FPGA IP Օգտագործողի ուղեցույց |
3.7. 25G Ethernet Intel Arria 10 FPGA IP դիզայն Example User Ուղեցույցի արխիվներ
IP տարբերակները նույնն են, ինչ Intel Quartus Prime Design Suite ծրագրային ապահովման տարբերակները մինչև v19.1: Intel Quartus Prime Design Suite ծրագրային ապահովման 19.2 կամ ավելի նոր տարբերակից IP միջուկներն ունեն IP տարբերակման նոր սխեմա:
Եթե IP-ի հիմնական տարբերակը նշված չէ, ապա կիրառվում է նախորդ IP-ի հիմնական տարբերակի օգտագործման ուղեցույցը:
| Intel Quartus Prime տարբերակը | IP Core տարբերակը | Օգտագործողի ուղեցույց |
| 16.1 | 16.1 | 25G Ethernet դիզայն ExampՕգտագործողի ուղեցույց |
25G Ethernet Intel® FPGA IP թողարկման նշումներ
Առցանց տարբերակը
Ուղարկել կարծիք
ID՝ 683067
Տարբերակ՝ 2022.09.26
Փաստաթղթեր / ռեսուրսներ
 |
intel 25G Ethernet Intel FPGA IP [pdf] Օգտագործողի ուղեցույց 25G Ethernet Intel FPGA IP, Ethernet Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |