Microsemi SmartFusion2 MSS GPIO Konfigirasyon Manyèl Itilizatè

SmartFusion2 MSS GPIO Konfigirasyon
Manyèl itilizatè

Kontni kache

1 Entwodiksyon

2 Opsyon Konfigirasyon

3 Tablo plasman siyal GPIO

Entwodiksyon

SmartFusion2 Microcontroller Subsystem (MSS) bay yon sèl GPIO periferik difisil (APB_1 otobis sub) ki sipòte 32 I/O pou objektif jeneral.
Sou twal MSS la, ou dwe aktive (default) oswa enfim egzanp GPIO selon si wi ou non yo te itilize li nan aplikasyon ou ye kounye a. Si li enfim, egzanp GPIO la kenbe nan reset (eta pouvwa ki pi ba). Pa default, pa gen okenn GPIO itilize lè ou aktive egzanp GPIO la premye fwa. Remake byen ke MSIO yo atribye ba egzanp GPIO yo pataje ak lòt periferik MSS. I/O pataje sa yo disponib pou konekte lòt periferik lè egzanp GPIO la enfim oswa si pò egzanp GPIO yo konekte ak twal FPGA la. Remake byen ke GPIO yo konfigirasyon endividyèlman nan konfigirasyon periferik GPIO la. Konpòtman fonksyonèl chak GPIO (sa vle di konpòtman entèwonp) dwe defini nan nivo aplikasyon an lè l sèvi avèk SmartFusion2 MSS MMUART Driver Microsemi bay. Nan dokiman sa a, nou dekri kijan pou w konfigirasyon ka MSS GPIO yo epi defini kijan siyal periferik yo konekte. Pou plis detay sou periferik difisil MSS GPIO yo, tanpri al gade Gid Itilizatè SmartFusion2 la

Opsyon Konfigirasyon

Definisyon Set/Reset – Gen kat gwoup egal uit GPIO yo chak pou yon total de 32. Ou ka defini yon sous komen ak eta (Mete oswa Reset) pou uit GPIO yo nan yon gwoup. Gen de chwa pou sous Mete/Reset:

Anrejistre Sistèm - Chak gwoup gen yon enskri sistèm inik pou objektif sa a. Ou ka jwenn aksè nan anrejistreman sistèm yo atravè firmwèr. Mete MSS_GPIO_ la _SOFT_RESET enskri sistèm pral reset tout GPIO yo nan ranje sa a nan valè a defini nan eta a reset.

Twal FPGA - Siyal la rele MSS_GPIO_RESET_N.

Figi 1-1 Opsyon Konfigirasyon SmartFusion2 MSS GPIO

Tablo plasman siyal GPIO

Achitekti SmartFusion2 bay yon chema trè fleksib pou konekte siyal periferik yo swa MSIO oswa twal FPGA. Sèvi ak tablo konfigirasyon siyal plasman an pou defini ak kisa periferik ou konekte nan aplikasyon w lan. Tablo devwa sa a gen kolòn sa yo:
GPIO ID - Idantifye idantifyan GPIO - 0 a 31 - pou chak ranje.
Direksyon – Endike si GPIO a configuré kòm Antre, Sòti, Tristate oswa Bidirectionnelle. Sèvi ak pulldown la pou mete direksyon GPIO la.
PIN pake - Montre peny pake ki asosye ak MSIO a lè siyal la konekte ak yon MSIO.

Koneksyon – Sèvi ak lis drop-down pou chwazi si siyal la konekte ak yon MSIO oswa twal FPGA. Gen de opsyon - A ak B -, nan chak ka, ke ou ka chwazi nan.
MSIO – Gen de diferan devwa I/O posib pou chak
GPIO: IO_A ak IO_B. Ou ka chwazi swa epi tcheke peny pake a. Yon ti konsèy sou pin pakè a endike ki lòt periferik ta ka itilize menm MSIO la tou. Ou ka itilize opsyon IO_A ak IO_B pou rezoud konfli. Pou egzanp, nan IO_A deja itilize pa yon lòt periferik, ou ka chwazi IO_B. Nan kèk konbinezon aparèy/pake, tou de opsyon IO_A ak/oswa IO_B ka pa disponib.
FPGA twal – Gen de devwa diferan posib pou chak GPIO nan twal FPGA la: – Fabric_A ak Fabric_B. Ou ka itilize opsyon Fabric_A ak Fabric_B pou rezoud konfli. Pou egzanp, nan Fabric_A deja itilize pa yon lòt periferik, ou ka chwazi Fabric_B. Nan kèk aparèy, tou de opsyon Fabric_A ak/oswa Fabric_B ka pa disponib. Koneksyon Siplemantè - Sèvi ak kaz Opsyon Avanse pou view opsyon koneksyon siplemantè yo:

Tcheke opsyon twal la pou obsève nan twal FPGA yon siyal ki konekte ak yon MSIO.

Koneksyon Preview

Koneksyon an Preview panèl nan dyalòg la MSS GPIO Configurator montre yon grafik view nan koneksyon aktyèl yo pou ranje a siyal make (Figi 3-1).

Figi 3-1 Koneksyon Preview Panel

Konfli Resous

Paske periferik MSS - MMUART, I2C, SPI, CAN, GPIO, USB ak Ethernet MAC - pataje resous aksè MSIO ak FPGA twal, konfigirasyon nenpòt nan periferik sa yo ka lakòz yon konfli resous lè ou configured yon egzanp nan periferik aktyèl la. . Konfigirateur periferik bay endikatè klè lè yon konfli konsa rive.
Resous yo itilize pa yon periferik konfigirasyon deja bay twa kalite fidbak nan konfigirateur periferik aktyèl la:
Enfòmasyon – Si yon resous itilize pa yon lòt periferik pa konfli ak konfigirasyon aktyèl la, yon icon enfòmasyon ap parèt, nan Koneksyon Pre a.view panèl, sou resous sa a. Yon konsèy sou ikòn bay detay sou ki periferik ki sèvi ak resous sa a.
Avètisman/Erè - Si yon resous yon lòt periferik itilize konfli ak konfigirasyon aktyèl la, yon icon avètisman oswa erè parèt, nan Koneksyon Pre.view panèl, sou resous sa a. Yon konsèy sou ikòn bay detay sou ki periferik ki sèvi ak resous sa a. Lè erè yo parèt ou pa ka komèt konfigirasyon aktyèl la. Y
Ou ka swa rezoud konfli a lè w sèvi ak yon konfigirasyon diferan oswa anile konfigirasyon aktyèl la lè l sèvi avèk bouton an Anile. Lè avètisman yo parèt (e pa gen okenn erè), ou ka komèt konfigirasyon aktyèl la. Sepandan, ou pa ka jenere MSS an jeneral; ou pral wè erè jenerasyon yo nan fenèt Log Libero SoC. Ou dwe rezoud konfli a ke ou te kreye lè ou te komèt konfigirasyon an pa rekonfigire youn nan periferik ki lakòz konfli a. Konfiguratè periferik yo aplike règ sa yo pou detèmine si yo ta dwe rapòte yon konfli kòm yon erè oswa yon avètisman.

Si periferik ke yo te configuré a se periferik GPIO, tout konfli yo se erè.

Si periferik ke yo te konfigirasyon an se pa periferik GPIO, lè sa a tout konfli yo se erè sof si konfli a se ak yon resous GPIO nan ka sa a konfli yo pral trete kòm avètisman.

Erè Feedback Egzample
Yo itilize periferik I2C_1 epi li sèvi ak aparèy PAD ki limite ak pake PIN V23. Konfigirasyon periferik GPIO (GPIO_0) konsa ke pò GPIO_0 konekte ak yon MSIO rezilta nan yon erè. Figi 4-1 montre icon erè ki parèt nan tablo asiyasyon koneksyon pou pò GPIO_0 la.

Figi 4-1 Erè ki parèt nan Tablo devwa Koneksyon an
Figi 4-2 montre icon erè ki parèt nan pre aview panèl sou resous PAD pou pò GPIO_0 la.

Figi 4-2 Erè ki parèt nan Preview Panel

Enfòmasyon Feedback Egzample
Yo itilize periferik I2C_1 epi li sèvi ak aparèy PAD ki limite ak pake PIN V23. Konfigirasyon periferik GPIO la konsa ke pò GPIO_0 konekte ak twal FPGA la pa lakòz yon konfli. Sepandan, pou endike ke li PAD ki asosye ak pò GPIO_0 a (men li pa itilize nan ka sa a), ikòn Enfòmasyon an parèt nan pre a.view panèl (Figi 4-3). Yon ti konsèy ki asosye ak icon nan bay yon deskripsyon sou fason yo itilize resous la (I2C_1 nan ka sa a).

Figi 4-3 Icône enfòmasyon nan Preview Panel

Deskripsyon Port

Tablo 5-1 Deskripsyon pò GPIO

Non Port	Gwoup Port	Deskripsyon
GPIO_	GPIO_PADS/GPIO_FABRIC	GPIO siyal

Nòt:

Non pò I/O 'koneksyon prensipal' yo gen IN, OUT, TRI oswa BI kòm yon sifiks ki baze sou direksyon yo chwazi a, egzanp GPIO_0_IN.
Twal 'koneksyon prensipal' pò antre non yo gen "F2M" kòm yon sifiks, egzanp GPIO _8_F2M. • Twal 'koneksyon siplemantè' non pò antre yo gen "I2F" kòm yon sifiks, egzanp GPIO_8_I2F.

Non pwodiksyon twal ak pwodiksyon-pèmèt pò yo gen "M2F" ak "M2F_OE" kòm yon sifiks, egzanp GPIO_8_M2F ak GPIO_ 8_M2F_OE. • Pò PAD yo otomatikman monte nan tèt nan yerachi konsepsyon an.

A - Sipò pou pwodwi
Microsemi SoC Products Group apiye pwodwi li yo ak divès kalite sèvis sipò, tankou Sèvis Kliyan, Sant Sipò Teknik Kliyan, yon websit, lapòs elektwonik, ak biwo lavant atravè lemond. Anèks sa a gen enfòmasyon sou kontakte Microsemi SoC Products Group epi itilize sèvis sipò sa yo.
Sèvis Kliyan
Kontakte Sèvis Kliyan pou sipò pwodwi ki pa teknik, tankou pri pwodwi, amelyorasyon pwodwi, enfòmasyon aktyalizasyon, estati lòd, ak otorizasyon.
Soti nan Amerik di Nò, rele 800.262.1060
Soti nan rès mond lan, rele 650.318.4460
Fakse, nenpòt kote nan mond lan, 408.643.6913

Sant sipò teknik pou kliyan
Microsemi SoC Products Group bay Sant Sipò Teknik Kliyan li a ak enjenyè ki gen anpil ladrès ki ka ede reponn kesyon pyès ki nan konpitè, lojisyèl, ak konsepsyon ou sou pwodwi Microsemi SoC. Sant Sipò Teknik Kliyan an pase anpil tan pou kreye nòt aplikasyon, repons pou kesyon sik konsepsyon komen yo, dokimantasyon sou pwoblèm li te ye, ak plizyè FAQ. Se konsa, anvan ou kontakte nou, tanpri vizite resous sou entènèt nou yo. Li trè posib nou te deja reponn kesyon ou yo.

Sipò teknik
Vizite Sipò Kliyan an websit (www.microsemi.com/soc/support/search/default.aspx) pou plis enfòmasyon ak sipò. Anpil repons disponib sou rechèch la web resous gen ladan dyagram, ilistrasyon, ak lyen ki mennen nan lòt resous sou la websit.

Websit
Ou ka browse yon varyete enfòmasyon teknik ak enfòmasyon ki pa teknik sou paj lakay SoC, nan www.microsemi.com/soc.

Kontakte Sant Sipò Teknik Kliyan an
Enjenyè trè kalifye anplwaye Sant Sipò Teknik la. Ou ka kontakte Sant Sipò Teknik la pa imèl oswa atravè Microsemi SoC Products Group la websit.
Imèl
Ou ka kominike kesyon teknik ou yo nan adrès imel nou an epi resevwa repons pa imel, faks, oswa telefòn. Epitou, si ou gen pwoblèm konsepsyon, ou ka imèl esign ou files pou resevwa asistans. Nou toujou ap kontwole kont imel la pandan tout jounen an. Lè w ap voye demann ou an ba nou, tanpri asire w ke w mete non konplè w, non konpayi w, ak enfòmasyon kontak w pou w ka trete demann ou an efikas. Adrès imel sipò teknik la se soc_tech@microsemi.com.

Ka mwen yo
Kliyan Microsemi SoC Products Group ka soumèt epi swiv ka teknik yo sou Entènèt lè yo ale nan Ka mwen yo.
Deyò peyi Etazini
Kliyan ki bezwen asistans deyò zòn lè Etazini yo ka swa kontakte sipò teknik pa imel (soc_tech@microsemi.com) oswa kontakte yon biwo lavant lokal. Ou ka jwenn lis biwo lavant yo nan www.microsemi.com/soc/company/contact/default.aspx.

Sipò teknik ITAR
Pou sipò teknik sou FPGA RH ak RT ki reglemante pa Règleman Trafik Entènasyonal nan Zam (ITAR), kontakte nou via soc_tech_itar@microsemi.com. Altènativman, nan Ka mwen yo, chwazi Wi nan lis deroulant ITAR la. Pou jwenn yon lis konplè Microsemi FPGA ki reglemante ITAR, vizite ITAR la web paj.

Microsemi Corporation (NASDAQ: MSCC) ofri yon dosye konplè nan solisyon semi-conducteurs pou: ayewospasyal, defans ak sekirite; antrepriz ak kominikasyon; ak mache enèji endistriyèl ak altènatif. Pwodwi yo gen ladan aparèy analòg ak RF wo-pèfòmans, segondè fyab, siyal melanje ak sikwi entegre RF, SoCs customizable, FPGA, ak subsystems konplè. Microsemi gen biwo santral li nan Aliso Viejo, Kalifòni. Aprann plis nan www.microsemi.com.
© 2012 Microsemi Corporation. Tout dwa rezève. Microsemi ak logo Microsemi a se mak komèsyal Microsemi Corporation. Tout lòt mak komèsyal ak mak sèvis yo se pwopriyete pwopriyetè respektif yo.

Katye Jeneral Microsemi Corporate
One Enterprise, Aliso Viejo CA 92656 USA
Nan peyi Etazini: +1 949-380-6100
Komèsyal: +1 949-380-6136
Faks: +1 949-215-4996

Dokiman / Resous

Microsemi SmartFusion2 MSS GPIO Konfigirasyon [pdfManyèl Itilizatè
SmartFusion2 MSS GPIO Konfigirasyon, SmartFusion2 MSS, GPIO Konfigirasyon, Konfigirasyon

Referans

Manyèl itilizatè