25G ईथरनेट इंटेल® FPGA आईपी रिलीज़ नोट्स
उपयोगकर्ता गाइड
25G ईथरनेट इंटेल FPGA IP रिलीज़ नोट्स (इंटेल एजिलेक्स डिवाइस)
Intel® FPGA IP संस्करण Intel Quartus® Prime Design Suite सॉफ़्टवेयर संस्करण v19.1 तक से मेल खाते हैं। Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण 19.2 से शुरू होकर, Intel FPGA IP में एक नई संस्करण योजना है।
Intel FPGA IP संस्करण (XYZ) संख्या प्रत्येक Intel Quartus Prime सॉफ़्टवेयर संस्करण के साथ बदल सकती है। इसमें बदलाव:
- X IP के एक बड़े संशोधन को इंगित करता है। यदि आप इंटेल क्वार्टस प्राइम सॉफ्टवेयर को अपडेट करते हैं, तो आपको आईपी को फिर से बनाना होगा।
- Y इंगित करता है कि IP में नई सुविधाएँ शामिल हैं। इन नई सुविधाओं को शामिल करने के लिए अपने आईपी को पुन: उत्पन्न करें।
- Z इंगित करता है कि IP में मामूली परिवर्तन शामिल हैं। इन परिवर्तनों को शामिल करने के लिए अपने आईपी को पुन: उत्पन्न करें।
1.1. 25G इथरनेट इंटेल FPGA IP v1.0.0
तालिका 1. v1.0.0 2022.09.26
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
| 22.3 | इंटेल एजिलेक्स™ एफ-टाइल डिवाइस परिवार के लिए समर्थन जोड़ा गया। • केवल 25G स्पीड दर समर्थित है। • 1588 प्रेसिजन टाइम प्रोटोकॉल समर्थित नहीं है. |
— |
इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या उसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना किसी सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या दायित्व नहीं लेता है, सिवाय इसके कि इंटेल द्वारा लिखित रूप से सहमति व्यक्त की गई है। Intel ग्राहकों को सलाह दी जाती है कि किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें। *अन्य नामों और ब्रांडों पर दूसरों की संपत्ति के रूप में दावा किया जा सकता है।
आईएसओ
9001:2015
दर्ज कराई
25G ईथरनेट इंटेल FPGA IP रिलीज़ नोट्स (इंटेल स्ट्रैटिक्स 10 डिवाइस)
यदि किसी विशिष्ट IP संस्करण के लिए कोई रिलीज़ नोट उपलब्ध नहीं है, तो उस संस्करण में IP में कोई परिवर्तन नहीं होता है। v18.1 तक IP अपडेट रिलीज़ के बारे में जानकारी के लिए, Intel Quartus Prime Design Suite अपडेट रिलीज़ नोट्स देखें।
Intel FPGA IP संस्करण Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण v19.1 तक से मेल खाते हैं। Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण 19.2 से शुरू होकर, Intel
FPGA IP की एक नई संस्करण योजना है।
Intel FPGA IP संस्करण (XYZ) संख्या प्रत्येक Intel Quartus Prime सॉफ़्टवेयर संस्करण के साथ बदल सकती है। इसमें बदलाव:
- X IP के एक बड़े संशोधन को इंगित करता है। यदि आप इंटेल क्वार्टस प्राइम सॉफ्टवेयर को अपडेट करते हैं, तो आपको आईपी को फिर से बनाना होगा।
- Y इंगित करता है कि IP में नई सुविधाएँ शामिल हैं। इन नई सुविधाओं को शामिल करने के लिए अपने आईपी को पुन: उत्पन्न करें।
- Z इंगित करता है कि IP में मामूली परिवर्तन शामिल हैं। इन परिवर्तनों को शामिल करने के लिए अपने आईपी को पुन: उत्पन्न करें।
संबंधित जानकारी
- इंटेल क्वार्टस प्राइम डिजाइन सूट अपडेट रिलीज नोट्स
- 25G ईथरनेट इंटेल स्ट्रैटिक्स®10 FPGA आईपी उपयोगकर्ता गाइड अभिलेखागार
- 25G इथरनेट इंटेल स्ट्रैटिक्स® 10 FPGA आईपी डिज़ाइन एक्सampले उपयोगकर्ता गाइड अभिलेखागार
- ज्ञानकोष में 25G ईथरनेट इंटेल FPGA IP के लिए त्रुटियाँ
2.1. 25G इथरनेट इंटेल FPGA IP v19.4.1
तालिका 2. v19.4.1 2020.12.14
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
| 20.4 | VLAN फ़्रेम पर लंबाई जाँच अद्यतन: • 25G ईथरनेट इंटेल FPGA IP के पिछले संस्करणों में, ओवरसाइज़्ड फ़्रेम त्रुटि तब बताई जाती है जब निम्नलिखित स्थितियाँ पूरी होती हैं: 1. वीएलएएन a. VLAN पहचान सक्षम है. ख. आईपी अधिकतम TX/RX फ्रेम लंबाई प्लस 1 से 4 ऑक्टेट के बराबर लंबाई के फ्रेम को प्रेषित/प्राप्त करता है। 2. एसवीएलएएन a. SVLAN पहचान सक्षम है. ख. आईपी अधिकतम TX/RX फ्रेम लंबाई प्लस 1 से 8 ऑक्टेट के बराबर लंबाई के फ्रेम को प्रेषित/प्राप्त करता है। • इस संस्करण में, इस व्यवहार को ठीक करने के लिए आईपी को अद्यतन किया गया है। |
— |
| Avalon® मेमोरी-मैप्ड इंटरफ़ेस एक्सेस को status_* इंटरफ़ेस तक अपडेट किया गया, ताकि गैर-मौजूद पतों को पढ़ने के दौरान Avalon मेमोरी-मैप्ड टाइमआउट को रोका जा सके: • 25G ईथरनेट इंटेल FPGA IP के पिछले संस्करणों में, Avalon मेमोरी-मैप्ड इंटरफ़ेस स्टेटस_* इंटरफ़ेस पर गैर-मौजूद पतों को पढ़ता है और Avalon मेमोरीमैप्ड मास्टर के अनुरोध का समय समाप्त होने तक status_waitrequest को लागू करता है। अब इस समस्या को ठीक कर दिया गया है ताकि गैर-मौजूद पते तक पहुँचने पर waitrequest को रोका न जा सके। |
— | |
| RS-FEC सक्षम वेरिएंट अब 100% थ्रूपुट का समर्थन करते हैं। | — |
2.2. 25G इथरनेट इंटेल FPGA IP v19.4.0
तालिका 3. v19.4.0 2019.12.16
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
| 19.4 | rx_am_lock व्यवहार परिवर्तन: • 25G ईथरनेट इंटेल FPGA IP के पिछले संस्करणों में, rx_am_lock सिग्नल सभी वेरिएंट में rx_block_lock के समान व्यवहार करता है। • इस संस्करण में, IP के RSFEC सक्षम वेरिएंट के लिए, rx_am_lock अब संरेखण लॉक प्राप्त होने पर जोर देता है। गैर-RSFEC सक्षम वेरिएंट के लिए, rx_am_lock अभी भी rx_block_lock के समान व्यवहार करता है। |
इंटरफ़ेस सिग्नल, rx_am_lock, RSFEC-सक्षम वेरिएंट के लिए पिछले संस्करणों से अलग तरीके से व्यवहार करता है। |
| पैकेट के आरएक्स मैक प्रारंभ को अद्यतन किया गया: • पिछले संस्करणों में, RX MAC पैकेट की शुरुआत निर्धारित करने के लिए केवल START वर्ण की जांच करता था। • इस संस्करण में, RX MAC अब डिफ़ॉल्ट रूप से START वर्ण के अतिरिक्त, स्टार्ट ऑफ़ फ्रेम डेलीमिटर (SFD) के लिए आने वाले पैकेट की जांच करता है। • यदि प्रस्तावना पास-थ्रू मोड सक्षम है, तो MAC कस्टम प्रस्तावना की अनुमति देने के लिए केवल START वर्ण की जांच करता है। |
— | |
| प्रस्तावना जाँच को सक्षम करने के लिए एक नया रजिस्टर जोड़ा गया: • RX MAC रजिस्टरों में, ऑफसेट 0x50A [4] पर रजिस्टर को प्रस्तावना जाँच को सक्षम करने के लिए 1 पर लिखा जा सकता है। प्रस्तावना पास-थ्रू सक्षम होने पर यह रजिस्टर "डोंट केयर" होता है। |
— |
2.3. 25G इथरनेट इंटेल FPGA IP v19.3.0
तालिका 4. v19.3.0 2019.09.30
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
| 19.3 | MAC+PCS+PMA वैरिएंट के लिए, ट्रांसीवर रैपर मॉड्यूल नाम अब गतिशील रूप से जेनरेट किया जाता है। यह अवांछित मॉड्यूल टकराव को रोकता है यदि सिस्टम में IP के कई इंस्टेंस का उपयोग किया जा रहा है। | — |
2.4. 25G इथरनेट इंटेल FPGA IP v19.2.0
तालिका 5. v19.2.0 2019.07.01
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
| 19.2 | डिजाइन पूर्वamp25G इथरनेट इंटेल FPGA आईपी के लिए ले: • Intel Stratix® 10 डिवाइस के लिए लक्ष्य विकास किट विकल्प को Intel Stratix 10 L-Tile GX ट्रांसीवर सिग्नल इंटीग्रिटी डेवलपमेंट किट से Intel Stratix 10 10 GX सिग्नल इंटीग्रिटी L-Tile (उत्पादन) में अपडेट किया गया विकास किट. |
— |
2.5. 25G इथरनेट इंटेल FPGA IP v19.1
तालिका 6. v19.1 अप्रैल 2019
| विवरण | प्रभाव |
| एक नई सुविधा जोड़ी गई - RX PMA अनुकूलन के लिए अनुकूली मोड: • एक नया पैरामीटर जोड़ा गया - RX PMA CTLE/DFE मोड के लिए स्वचालित अनुकूलन ट्रिगरिंग सक्षम करें। |
ये बदलाव वैकल्पिक हैं। अगर आप अपने आईपी कोर को अपग्रेड नहीं करते हैं, तो इसमें यह नई सुविधा नहीं होगी। |
| इंटेल क्वार्टस प्राइम प्रो एडिशन सॉफ्टवेयर में इंटेल रीब्रांडिंग के अनुसार सक्षम अल्टेरा डिबग मास्टर एंडपॉइंट (ADME) पैरामीटर का नाम बदलकर सक्षम नेटिव PHY डिबग मास्टर एंडपॉइंट (NPDME) कर दिया गया है। इंटेल क्वार्टस प्राइम स्टैंडर्ड एडिशन सॉफ्टवेयर अभी भी सक्षम अल्टेरा डिबग मास्टर एंडपॉइंट (ADME) का उपयोग करता है। | — |
2.6. 25G इथरनेट इंटेल FPGA IP v18.1
तालिका 7. संस्करण 18.1 सितंबर 2018
| विवरण | प्रभाव |
| एक नई सुविधा जोड़ी गई—ऐच्छिक पी.एम.ए.: • एक नया पैरामीटर जोड़ा गया—कोर वेरिएंट. |
ये बदलाव वैकल्पिक हैं। अगर आप अपने आईपी कोर को अपग्रेड नहीं करते हैं, तो इसमें ये नई सुविधाएँ नहीं होंगी। |
| • 1588 प्रेसिजन टाइम प्रोटोकॉल इंटरफ़ेस के लिए एक नया सिग्नल जोड़ा गया—latency_sclk. | |
| डिजाइन पूर्वamp25G इथरनेट इंटेल FPGA आईपी के लिए ले: इंटेल स्ट्रेटिक्स 10 डिवाइसों के लिए लक्ष्य विकास किट विकल्प का नाम बदलकर स्ट्रेटिक्स 10 जीएक्स एफपीजीए डेवलपमेंट किट से स्ट्रेटिक्स 10 एल-टाइल जीएक्स ट्रांसीवर सिग्नल इंटीग्रिटी डेवलपमेंट किट कर दिया गया है। |
— |
संबंधित जानकारी
- 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी यूजर गाइड
- 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी डिजाइन एक्सampले उपयोगकर्ता गाइड
- ज्ञानकोष में 25G ईथरनेट IP कोर के लिए त्रुटियाँ
2.7. 25G इथरनेट इंटेल FPGA IP v18.0
तालिका 8. संस्करण 18.0 मई 2018
| विवरण | प्रभाव |
| इंटेल स्ट्रैटिक्स 10 उपकरणों के लिए प्रारंभिक रिलीज़। | — |
2.8. 25G ईथरनेट इंटेल स्ट्रैटिक्स 10 FPGA आईपी उपयोगकर्ता गाइड अभिलेखागार
IP संस्करण v19.1 तक Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करणों के समान हैं। Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण 19.2 या बाद के संस्करण से, IP कोर में एक नई IP संस्करण योजना है।
यदि कोई IP कोर संस्करण सूचीबद्ध नहीं है, तो पिछले IP कोर संस्करण के लिए उपयोगकर्ता मार्गदर्शिका लागू होती है।
| इंटेल क्वार्टस प्राइम संस्करण | आईपी कोर संस्करण | उपयोगकर्ता गाइड |
| 20.3 | 19.4.0 | 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी यूजर गाइड |
| 20.1 | 19.4.0 | 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी यूजर गाइड |
| 19.4 | 19.4.0 | 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी यूजर गाइड |
| 19.3 | 19.3.0 | 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी यूजर गाइड |
| 19.2 | 19.2.0 | 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी यूजर गाइड |
| 19.1 | 19.1 | 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी यूजर गाइड |
| 18.1 | 18.1 | 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी यूजर गाइड |
| 18.0 | 18.0 | 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी यूजर गाइड |
2.9. 25G ईथरनेट इंटेल स्ट्रैटिक्स 10 FPGA आईपी डिज़ाइन एक्सampले उपयोगकर्ता गाइड अभिलेखागार
IP संस्करण v19.1 तक Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करणों के समान हैं। Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण 19.2 या बाद के संस्करण से, IP कोर में एक नई IP संस्करण योजना है।
यदि कोई IP कोर संस्करण सूचीबद्ध नहीं है, तो पिछले IP कोर संस्करण के लिए उपयोगकर्ता मार्गदर्शिका लागू होती है।
| इंटेल क्वार्टस प्राइम संस्करण | आईपी कोर संस्करण | उपयोगकर्ता गाइड |
| 19.1 | 19.1 | 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी डिजाइन एक्सampले उपयोगकर्ता गाइड |
| 18.1 | 18.1 | 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी डिजाइन एक्सampले उपयोगकर्ता गाइड |
| 18.0 | 18.0 | 25जी ईथरनेट इंटेल स्ट्रैटिक्स 10 एफपीजीए आईपी डिजाइन एक्सampले उपयोगकर्ता गाइड |
25G ईथरनेट इंटेल FPGA IP रिलीज़ नोट्स (इंटेल अरिया 10 डिवाइस)
यदि किसी विशिष्ट IP संस्करण के लिए कोई रिलीज़ नोट उपलब्ध नहीं है, तो उस संस्करण में IP में कोई परिवर्तन नहीं होता है। v18.1 तक IP अपडेट रिलीज़ के बारे में जानकारी के लिए, Intel Quartus Prime Design Suite अपडेट रिलीज़ नोट्स देखें।
Intel FPGA IP संस्करण Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण v19.1 तक के संस्करणों से मेल खाते हैं। Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण 19.2 से शुरू होकर, Intel FPGA IP में एक नई संस्करण योजना है।
Intel FPGA IP संस्करण (XYZ) संख्या प्रत्येक Intel Quartus Prime सॉफ़्टवेयर संस्करण के साथ बदल सकती है। इसमें बदलाव:
- X IP के एक बड़े संशोधन को इंगित करता है। यदि आप इंटेल क्वार्टस प्राइम सॉफ्टवेयर को अपडेट करते हैं, तो आपको आईपी को फिर से बनाना होगा।
- Y इंगित करता है कि IP में नई सुविधाएँ शामिल हैं। इन नई सुविधाओं को शामिल करने के लिए अपने आईपी को पुन: उत्पन्न करें।
- Z इंगित करता है कि IP में मामूली परिवर्तन शामिल हैं। इन परिवर्तनों को शामिल करने के लिए अपने आईपी को पुन: उत्पन्न करें।
संबंधित जानकारी
- इंटेल क्वार्टस प्राइम डिजाइन सूट अपडेट रिलीज नोट्स
- 25G इथरनेट इंटेल अरिया® 10 FPGA IP उपयोगकर्ता गाइड
- 25G इथरनेट इंटेल अरिया® 10 FPGA आईपी डिज़ाइन एक्सampले उपयोगकर्ता गाइड
- ज्ञानकोष में 25G ईथरनेट इंटेल FPGA IP के लिए त्रुटियाँ
3.1. 25G इथरनेट इंटेल FPGA IP v19.4.1
तालिका 9. v19.4.1 2020.12.14
| इंटेल क्वार्टस प्रधान संस्करण | विवरण | प्रभाव |
| 20.4 | VLAN फ़्रेम पर लंबाई जाँच अद्यतन: • 25G ईथरनेट इंटेल FPGA IP के पिछले संस्करणों में, ओवरसाइज़्ड फ़्रेम त्रुटि तब बताई जाती है जब निम्नलिखित स्थितियाँ पूरी होती हैं: 1. वीएलएएन a. VLAN पहचान सक्षम है. ख. आईपी अधिकतम TX/RX फ्रेम लंबाई प्लस 1 से 4 ऑक्टेट के बराबर लंबाई के फ्रेम को प्रेषित/प्राप्त करता है। 2. एसवीएलएएन a. SVLAN पहचान सक्षम है. ख. आईपी अधिकतम TX/RX फ्रेम लंबाई प्लस 1 से 8 ऑक्टेट के बराबर लंबाई के फ्रेम को प्रेषित/प्राप्त करता है। • इस संस्करण में, इस व्यवहार को ठीक करने के लिए आईपी को अद्यतन किया गया है। |
— |
| गैर-मौजूद पतों को पढ़ने के दौरान एवलॉन मेमोरी-मैप्ड टाइमआउट को रोकने के लिए स्टेटस_* इंटरफ़ेस तक एवलॉन मेमोरी-मैप्ड इंटरफ़ेस पहुंच को अपडेट किया गया: • जब status_* इंटरफ़ेस पर किसी गैर-मौजूद पते तक पहुँचा जाता है, तो IP को waitrequest को डी-असर्ट करने के लिए अद्यतन किया जाता है। |
3.2. 25G इथरनेट इंटेल FPGA IP v19.4.0
तालिका 10. v19.4.0 2019.12.16
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
| 19.4 | rx_am_lock व्यवहार परिवर्तन: • 25G ईथरनेट इंटेल FPGA IP के पिछले संस्करणों में, rx_am_lock सिग्नल सभी वेरिएंट में rx_block_lock के समान व्यवहार करता है। • इस संस्करण में, IP के RSFEC सक्षम वेरिएंट के लिए, rx_am_lock अब संरेखण लॉक प्राप्त होने पर जोर देता है। गैर-RSFEC सक्षम वेरिएंट के लिए, rx_am_lock अभी भी rx_block_lock के समान व्यवहार करता है। |
इंटरफ़ेस सिग्नल, rx_am_lock, RSFEC-सक्षम वेरिएंट के लिए पिछले संस्करणों से अलग तरीके से व्यवहार करता है। |
| पैकेट के आरएक्स मैक प्रारंभ को अद्यतन किया गया: • पिछले संस्करणों में, RX MAC पैकेट की शुरुआत निर्धारित करने के लिए केवल START वर्ण की जांच करता था। • इस संस्करण में, RX MAC अब डिफ़ॉल्ट रूप से START वर्ण के अतिरिक्त, स्टार्ट ऑफ़ फ्रेम डेलीमिटर (SFD) के लिए आने वाले पैकेट की जांच करता है। • यदि प्रस्तावना पास-थ्रू मोड सक्षम है, तो MAC कस्टम प्रस्तावना की अनुमति देने के लिए केवल START वर्ण की जांच करता है। |
— | |
| प्रस्तावना जाँच को सक्षम करने के लिए एक नया रजिस्टर जोड़ा गया: • RX MAC रजिस्टरों में, ऑफसेट 0x50A [4] पर रजिस्टर को प्रस्तावना जाँच को सक्षम करने के लिए 1 पर लिखा जा सकता है। प्रस्तावना पास-थ्रू सक्षम होने पर यह रजिस्टर "डोंट केयर" होता है। |
— |
3.3. 25G इथरनेट इंटेल FPGA IP v19.1
तालिका 11. v19.1 अप्रैल 2019
| विवरण | प्रभाव |
| इंटेल क्वार्टस प्राइम प्रो एडिशन सॉफ्टवेयर में इंटेल रीब्रांडिंग के अनुसार सक्षम अल्टेरा डिबग मास्टर एंडपॉइंट (ADME) पैरामीटर का नाम बदलकर सक्षम नेटिव PHY डिबग मास्टर एंडपॉइंट (NPDME) कर दिया गया है। इंटेल क्वार्टस प्राइम स्टैंडर्ड एडिशन सॉफ्टवेयर अभी भी सक्षम अल्टेरा डिबग मास्टर एंडपॉइंट (ADME) का उपयोग करता है। | — |
3.4. 25G ईथरनेट आईपी कोर v17.0
तालिका 12. संस्करण 17.0 मई 2017
| विवरण | प्रभाव |
| सांख्यिकी रजिस्टरों को पढ़ने के लिए छाया सुविधा जोड़ी गई। • TX सांख्यिकी रजिस्टरों में, ऑफसेट 0x845 पर CLEAR_TX_STATS रजिस्टर को नए CNTR_TX_CONFIG रजिस्टर से बदल दिया गया है। नया रजिस्टर एक शैडो रिक्वेस्ट और एक पैरिटी-एरर क्लियर बिट को उस बिट में जोड़ता है जो सभी TX सांख्यिकी रजिस्टरों को साफ़ करता है। ऑफसेट 0x846 पर नया CNTR_RX_STATUS रजिस्टर जोड़ा गया है, जिसमें शैडो रिक्वेस्ट के लिए पैरिटी-एरर बिट और स्टेटस बिट शामिल है। • RX सांख्यिकी रजिस्टरों में, ऑफसेट 0x945 पर CLEAR_RX_STATS रजिस्टर को नए CNTR_RX_CONFIG रजिस्टर से प्रतिस्थापित किया गया। नया रजिस्टर बिट में एक शैडो अनुरोध और एक पैरिटी-एरर क्लियर बिट जोड़ता है जो सभी TX सांख्यिकी रजिस्टरों को साफ़ करता है। ऑफ़सेट 0x946 पर नया CNTR_TX_STATUS रजिस्टर जोड़ा गया, जिसमें शामिल है छाया अनुरोध के लिए एक समता-त्रुटि बिट और एक स्थिति बिट। |
नई सुविधा सांख्यिकी काउंटर रीड में बेहतर विश्वसनीयता का समर्थन करती है। सांख्यिकी काउंटर को पढ़ने के लिए, पहले रजिस्टरों के उस सेट (RX या TX) के लिए छाया अनुरोध बिट सेट करें, और फिर रजिस्टर के स्नैपशॉट से पढ़ें। छाया सुविधा के प्रभावी होने पर पढ़े गए मान बढ़ना बंद हो जाते हैं, लेकिन अंतर्निहित काउंटर बढ़ते रहते हैं। आपके द्वारा अनुरोध को रीसेट करने के बाद, काउंटर अपने संचित मानों को फिर से शुरू करते हैं। इसके अलावा, नए रजिस्टर फ़ील्ड में पैरिटीएरर स्टेटस और क्लियर बिट्स शामिल हैं। |
| IEEE 108by के अब अंतिम रूप दिए गए खंड 802.3 के अनुपालन हेतु RS-FEC संरेखण मार्कर प्रारूप को संशोधित किया गया विनिर्देशन। पहले RS-FEC सुविधा IEEE से पहले 25G/50G कंसोर्टियम अनुसूची 3 का अनुपालन करती थी विनिर्देशन को अंतिम रूप देना। |
RX RS-FEC अब पुराने और नए दोनों संरेखण मार्करों का पता लगाता है और उन्हें लॉक करता है, लेकिन TX RS-FEC केवल नया IEEE संरेखण मार्कर प्रारूप ही उत्पन्न करता है। |
संबंधित जानकारी
- 25G ईथरनेट आईपी कोर उपयोगकर्ता गाइड
- ज्ञानकोष में 25G ईथरनेट IP कोर के लिए त्रुटियाँ
3.5. 25G ईथरनेट आईपी कोर v16.1
तालिका 13. संस्करण 16.1 अक्टूबर 2016
| विवरण | प्रभाव |
| इंटेल एफपीजीए आईपी लाइब्रेरी में प्रारंभिक रिलीज। | — |
संबंधित जानकारी
- 25G ईथरनेट आईपी कोर उपयोगकर्ता गाइड
- ज्ञानकोष में 25G ईथरनेट IP कोर के लिए त्रुटियाँ
3.6. 25G ईथरनेट इंटेल अरिया® 10 FPGA IP उपयोगकर्ता गाइड पुरालेख
IP संस्करण v19.1 तक Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करणों के समान हैं। Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण 19.2 या बाद के संस्करण से, IP कोर में एक नई IP संस्करण योजना है।
यदि कोई IP कोर संस्करण सूचीबद्ध नहीं है, तो पिछले IP कोर संस्करण के लिए उपयोगकर्ता मार्गदर्शिका लागू होती है।
| इंटेल क्वार्टस प्राइम संस्करण | आईपी संस्करण | उपयोगकर्ता गाइड |
| 20.3 | 19.4.0 | 25G इथरनेट इंटेल अरिया® 10 FPGA IP उपयोगकर्ता गाइड |
| 19.4 | 19.4.0 | 25G इथरनेट इंटेल अरिया 10 FPGA IP उपयोगकर्ता गाइड |
| 17.0 | 17.0 | 25G इथरनेट इंटेल अरिया 10 FPGA IP उपयोगकर्ता गाइड |
3.7. 25G इथरनेट इंटेल अरिया 10 FPGA आईपी डिज़ाइन एक्सample उपयोगकर्ता गाइड अभिलेखागार
IP संस्करण v19.1 तक Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करणों के समान हैं। Intel Quartus Prime Design Suite सॉफ़्टवेयर संस्करण 19.2 या बाद के संस्करण से, IP कोर में एक नई IP संस्करण योजना है।
यदि कोई IP कोर संस्करण सूचीबद्ध नहीं है, तो पिछले IP कोर संस्करण के लिए उपयोगकर्ता मार्गदर्शिका लागू होती है।
| इंटेल क्वार्टस प्राइम संस्करण | आईपी कोर संस्करण | उपयोगकर्ता गाइड |
| 16.1 | 16.1 | 25G ईथरनेट डिजाइन पूर्वampले उपयोगकर्ता गाइड |
25G ईथरनेट इंटेल® FPGA आईपी रिलीज़ नोट्स
ऑनलाइन संस्करण
प्रतिक्रिया भेजें
आईडी: 683067
संस्करण: 2022.09.26
दस्तावेज़ / संसाधन
 |
इंटेल 25G ईथरनेट इंटेल FPGA आईपी [पीडीएफ] उपयोगकर्ता गाइड 25G इथरनेट इंटेल FPGA आईपी, इथरनेट इंटेल FPGA आईपी, इंटेल FPGA आईपी, FPGA आईपी, आईपी |