Software AN13823 IEC 60730 Clase B para MCU LPC553x
Guía de usuario
Software AN13823 IEC 60730 Clase B para MCU LPC553x
Rev. 0 - 4 de xaneiro de 2023
Nota de aplicación
Información do documento
| Información | Contido |
| Palabras chave | LPC553x, AN13823, IEC 60730, LPC5536-EVK, IEC60730B |
| Resumo | O obxectivo principal desta nota de aplicación é acelerar os procesos de desenvolvemento e certificación de software dos clientes para produtos baseados en MCU LPC553x. |
Introdución
A norma de seguridade IEC 60730 define os métodos de proba e diagnóstico que garanten o funcionamento seguro do hardware e software de control integrado para electrodomésticos.
Para conseguir a seguridade funcional, é necesario eliminar todos os riscos de perigo que poida provocar o mal funcionamento do sistema.
A norma IEC 60730 clasifica os equipos aplicables en tres categorías:
- Clase A: non se pretende confiar na seguridade do equipo
- Clase B: para evitar o funcionamento inseguro dos equipos controlados
- Clase C: Para previr riscos especiais
NXP ofrece a biblioteca de clase B de seguridade IEC 60730 para axudar aos fabricantes de controis automáticos no mercado de grandes electrodomésticos a cumprir coa normativa IEC 60730 clase B. A biblioteca admite os IDE IAR, Keil e MCUXpresso.
Pode integrar o binario da biblioteca de seguridade NXP no seu software de aplicación. Para facilitar o desenvolvemento da aplicación IEC60730B, a biblioteca tamén ofrece un exampo proxecto. Este example distribúese a través do Norma de seguridade IEC 60730 para electrodomésticos on nxp.com websitio.
O obxectivo principal desta nota de aplicación é acelerar os procesos de desenvolvemento e certificación de software dos clientes para produtos baseados en MCU LPC553x.
Biblioteca NXP IEC 60730 Clase Bview
A biblioteca de seguridade inclúe autoprobas de partes dependentes do núcleo e partes dependentes do periférico, como se indica a continuación:
- Parte dependente do núcleo
- Proba de rexistros da CPU
– Proba do contador do programa da CPU
– Proba de memoria variable
– Proba de memoria invariable
- Proba de pila - Parte dependente do periférico
- Proba do reloxo
– Proba de entrada/saída dixital
– Proba de entrada/saída analóxica
– Proba de vixilancia
Táboa 1. Cumprimento das normas IEC 60730 Clase B
| Biblioteca NXP IEC 60730 Clase B | IEC 60730 | ||
| compoñente | Método | Elementos | Aplicado |
| rexistros da CPU | O procedemento de proba do rexistro da CPU proba todos os rexistros da CPU CM33 para determinar a condición de bloqueo. | 1.1 Rexistro | H.2.16.6 |
| Contador de programas | O procedemento de proba do contador do programa da CPU proba o rexistro do contador do programa da CPU para determinar a condición de bloqueo. A proba do rexistro do contador do programa pódese realizar unha vez despois do reinicio do MCU e tamén durante o tempo de execución. Forzar a CPU (fluxo do programa) a acceder ao enderezo correspondente que está a probar o patrón para verificar a funcionalidade do contador do programa. |
1.3 Contador de programas | H.2.16.6 |
| Reloxo | O procedemento de proba do reloxo proba os osciladores do procesador para a frecuencia incorrecta. O principio de proba do reloxo baséase na comparación de dúas fontes de reloxo independentes. Se a rutina de proba detecta un cambio na relación de frecuencia entre as fontes do reloxo, devólvese un código de erro de fallo. | 3. Reloxo | NA |
| Memoria invariable | A proba de memoria invariable consiste en comprobar se hai un cambio no contido da memoria (Flash no chip) durante a execución da aplicación. Varios métodos de suma de verificación (por example, CRC16) pódese utilizar para este fin. | 4.1 Memoria invariable |
H.2.19.3.1 |
| Proba de memoria variable | Comproba a memoria RAM do chip para detectar fallos de CC. Os esquemas March C e March X utilízanse como mecanismos de control. | 4.2 Memoria variable | H.2.19.6 |
| Dixital proba de entrada/saída |
As funcións de proba DIO están deseñadas para comprobar a funcionalidade de entrada e saída dixitais e as condicións de curtocircuíto entre o pin probado e o vol.tage, terra ou pin adxacente opcional. | 7.1 E/S dixital | H.2.18.13 |
| Proba de entrada/saída analóxica (I/0). | A proba comproba a interface de entrada analóxica e tres valores de referencia: referencia alta, referencia baixa e voltage. A proba de entrada analóxica baséase nunha conversión de tres entradas analóxicas con voltage verifica se os valores convertidos encaixan nos límites especificados. Normalmente, os límites deberían ser de aproximadamente un 10 % arredor dos valores de referencia desexados. | 7.2 E/S analóxicas | H.2.18.13 |
Biblioteca NXP IEC 60730 Clase B exampo proxecto
Para facilitar o desenvolvemento da aplicación IEC60730B, a biblioteca ofrece un exampmarco do proxecto le, construído sobre unha tarxeta de avaliación LPC553x dedicada Inicia sesión en NXP.com | NXP Semicondutores (LPC5536-EVK). Debe configurar a configuración correcta da biblioteca para o proxecto real.
3.1 Integración da biblioteca de seguridade na aplicación de usuario
A seguridade exampAs rutinas do proxecto divídense en dous procesos principais: unha proba de seguridade previa á execución e unha proba de seguridade periódica en tempo de execución.
A seguinte figura mostra os procesos de proba de seguridade.
Para integrar a biblioteca de seguridade NXP, siga os seguintes pasos:
- Descarga a seguridade example proxecto de nxp.com
- Configuración do hardware tendo en conta os periféricos utilizados para a autoproba de seguridade
- Configure a biblioteca de seguridade segundo o deseño do hardware real
- Active as funcións de proba de seguridade unha a unha en safety_config.h
• Para a depuración, é mellor desactivar primeiro a proba de flash e o watchdog
• Coidar as interrupcións, xa que algunhas das probas de seguridade non se poden interromper - Desenvolver o código da aplicación baseándose na seguridade exampmarco do proxecto
Biblioteca de seguridade LPC553x exampo proxecto na práctica
4.1 Diagrama de bloques de hardware
Os seguintes módulos utilízanse para a autoproba de seguridade por defecto, como se mostra na figura seguinte:
Táboa 2. Módulo MCU para a autoproba de seguridade
| Elemento de proba da biblioteca de seguridade | Módulo MCU |
| Proba da CPU | Núcleo LPC5536 CM33 |
| Proba do reloxo | Systick CTIMER0 |
| Proba de vixilancia | Can vixiante CTIMER0 |
| Proba de memoria variable | SRAM |
| Proba de memoria invariable | Flash |
| Proba de E/S dixital | GPIO 1 |
| Proba de E/S analóxicas | ADC0 |
4.2 Proba da CPU
4.2.1 Descrición da proba dos rexistros da CPU
O procedemento de proba do rexistro da CPU proba todos os rexistros da CPU CM33 para a condición de bloqueo (excepto o rexistro do contador do programa). A proba do contador do programa implícase como unha rutina de seguridade autónoma. Este conxunto de probas inclúe a proba dos seguintes rexistros:
- Rexistros de uso xeral:
– R0-R12 - Apilar rexistros de punteiros:
- MSP + MSPLIM (seguro/non seguro)
- PSP + PSPLIM (seguro/non seguro) - Rexistros especiais:
- APSR
- CONTROL (seguro/non seguro)
- PRIMASK (seguro/non seguro)
- FAULTMASK (seguro/non seguro)
– BASEPRI (seguro/non seguro) - Ligazón rexistro:
– LR - Rexistros FPU:
- FPSCR
– S0 – S31
Hai un conxunto de probas que se realizan unha vez despois de restablecer o MCU e tamén durante o tempo de execución. Pode reutilizar a configuración predeterminada da biblioteca de seguridade LPC553x, por exemploampo proxecto, porén, debes prestar atención á interrupción xa que algunhas das probas do rexistro da CPU non se poden interromper.
- Proba de seguridade previa á execución
– SafetyCpuAfterResetTest /* As interrupcións deben estar desactivadas durante un tempo */
– FS_CM33_CPU_Register
– FS_CM33_CPU_NonStackedRegister
– FS_CM33_CPU_SPmain_S
– FS_CM33_CPU_SPmain_Limit_S
– FS_CM33_CPU_SPprocess_S
– FS_CM33_CPU_SPprocess_Limit_S
– FS_CM33_CPU_Primask_S
– FS_FAIL_CPU_PRIMASK
– FS_CM33_CPU_Special8PriorityLevels_S
– FS_CM33_CPU_Control
– FS_CM33_CPU_Float1
– FS_CM33_CPU_Float2 - Proba de seguridade periódica en tempo de execución
– SafetyCpuBackgroundTest /* Proba de rexistros de CPU interrompibles */
– FS_CM33_CPU_Register
– FS_CM33_CPU_NonStackedRegister
– FS_CM33_CPU_Control /* As interrupcións deben estar desactivadas durante un tempo */
– FS_CM33_CPU_SPprocess_S /* As interrupcións deben estar desactivadas durante un tempo */
4.3 Proba do contador do programa da CPU
4.3.1 Descrición da proba do contador do programa da CPU
O procedemento de proba do rexistro do contador do programa da CPU proba o rexistro do contador do programa da CPU para determinar a condición de bloqueo. Ao contrario dos outros rexistros da CPU, o contador do programa non se pode encher simplemente cun patrón de proba. É necesario forzar a CPU (fluxo do programa) para acceder ao enderezo correspondente que está a probar o patrón para verificar a funcionalidade do contador do programa.
Teña en conta que a proba do contador do programa non se pode interromper.
A proba de rexistro do contador do programa pódese realizar unha vez despois de restablecer o MCU e tamén durante o tempo de execución.
- Proba de seguridade previa á execución
- SafetyPcTest
– FS_CM33_PC_Test - Proba de seguridade periódica en tempo de execución
– SafetyIsrFunction > SafetyPcTest
– FS_CM33_PC_Test
4.4 Proba de memoria variable
4.4.1 Descrición da proba de memoria variable
A proba de memoria variable para dispositivos compatibles comproba a memoria RAM do chip para detectar fallos de CC.
Tamén se pode probar a área de pila de aplicacións. Os esquemas March C e March X utilízanse como mecanismos de control.
As funcións de manexo son diferentes para a proba de reinicio posterior e para a proba de tempo de execución.
A proba de reinicio realízase mediante a función FS_CM33_RAM_AfterReset (). Esta función chámase unha vez despois do reinicio, cando o tempo de execución non é crítico. Reserva espazo de memoria libre para a zona de copia de seguridade. O parámetro de tamaño do bloque non pode ser maior que o tamaño da área de copia de seguranza. A función comproba primeiro a área de copia de seguridade e despois comeza o ciclo. Os bloques de memoria cópianse na área de copia de seguridade e as súas localizacións compróbanse mediante a respectiva proba de marzo. Os datos cópiase de novo á área de memoria orixinal e actualízase o enderezo real co tamaño do bloque. Isto repítese ata que se proba o último bloque de memoria. Se se detecta un fallo de CC, a función devolve un patrón de fallo.
A proba de execución realízaa a función FS_CM33_RAM_Runtime (). Para aforrar tempo, só proba un segmento (definido por RAM_TEST_BLOCK_SIZE) de SRAM a tempo. Mentres a proba posterior ao restablecemento comproba todo o bloque de espazo RAM relacionado coa seguridade. Na biblioteca de seguridade LPC553x exampo proxecto RAM_TEST_BLOCK_SIZE está configurado en 0x4, isto significa que se probarán 32 bytes de RAM nunha rutina de proba de RAM en tempo de execución.
- Proba de seguridade previa á execución
– SafetyRamAfterResetTest /* Proba todo o espazo RAM da sección ".safety_ram" antes de executar a rutina principal. */
– FS_CM33_RAM_AfterReset - Proba de seguridade periódica en tempo de execución
– SafetyIsrFunction(&g_sSafetyCommon, &g_sSafetyRamTest, &g_sSafetyRamStackTest) /* executado en Systick ISR, non se pode interromper */
– FS_CM33_RAM_Runtime
4.4.2 Configuración de proba de memoria variable
A configuración da proba de memoria variable en :
A configuración do bloque RAM de seguridade está activada :
definir o bloque SAFETY_RAM_BLOCK con aliñamento = 8
{sección .safety_ram };
colocar na rexión RAM_{block SAFETY_RAM_BLOCK};
Teña en conta que só o .safety_ram está cuberto pola proba de memoria variable. Engade manualmente as variables á sección .safety_ram, como se mostra a continuación en main.c.
4.5 Proba de memoria invariable
4.5.1 Descrición da proba de memoria invariable
A memoria invariable do MCU LPC5536 é o flash no chip. O principio da proba de memoria invariable é comprobar se hai un cambio no contido da memoria durante a execución da aplicación. Para este fin pódense usar varios métodos de suma de verificación. A suma de verificación é un algoritmo que calcula unha sinatura dos datos colocados na memoria probada. A sinatura deste bloque de memoria calcúlase periodicamente e compárase coa sinatura orixinal.
A sinatura para a memoria asignada calcúlase na fase de vinculación dunha aplicación. A sinatura debe gardarse na memoria invariable, pero nunha área diferente á que se calcula a suma de verificación. En tempo de execución e despois do reinicio, o mesmo algoritmo debe ser implementado na aplicación para calcular a suma de verificación. Compáranse os resultados. Se non son iguais, prodúcese un estado de erro de seguridade.
Cando se implementa despois do reinicio ou cando non hai ningunha restrición no tempo de execución, a chamada de función pode ser a seguinte.
• Proba de seguridade previa á execución
– SafetyFlashAfterResetTest
– FS_FLASH_C_HW16_K /* calcula CRC de todo o Flash */
No tempo de execución da aplicación e cun tempo limitado de execución, o CRC calcúlase nunha secuencia. Significa que os parámetros de entrada teñen significados diferentes en comparación coa chamada despois do reinicio. A implantación example é o seguinte:
• Proba de seguridade periódica en tempo de execución
- SafetyFlashRuntimeTest
– FS_FLASH_C_HW16_K /* calcular CRC bloque por bloque */
– SafetyFlashTestHandling /* compara CRC cando se calculan todos os bloques Flash. */
4.5.2 Configuración de proba de memoria invariable
Na biblioteca de seguridade LPC553x exampproxecto, a asignación flash móstrase a continuación, tal e como se especifica no Linker file . O obxecto files e colócanse no bloque flash de seguridade que se verifica mediante a proba de memoria invariable. Podes poñer máis obxecto files na área de flash SAFETY_FLASH_BLOCK modificando o Enlazador file en consecuencia.
Hai dúas sumas de comprobación que se deben comparar durante o tempo de execución do MCU para verificar se se modificou o contido do espazo flash indicado:
- Suma de comprobación calculada polo Linker en Compilación/Linkamento
- Suma de comprobación calculada pola MCU en tempo de execución
Definición da localización na que se coloca o resultado da suma de verificación (precalculado polas ferramentas de ligazón). :
definir o símbolo __FlashCRC_start__ = 0x0300; /* para colocar unha suma de verificación */
definir o símbolo __FlashCRC_end__ = 0x030F; /* para colocar unha suma de verificación */
definir a rexión CRC_region = mem: [de __FlashCRC_start__ a __FlashCRC_end__];
definir bloque CHECKSUM con aliñamento = 8 {sección. suma de verificación}; colocar en CRC_region { block CHECKSUM};
Tome IAR IDE, por exemploample, na configuración de opcións do proxecto > Accións de compilación > Liña de comandos post-build.
Liña de comandos:
ielftool –fill 0xFF;c_checksumStart-c_checksumEnd+3 –checksum __checksum:2,crc16,0x0;c_checksumStart-c_checksumEnd+3 – verboso “$TARGET_PATH$” “$TARGET_PATH$”
O enlazador calcula a suma de verificación orixinal do enderezo flash de _checksumStart a c_checksumEnd, despois coloca o resultado da suma de verificación en _checksum, que está no bloque CHECKSUM definido polo Linker. file.
A definición do espazo flash especificado para ser verificado está en :
definir o bloque SAFETY_FLASH_BLOCK con aliñamento = 8, orde fixa { sección de só lectura checksum_start_mark, sección .text object main.o, sección .text obxecto safety_cm33_lpc.o, sección .rodata obxecto safety_cm33_lpc.o, sección de só lectura checksum_end_mark };
colocar na ROM_region { bloque SAFETY_FLASH_BLOCK};
4.6 Proba de pila
4.6.1 Descrición da proba de pila
A proba de pila é unha proba adicional, non especificada directamente na táboa IEC60730 anexo H.
Esta rutina de proba úsase para probar as condicións de desbordamento e subfluxo da pila de aplicacións. A proba dos fallos atascados na área de memoria ocupada pola pila está cuberta pola proba de memoria variable. O desbordamento ou o desbordamento da pila pode ocorrer se a pila está controlada incorrectamente ou ao definir a área de pila "demasiado baixa" para a aplicación determinada.
O principio da proba é encher a área debaixo e encima da pila cun patrón coñecido. Estas áreas deben definirse na configuración do enlazador file, xunto coa pila. A función de inicialización entón enche estas áreas co seu patrón. O patrón debe ter un valor que non apareza noutro lugar da aplicación. O propósito é comprobar se o patrón exacto aínda está escrito nestas áreas. Se non o é, é un sinal de comportamento incorrecto da pila. Se isto ocorre, entón o valor de retorno FAIL da función de proba debe procesarse como un erro de seguridade.
A proba realízase despois do reinicio e durante o tempo de execución da aplicación do mesmo xeito.
- Proba de seguridade previa á execución
– SafetyStackTestInit
– FS_CM33_STACK_Init /* escribe STACK_TEST_PATTERN (0x77777777) en STACK_TEST_BLOCK */
- SafetyStackTest
– FS_CM33_STACK_Test /* comproba o contido de STACK_TEST_BLOCK, fallou se o valor non é igual a STACK_TEST_PATTERN (0x77777777). - Proba de seguridade periódica en tempo de execución
- SafetyStackTest
– FS_CM33_STACK_Init /* escribe STACK_TEST_PATTERN (0x77777777) en STACK_TEST_BLOCK */
- SafetyStackTest
– FS_CM33_STACK_Test /* comproba o contido de STACK_TEST_BLOCK, falla se o valor non é igual a STACK_TEST_PATTERN (0x77777777)
4.6.2 Configuración da proba de pila
A configuración da proba de pila está activada e o enlazador file 
4.7 Proba do reloxo
4.7.1 Descrición da proba do reloxo
O principio de proba do reloxo baséase na comparación de dúas fontes de reloxo independentes.
Na biblioteca de seguridade LPC553x example project, CTIMER0 e Systick no MCU LPC5536 utilízanse como dous reloxos independentes para a proba do reloxo de seguridade, non dependen da placa de hardware LPC5536-EVK.
A rutina de proba do reloxo só se executa na proba de seguridade periódica en tempo de execución.
- Proba de seguridade previa á execución
- Sen proba do reloxo - Proba de seguridade periódica en tempo de execución
- SafetyClockTestCheck
– SafetyClockTestIsr
4.7.2 Configuración da proba do reloxo
Como son necesarios dous reloxos independentes para a proba do reloxo na biblioteca de seguridade LPC553x, p. exampo proxecto:
- O temporizador SYSTICK procede de PLL0 150 M (procedente do cristal externo de 16 MHz)
- O temporizador CTIMER0 procede do FRO_96M interno
As configuracións detalladas do Systick e do CTIMER0 móstranse a continuación:
- Configuración de Systick: SystickISR_Freq = 1000 Hz, configurando un valor de recarga de 150,000 por debaixo do reloxo do núcleo de 150 MHz
- Configuración de CTIMER: CTIMER_Freq = 96 MHz, procedente do reloxo de 96 MHz FRO_96M
- O contador CTIMER esperado debería ser CTIMER _Freq/SystickISR_Freq = 96 MHz / 1000 = 96,000
- En cada ISR de interrupción de Systick, garde o valor do contador CTIMER
- En tempo de execución while (1) bucle, verifique: (96,000 – 20 %) < CTIMER expect counter < (96,000 + 20 %)
A configuración da proba do reloxo está en Safety_config.h.
Segundo a aplicación real, podes cambiar a instancia CTIMER para a proba do reloxo de seguridade configurando a macro REF_TIMER_USED. Ademais, debes configurar REF_TIMER_CLOCK_FREQUENCY segundo a frecuencia do reloxo real. 
4.8 Proba de E/S dixital
4.8.1 Descrición da proba de E/S dixital
Na biblioteca de seguridade LPC553x example project, GPIO P1_4 e P1_17 en LPC5536-EVK son seleccionados para a proba de E/S dixital de seguridade, estes dous pinos están conectados á cabeceira J10 da placa LPC553x EVK.
As rutinas de proba de E/S dixitais divídense en dous procesos principais: proba de seguridade previa á execución e proba de seguridade periódica en tempo de execución.
- Proba de seguridade previa á execución
- SafetyDigitalOutputTest
– SafetyDigitalInputOutput_ShortSupplyTest
– SafetyDigitalInputOutput_ShortAdjTest - Proba de seguridade periódica en tempo de execución
- SafetyDigitalOutputTest
– SafetyDigitalInputOutput_ShortSupplyTest
4.8.2 Configuración da proba de E/S dixital
A configuración da proba de E/S dixital está en safety_test_items.c.
A execución das probas de E/S dixitais deberá adaptarse á aplicación final. Teña coidado coas conexións de hardware e o deseño. Podes cambiar o GPIO por seguridade
proba de E/S dixital configurando dio_safety_test_items[] en safety_test_items.c. Na maioría dos casos, o pin probado (e ás veces tamén auxiliar) debe reconfigurarse durante a execución da aplicación. Recoméndase utilizar os pinos non utilizados para a proba de E/S dixital.
4.9 Proba de E/S analóxicas
4.9.1 Descrición da proba de E/S analóxicas
Na biblioteca de seguridade LPC553x example project, P0_16/ADC0IN3B, P0_31/ADC0IN8A e P0_15/ADC0IN3A en LPC5536-EVK son seleccionados para a proba de E/S analóxica de seguridade, porque o módulo ADC do MCU LPC5536 non permite conectar o VREFH, VREFL internamente ao ADC. entrada. É necesario que o usuario conecte estes sinais (para a proba de E/S analóxica) con fíos voadores como se mostra a continuación.
- GND conectado a P0_16/ADC0IN3B (J9-5) para a proba ADC VREFL
- 3.3 V conectado a P0_31/ADC0IN8A (J9-31) para a proba ADC VREFH
- 1.65 V conectado a P0_15/ADC0IN3A (J9-1) para a proba de separación de banda ADC
As rutinas de proba de E/S analóxicas divídense en dous procesos principais:
- Proba de seguridade previa á execución
- Proba analóxica de seguridade - Proba de seguridade periódica en tempo de execución
- Proba analóxica de seguridade
4.9.2 Configuración da proba de E/S analóxicas
A execución das probas de E/S analóxicas debe adaptarse á aplicación final. Teña coidado coas conexións de hardware e o deseño. Pode cambiar as canles ADC para a proba de E/S analóxica de seguridade configurando FS_CFG_AIO_CHANNELS_INIT e
FS_CFG_AIO_CHANNELS_SIDE_INIT en safety_config.h.
- FS_CFG_AIO_CHANNELS_INIT indica o número de canle ADC.
- FS_CFG_AIO_CHANNELS_SIDE_INIT indica o lado da canle ADC.
Como se mostra na figura anterior:
- O primeiro elemento corresponde á proba ADC VREFL
- O segundo elemento corresponde á proba ADC VREFH
- O terceiro elemento corresponde á proba ADC Bandgap
Por example, “3” en FS_CFG_AIO_CHANNELS_INIT e “1” en
FS_CFG_AIO_CHANNELS_SIDE_INIT indica que ADC0 canle 3 lado B está seleccionado para a proba ADC VREFL.
4.10 Proba de control
4.10.1 Descrición da proba Watchdog
A proba de control non se especifica directamente na táboa IEC60730 - anexo H, pero cumpre parcialmente os requisitos de seguridade segundo as normas IEC 60730-1, IEC 60335, UL 60730 e UL 1998.
A proba de watchdog proporciona a proba da funcionalidade do temporizador de watchdog. A proba realízase só unha vez despois do reinicio. A proba provoca o reinicio do WDOG e compara o tempo preestablecido para o reinicio do WDOG co tempo real.
Na biblioteca de seguridade LPC553x exampno proxecto, o watchdog probárase cos seguintes pasos:
- Despois do reinicio, habilite o watchdog e deixe de actualizar a propósito para activar o reinicio do watchdog MCU.
- Activa CTIMER0 para medir o tempo que leva o tempo de espera e o reinicio do watchdog.
- Despois do reinicio do watchdog, confirma que este reinicio é causado por watchdog marcando o rexistro PMC->AOREG1.
- Le CTIMER0 para obter o tempo exacto do tempo de espera e restablecelo.
Historial de revisións
A seguinte táboa resume as revisións deste documento.
Táboa 3. Historial de revisións
| Número de revisión | Data | Cambios de fondo |
| 0 | 4-Xaneiro-23 | Lanzamento público inicial |
Información legal
6.1 Definicións
Borrador: un estado de borrador nun documento indica que o contido aínda está baixo unha revisión internaview e suxeita a aprobación formal, que poderá dar lugar a modificacións ou engadidos. NXP Semiconductors non ofrece ningunha representación ou garantía en canto á exactitude ou integridade da información incluída nun borrador dun documento e non terá ningunha responsabilidade polas consecuencias do uso desta información.
6.2 Exencións de responsabilidade
Garantía e responsabilidade limitadas: a información deste documento considérase precisa e fiable. Non obstante, NXP Semiconductors non ofrece ningunha representación ou garantía, expresa ou implícita, en canto á exactitude ou integridade desta información e non terá ningunha responsabilidade polas consecuencias do uso desta. NXP Semiconductors non se fai responsable do contido deste documento se o proporciona unha fonte de información allea a NXP Semiconductors.
En ningún caso NXP Semiconductors será responsable de ningún dano indirecto, incidental, punitivo, especial ou consecuente (incluíndo, sen limitación, lucro cesante, aforro perdido, interrupción do negocio, custos relacionados coa eliminación ou substitución de calquera produto ou cargos de reelaboración) ou tales danos non se basean en agravios (incluída neglixencia), garantía, incumprimento do contrato ou calquera outra teoría legal.
Sen prexuízo de calquera dano que o cliente poida sufrir por calquera motivo, a responsabilidade acumulada e acumulada de NXP Semiconductors cara ao cliente polos produtos descritos neste documento estará limitada de acordo cos Termos e condicións de venda comercial de NXP Semiconductors.
Dereito a facer cambios — NXP Semiconductors resérvase o dereito de realizar cambios na información publicada neste documento, incluídas, sen limitación, especificacións e descricións de produtos, en calquera momento e sen previo aviso. Este documento substitúe e substitúe toda a información proporcionada antes da súa publicación.
Idoneidade para o seu uso — Os produtos NXP Semiconductors non están deseñados, autorizados ou garantidos para ser axeitados para o seu uso en sistemas ou equipos de soporte vital, críticos para a vida ou para a seguridade, nin en aplicacións nas que se poida esperar razoablemente que a falla ou o mal funcionamento dun produto NXP Semiconductors resulte en danos persoais, morte ou danos graves á propiedade ou ao medio ambiente. NXP Semiconductors e os seus provedores non aceptan ningunha responsabilidade pola inclusión e/ou o uso de produtos de NXP Semiconductors en tales equipos ou aplicacións e, polo tanto, tal inclusión e/ou uso corre a risco do cliente.
Aplicacións - As aplicacións que aquí se describen para calquera destes produtos son só con fins ilustrativos. NXP Semiconductors non fai ningunha representación ou garantía de que tales aplicacións sexan axeitadas para o uso especificado sen máis probas ou modificacións. Os clientes son responsables do deseño e funcionamento das súas aplicacións e produtos utilizando produtos NXP Semiconductors, e NXP Semiconductors non se fai responsable de ningunha asistencia coas aplicacións ou o deseño do produto do cliente. É responsabilidade exclusiva do cliente determinar se o produto NXP Semiconductors é axeitado e apto para as aplicacións e produtos previstos do cliente, así como para a aplicación e o uso planificados dos clientes de terceiros do cliente. Os clientes deben proporcionar garantías de deseño e funcionamento adecuadas para minimizar os riscos
asociados ás súas aplicacións e produtos. NXP Semiconductors non acepta ningunha responsabilidade relacionada con calquera defecto, dano, custo ou problema que se basee en calquera debilidade ou defecto nas aplicacións ou produtos do cliente, ou na aplicación ou uso por parte dos clientes externos do cliente. O cliente é responsable de facer todas as probas necesarias para as aplicacións e produtos do cliente que utilicen produtos de NXP Semiconductors co fin de evitar un defecto das aplicacións e dos produtos ou da aplicación ou o seu uso por parte dos clientes externos do cliente. NXP non acepta ningunha responsabilidade a este respecto.
Termos e condicións de venda comercial — Os produtos de NXP Semiconductors véndense suxeitos aos termos e condicións xerais de venda comercial, publicados en http://www.nxp.com/profile/terms, a non ser que se pacte o contrario nun acordo individual escrito válido. No caso de que se celebre un acordo individual, só se aplicarán os termos e condicións do acordo respectivo. NXP Semiconductors opón expresamente a aplicación dos termos e condicións xerais do cliente con respecto á compra de produtos de NXP Semiconductors por parte do cliente.
Control de exportación — Este documento, así como o(s) artigo(s) aquí descrito(s), poden estar suxeitos ás normas de control das exportacións. A exportación pode requirir unha autorización previa das autoridades competentes.
Adecuación para o seu uso en produtos non cualificados para a automoción — A non ser que esta ficha técnica indique expresamente que este produto específico de NXP Semiconductors está cualificado para o sector de automoción, o produto non é apto para o seu uso en automoción. Non está cualificado nin probado de acordo coas probas de automóbiles ou requisitos de aplicación. NXP Semiconductors non acepta ningunha responsabilidade pola inclusión e/ou o uso de produtos non cualificados para automóbiles en equipos ou aplicacións automotrices.
No caso de que o cliente utilice o produto para o deseño e o uso en aplicacións de automóbiles segundo as especificacións e estándares de automoción, o cliente (a) utilizará o produto sen a garantía do produto por parte de NXP Semiconductors para tales aplicacións, usos e especificacións de automóbiles e ( b) sempre que o cliente utilice o produto para aplicacións automotrices máis aló das especificacións de NXP Semiconductors, ese uso será exclusivamente baixo o propio risco do cliente, e (c) o cliente indemnizará totalmente a NXP Semiconductors por calquera responsabilidade, dano ou reclamación de produtos fallidos derivados do deseño e uso do cliente. o produto para aplicacións automotivas máis aló da garantía estándar de NXP Semiconductors e das especificacións do produto de NXP Semiconductors.
Traducións — Unha versión non inglesa (traducida) dun documento, incluída a información legal deste documento, é só para referencia. A versión en inglés prevalecerá en caso de discrepancia entre a versión traducida e a inglesa.
Seguridade — O cliente entende que todos os produtos NXP poden estar suxeitos a vulnerabilidades non identificadas ou poden soportar estándares ou especificacións de seguridade establecidas con limitacións coñecidas. O cliente é responsable do deseño e funcionamento das súas aplicacións e produtos ao longo do seu ciclo de vida para reducir o efecto destas vulnerabilidades nas aplicacións e produtos do cliente. A responsabilidade do cliente tamén se estende a outras tecnoloxías abertas e/ou propietarias soportadas polos produtos NXP para o seu uso nas aplicacións do cliente. NXP non se fai responsable de ningunha vulnerabilidade. O cliente debe comprobar regularmente as actualizacións de seguranza de NXP e facer un seguimento adecuado.
O cliente seleccionará produtos con funcións de seguridade que mellor cumpran as regras, regulamentos e estándares da aplicación prevista e tomará as decisións de deseño definitivas sobre os seus produtos e é o único responsable do cumprimento de todos os requisitos legais, regulamentarios e de seguridade relativos aos seus produtos, independentemente de calquera información ou apoio que poida proporcionar NXP.
NXP ten un Equipo de Resposta a Incidentes de Seguridade do Produto (PSIRT) (pode acceder en PSIRT@nxp.com) que xestiona a investigación, os informes e a liberación de solucións para as vulnerabilidades de seguridade dos produtos NXP.
6.3 Marcas comerciais
Aviso: Todas as marcas de referencia, nomes de produtos, nomes de servizos e marcas comerciais son propiedade dos seus respectivos propietarios.
NXP — a palabra e o logotipo son marcas comerciais de NXP BV
AMBA, Arm, Arm7, Arm7TDMI, Arm9, Arm11, Artisan, big.LITTLE, Cordio, CoreLink, CoreSight, Cortex, DesignStart, DynamIQ, Jazelle, Keil, Mali, Mbed, Mbed Enabled, NEON, POP, RealView, SecurCore, Socrates, Thumb, TrustZone, ULINK, ULINK2, ULINK-ME, ULINK-PLUS, ULINKpro, μVision, Versatile — son marcas comerciais ou marcas rexistradas de Arm Limited (ou as súas subsidiarias) nos EUA e/ou noutros lugares. A tecnoloxía relacionada pode estar protexida por algunha ou todas as patentes, dereitos de autor, deseños e segredos comerciais. Todos os dereitos reservados.
Teña en conta que na sección "Información legal" incluíronse avisos importantes relativos a este documento e aos produtos aquí descritos.
© 2023 NXP BV
Para obter máis información, visite: http://www.nxp.com
Todos os dereitos reservados.
Data de publicación: 4 de xaneiro de 2023
Identificador do documento: AN13823
Documentos/Recursos
 |
Software NXP AN13823 IEC 60730 Clase B para MCU LPC553x [pdfGuía do usuario Software AN13823 IEC 60730 Clase B para MCU LPC553x, Software AN13823, IEC 60730 Clase B para MCU LPC553x, Software AN13823 IEC 60730 Clase B |
