Σημειώσεις έκδοσης 25G Ethernet Intel® FPGA IP
Οδηγός χρήσης
Σημειώσεις έκδοσης IP 25G Ethernet Intel FPGA (Συσκευές Intel Agilex)
Οι εκδόσεις Intel® FPGA IP αντιστοιχούν στις εκδόσεις λογισμικού Intel Quartus® Prime Design Suite μέχρι την έκδοση 19.1. Ξεκινώντας από την έκδοση 19.2 του λογισμικού Intel Quartus Prime Design Suite, το Intel FPGA IP διαθέτει ένα νέο σχήμα έκδοσης.
Ο αριθμός Intel FPGA IP έκδοσης (XYZ) μπορεί να αλλάξει με κάθε έκδοση λογισμικού Intel Quartus Prime. Μια αλλαγή σε:
- Το X υποδηλώνει μια σημαντική αναθεώρηση της IP. Εάν ενημερώσετε το λογισμικό Intel Quartus Prime, πρέπει να δημιουργήσετε ξανά την IP.
- Το Y υποδηλώνει ότι η IP περιλαμβάνει νέες δυνατότητες. Αναδημιουργήστε την IP σας για να συμπεριλάβετε αυτές τις νέες δυνατότητες.
- Το Z υποδηλώνει ότι η IP περιλαμβάνει μικρές αλλαγές. Αναδημιουργήστε την IP σας για να συμπεριλάβετε αυτές τις αλλαγές.
1.1. 25G Ethernet Intel FPGA IP v1.0.0
Πίνακας 1. v1.0.0 2022.09.26
| Έκδοση Intel Quartus Prime | Περιγραφή | Σύγκρουση |
| 22.3 | Προστέθηκε υποστήριξη για την οικογένεια συσκευών Intel Agilex™ F-tile. • Υποστηρίζεται μόνο ρυθμός ταχύτητας 25G. • Το 1588 Precision Time Protocol δεν υποστηρίζεται. |
— |
Intel Corporation. Ολα τα δικαιώματα διατηρούνται. Η επωνυμία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες. *Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία τρίτων.
ISO
9001:2015
Εγγεγραμμένος
Σημειώσεις έκδοσης 25G Ethernet Intel FPGA IP (Συσκευές Intel Stratix 10)
Εάν μια σημείωση έκδοσης δεν είναι διαθέσιμη για μια συγκεκριμένη έκδοση IP, η IP δεν έχει αλλαγές σε αυτήν την έκδοση. Για πληροφορίες σχετικά με τις εκδόσεις ενημέρωσης IP έως την έκδοση 18.1, ανατρέξτε στις Σημειώσεις έκδοσης της ενημέρωσης του Intel Quartus Prime Design Suite.
Οι εκδόσεις Intel FPGA IP αντιστοιχούν στις εκδόσεις λογισμικού Intel Quartus Prime Design Suite μέχρι την έκδοση 19.1. Ξεκινώντας από την έκδοση λογισμικού Intel Quartus Prime Design Suite 19.2, Intel
Το FPGA IP έχει ένα νέο σχήμα έκδοσης.
Ο αριθμός Intel FPGA IP έκδοσης (XYZ) μπορεί να αλλάξει με κάθε έκδοση λογισμικού Intel Quartus Prime. Μια αλλαγή σε:
- Το X υποδηλώνει μια σημαντική αναθεώρηση της IP. Εάν ενημερώσετε το λογισμικό Intel Quartus Prime, πρέπει να δημιουργήσετε ξανά την IP.
- Το Y υποδηλώνει ότι η IP περιλαμβάνει νέες δυνατότητες. Αναδημιουργήστε την IP σας για να συμπεριλάβετε αυτές τις νέες δυνατότητες.
- Το Z υποδηλώνει ότι η IP περιλαμβάνει μικρές αλλαγές. Αναδημιουργήστε την IP σας για να συμπεριλάβετε αυτές τις αλλαγές.
Σχετικές Πληροφορίες
- Σημειώσεις έκδοσης ενημέρωσης Intel Quartus Prime Design Suite
- Αρχεία οδηγού χρήστη 25G Ethernet Intel Stratix®10 FPGA IP
- 25G Ethernet Intel Stratix® 10 FPGA IP Design Example Αρχεία οδηγού χρήσης
- Σφάλμα για το 25G Ethernet Intel FPGA IP στη Γνωσιακή Βάση
2.1. 25G Ethernet Intel FPGA IP v19.4.1
Πίνακας 2. v19.4.1 2020.12.14
| Έκδοση Intel Quartus Prime | Περιγραφή | Σύγκρουση |
| 20.4 | Ενημέρωση ελέγχου μήκους σε πλαίσια VLAN: • Σε προηγούμενες εκδόσεις του 25G Ethernet Intel FPGA IP, επιβεβαιώνεται σφάλμα υπερμεγέθους πλαισίου όταν πληρούνται οι ακόλουθες προϋποθέσεις: 1. VLAN ένα. Η ανίχνευση VLAN είναι ενεργοποιημένη. σι. Η IP εκπέμπει/λαμβάνει καρέ με μήκος που ανέρχεται στο μέγιστο μήκος πλαισίου TX/RX συν 1 έως 4 οκτάδες. 2. SVLAN ένα. Η ανίχνευση SVLAN είναι ενεργοποιημένη. σι. Η IP εκπέμπει/λαμβάνει καρέ με μήκος που ανέρχεται στο μέγιστο μήκος πλαισίου TX/RX συν 1 έως 8 οκτάδες. • Σε αυτήν την έκδοση, η IP ενημερώνεται για τη διόρθωση αυτής της συμπεριφοράς. |
— |
| Ενημερώθηκε η πρόσβαση στη διεπαφή με αντιστοίχιση μνήμης Avalon® στη διεπαφή status_* για να αποτραπεί το χρονικό όριο που αντιστοιχίζεται στη μνήμη Avalon κατά τις αναγνώσεις σε ανύπαρκτες διευθύνσεις: • Σε προηγούμενες εκδόσεις του 25G Ethernet Intel FPGA IP, η διασύνδεση με αντιστοίχιση μνήμης Avalon διαβάζει σε ανύπαρκτες διευθύνσεις στη διεπαφή status_* θα διεκδικούσε status_wait request μέχρι να λήξει το χρονικό διάστημα του αιτήματος της κύριας αντιστοίχισης μνήμης Avalon. Το πρόβλημα έχει πλέον επιδιορθωθεί ώστε να μην αναμένει το αίτημα αναμονής όταν γίνεται πρόσβαση σε μια ανύπαρκτη διεύθυνση. |
— | |
| Οι παραλλαγές με δυνατότητα RS-FEC υποστηρίζουν πλέον 100% απόδοση. | — |
2.2. 25G Ethernet Intel FPGA IP v19.4.0
Πίνακας 3. v19.4.0 2019.12.16
| Έκδοση Intel Quartus Prime | Περιγραφή | Σύγκρουση |
| 19.4 | rx_am_lock αλλαγή συμπεριφοράς: • Σε προηγούμενες εκδόσεις του 25G Ethernet Intel FPGA IP, το σήμα rx_am_lock συμπεριφέρεται όπως το rx_block_lock σε όλες τις παραλλαγές. • Σε αυτήν την έκδοση, για παραλλαγές της IP με δυνατότητα RSFEC, το rx_am_lock βεβαιώνει τώρα πότε επιτυγχάνεται το κλείδωμα ευθυγράμμισης. Για παραλλαγές που δεν έχουν δυνατότητα RSFEC, το rx_am_lock εξακολουθεί να συμπεριφέρεται όπως το rx_block_lock. |
Το σήμα διασύνδεσης, rx_am_lock, συμπεριφέρεται διαφορετικά από τις προηγούμενες εκδόσεις για τις παραλλαγές με δυνατότητα RSFEC. |
| Ενημερώθηκε το πακέτο έναρξης RX MAC: • Σε προηγούμενες εκδόσεις, το RX MAC ελέγχει μόνο για έναν χαρακτήρα START για να καθορίσει την έναρξη ενός πακέτου. • Σε αυτήν την έκδοση, το RX MAC ελέγχει τώρα για εισερχόμενα πακέτα για το Start of Frame Delimiter (SFD), επιπλέον του χαρακτήρα START από προεπιλογή. • Εάν η λειτουργία διέλευσης προοιμίου είναι ενεργοποιημένη, το MAC ελέγχει μόνο για τον χαρακτήρα START για να επιτρέπει προσαρμοσμένο προοίμιο. |
— | |
| Προστέθηκε νέο μητρώο για να ενεργοποιηθεί ο έλεγχος προοιμίου: • Στους καταχωρητές RX MAC, ο καταχωρητής σε μετατόπιση 0x50A [4] μπορεί να γραφτεί στο 1 για να ενεργοποιηθεί ο έλεγχος του προοιμίου. Αυτός ο καταχωρητής είναι ένα "δεν με νοιάζει" όταν είναι ενεργοποιημένη η διαβίβαση προοιμίου. |
— |
2.3. 25G Ethernet Intel FPGA IP v19.3.0
Πίνακας 4. v19.3.0 2019.09.30
| Έκδοση Intel Quartus Prime | Περιγραφή | Σύγκρουση |
| 19.3 | Για μια παραλλαγή MAC+PCS+PMA, το όνομα της μονάδας περιτυλίγματος πομποδέκτη δημιουργείται τώρα δυναμικά. Αυτό αποτρέπει την ανεπιθύμητη σύγκρουση της μονάδας εάν χρησιμοποιούνται πολλαπλές παρουσίες της IP σε ένα σύστημα. | — |
2.4. 25G Ethernet Intel FPGA IP v19.2.0
Πίνακας 5. v19.2.0 2019.07.01
| Έκδοση Intel Quartus Prime | Περιγραφή | Σύγκρουση |
| 19.2 | Design Example για 25G Ethernet Intel FPGA IP: • Ενημερώθηκε η επιλογή κιτ ανάπτυξης στόχου για συσκευές Intel Stratix® 10 από το κιτ ανάπτυξης σήματος ακεραιότητας πομποδέκτη Intel Stratix 10 L-Tile GX σε Intel Stratix 10 10 GX Signal Integrity L-Tile (Παραγωγή) Κιτ ανάπτυξης. |
— |
2.5. 25G Ethernet Intel FPGA IP v19.1
Πίνακας 6. v19.1 Απριλίου 2019
| Περιγραφή | Σύγκρουση |
| Προστέθηκε μια νέα δυνατότητα—Προσαρμοστική λειτουργία για προσαρμογή RX PMA: • Προστέθηκε μια νέα παράμετρος—Ενεργοποιήστε την ενεργοποίηση αυτόματης προσαρμογής για τη λειτουργία RX PMA CTLE/DFE. |
Αυτές οι αλλαγές είναι προαιρετικές. Εάν δεν αναβαθμίσετε τον πυρήνα IP σας, δεν έχει αυτή τη νέα δυνατότητα. |
| Μετονόμασε την παράμετρο Enable Altera Debug Master Endpoint (ADME) σε Enable Native PHY Debug Master Endpoint (NPDME) σύμφωνα με την αλλαγή επωνυμίας της Intel στο λογισμικό Intel Quartus Prime Pro Edition. Το λογισμικό Intel Quartus Prime Standard Edition εξακολουθεί να χρησιμοποιεί το Enable Altera Debug Master Endpoint (ADME). | — |
2.6. 25G Ethernet Intel FPGA IP v18.1
Πίνακας 7. Έκδοση 18.1 Σεπτεμβρίου 2018
| Περιγραφή | Σύγκρουση |
| Προστέθηκε μια νέα δυνατότητα—Elective PMA: • Προστέθηκε μια νέα παράμετρος—Βασικές παραλλαγές. |
Αυτές οι αλλαγές είναι προαιρετικές. Εάν δεν αναβαθμίσετε τον πυρήνα IP σας, δεν έχει αυτές τις νέες δυνατότητες. |
| • Προστέθηκε ένα νέο σήμα για το 1588 Precision Time Protocol Interface—latency_sclk. | |
| Design Example για 25G Ethernet Intel FPGA IP: Μετονομάστηκε η επιλογή κιτ ανάπτυξης στόχου για συσκευές Intel Stratix 10 από Stratix 10 GX FPGA Development Kit σε Stratix 10 L-Tile GX Signal Integrity Development Kit. |
— |
Σχετικές Πληροφορίες
- Οδηγός χρήσης 25G Ethernet Intel Stratix 10 FPGA IP
- 25G Ethernet Intel Stratix 10 FPGA IP Design Example Οδηγός χρήσης
- Σφάλμα για τον πυρήνα IP Ethernet 25G στη Γνωσιακή Βάση
2.7. 25G Ethernet Intel FPGA IP v18.0
Πίνακας 8. Έκδοση 18.0 Μαΐου 2018
| Περιγραφή | Σύγκρουση |
| Αρχική έκδοση για συσκευές Intel Stratix 10. | — |
2.8. Αρχεία οδηγού χρήστη 25G Ethernet Intel Stratix 10 FPGA IP
Οι εκδόσεις IP είναι οι ίδιες με τις εκδόσεις λογισμικού Intel Quartus Prime Design Suite έως την έκδοση 19.1. Από την έκδοση λογισμικού Intel Quartus Prime Design Suite 19.2 ή νεότερη, οι πυρήνες IP έχουν ένα νέο σχήμα έκδοσης IP.
Εάν δεν αναφέρεται μια έκδοση πυρήνα IP, ισχύει ο οδηγός χρήσης για την προηγούμενη έκδοση πυρήνα IP.
| Έκδοση Intel Quartus Prime | Έκδοση IP Core | Οδηγός χρήσης |
| 20.3 | 19.4.0 | Οδηγός χρήσης 25G Ethernet Intel Stratix 10 FPGA IP |
| 20.1 | 19.4.0 | Οδηγός χρήσης 25G Ethernet Intel Stratix 10 FPGA IP |
| 19.4 | 19.4.0 | Οδηγός χρήσης 25G Ethernet Intel Stratix 10 FPGA IP |
| 19.3 | 19.3.0 | Οδηγός χρήσης 25G Ethernet Intel Stratix 10 FPGA IP |
| 19.2 | 19.2.0 | Οδηγός χρήσης 25G Ethernet Intel Stratix 10 FPGA IP |
| 19.1 | 19.1 | Οδηγός χρήσης 25G Ethernet Intel Stratix 10 FPGA IP |
| 18.1 | 18.1 | Οδηγός χρήσης 25G Ethernet Intel Stratix 10 FPGA IP |
| 18.0 | 18.0 | Οδηγός χρήσης 25G Ethernet Intel Stratix 10 FPGA IP |
2.9. 25G Ethernet Intel Stratix 10 FPGA IP Design Example Αρχεία οδηγού χρήσης
Οι εκδόσεις IP είναι οι ίδιες με τις εκδόσεις λογισμικού Intel Quartus Prime Design Suite έως την έκδοση 19.1. Από την έκδοση λογισμικού Intel Quartus Prime Design Suite 19.2 ή νεότερη, οι πυρήνες IP έχουν ένα νέο σχήμα έκδοσης IP.
Εάν δεν αναφέρεται μια έκδοση πυρήνα IP, ισχύει ο οδηγός χρήσης για την προηγούμενη έκδοση πυρήνα IP.
| Έκδοση Intel Quartus Prime | Έκδοση IP Core | Οδηγός χρήσης |
| 19.1 | 19.1 | 25G Ethernet Intel Stratix 10 FPGA IP Design Example Οδηγός χρήσης |
| 18.1 | 18.1 | 25G Ethernet Intel Stratix 10 FPGA IP Design Example Οδηγός χρήσης |
| 18.0 | 18.0 | 25G Ethernet Intel Stratix 10 FPGA IP Design Example Οδηγός χρήσης |
Σημειώσεις έκδοσης 25G Ethernet Intel FPGA IP (Συσκευές Intel Arria 10)
Εάν μια σημείωση έκδοσης δεν είναι διαθέσιμη για μια συγκεκριμένη έκδοση IP, η IP δεν έχει αλλαγές σε αυτήν την έκδοση. Για πληροφορίες σχετικά με τις εκδόσεις ενημέρωσης IP έως την έκδοση 18.1, ανατρέξτε στις Σημειώσεις έκδοσης της ενημέρωσης του Intel Quartus Prime Design Suite.
Οι εκδόσεις Intel FPGA IP αντιστοιχούν στις εκδόσεις λογισμικού Intel Quartus Prime Design Suite μέχρι την έκδοση 19.1. Ξεκινώντας από την έκδοση 19.2 του λογισμικού Intel Quartus Prime Design Suite, το Intel FPGA IP έχει ένα νέο σχήμα έκδοσης.
Ο αριθμός Intel FPGA IP έκδοσης (XYZ) μπορεί να αλλάξει με κάθε έκδοση λογισμικού Intel Quartus Prime. Μια αλλαγή σε:
- Το X υποδηλώνει μια σημαντική αναθεώρηση της IP. Εάν ενημερώσετε το λογισμικό Intel Quartus Prime, πρέπει να δημιουργήσετε ξανά την IP.
- Το Y υποδηλώνει ότι η IP περιλαμβάνει νέες δυνατότητες. Αναδημιουργήστε την IP σας για να συμπεριλάβετε αυτές τις νέες δυνατότητες.
- Το Z υποδηλώνει ότι η IP περιλαμβάνει μικρές αλλαγές. Αναδημιουργήστε την IP σας για να συμπεριλάβετε αυτές τις αλλαγές.
Σχετικές Πληροφορίες
- Σημειώσεις έκδοσης ενημέρωσης Intel Quartus Prime Design Suite
- Οδηγός χρήσης 25G Ethernet Intel Arria® 10 FPGA IP
- 25G Ethernet Intel Arria® 10 FPGA IP Design Example Οδηγός χρήσης
- Σφάλμα για το 25G Ethernet Intel FPGA IP στη Γνωσιακή Βάση
3.1. 25G Ethernet Intel FPGA IP v19.4.1
Πίνακας 9. v19.4.1 2020.12.14
| Intel Quartus Prime Έκδοση | Περιγραφή | Σύγκρουση |
| 20.4 | Ενημέρωση ελέγχου μήκους σε πλαίσια VLAN: • Σε προηγούμενες εκδόσεις του 25G Ethernet Intel FPGA IP, επιβεβαιώνεται σφάλμα υπερμεγέθους πλαισίου όταν πληρούνται οι ακόλουθες προϋποθέσεις: 1. VLAN ένα. Η ανίχνευση VLAN είναι ενεργοποιημένη. σι. Η IP εκπέμπει/λαμβάνει καρέ με μήκος που ανέρχεται στο μέγιστο μήκος πλαισίου TX/RX συν 1 έως 4 οκτάδες. 2. SVLAN ένα. Η ανίχνευση SVLAN είναι ενεργοποιημένη. σι. Η IP εκπέμπει/λαμβάνει καρέ με μήκος που ανέρχεται στο μέγιστο μήκος πλαισίου TX/RX συν 1 έως 8 οκτάδες. • Σε αυτήν την έκδοση, η IP ενημερώνεται για τη διόρθωση αυτής της συμπεριφοράς. |
— |
| Ενημερώθηκε η πρόσβαση στη διεπαφή με αντιστοίχιση μνήμης Avalon στη διεπαφή status_* για να αποτραπεί το χρονικό όριο που αντιστοιχίζεται στη μνήμη Avalon κατά τις αναγνώσεις σε ανύπαρκτες διευθύνσεις: • Η IP ενημερώνεται για την κατάργηση της διεκδίκησης του αιτήματος αναμονής όταν γίνεται πρόσβαση σε μια ανύπαρκτη διεύθυνση στη διεπαφή status_*. |
3.2. 25G Ethernet Intel FPGA IP v19.4.0
Πίνακας 10. v19.4.0 2019.12.16
| Έκδοση Intel Quartus Prime | Περιγραφή | Σύγκρουση |
| 19.4 | rx_am_lock αλλαγή συμπεριφοράς: • Σε προηγούμενες εκδόσεις του 25G Ethernet Intel FPGA IP, το σήμα rx_am_lock συμπεριφέρεται όπως το rx_block_lock σε όλες τις παραλλαγές. • Σε αυτήν την έκδοση, για παραλλαγές της IP με δυνατότητα RSFEC, το rx_am_lock βεβαιώνει τώρα πότε επιτυγχάνεται το κλείδωμα ευθυγράμμισης. Για παραλλαγές που δεν έχουν δυνατότητα RSFEC, το rx_am_lock εξακολουθεί να συμπεριφέρεται όπως το rx_block_lock. |
Το σήμα διασύνδεσης, rx_am_lock, συμπεριφέρεται διαφορετικά από τις προηγούμενες εκδόσεις για τις παραλλαγές με δυνατότητα RSFEC. |
| Ενημερώθηκε το πακέτο έναρξης RX MAC: • Σε προηγούμενες εκδόσεις, το RX MAC ελέγχει μόνο για έναν χαρακτήρα START για να καθορίσει την έναρξη ενός πακέτου. • Σε αυτήν την έκδοση, το RX MAC ελέγχει τώρα για εισερχόμενα πακέτα για το Start of Frame Delimiter (SFD), επιπλέον του χαρακτήρα START από προεπιλογή. • Εάν η λειτουργία διέλευσης προοιμίου είναι ενεργοποιημένη, το MAC ελέγχει μόνο για τον χαρακτήρα START για να επιτρέπει προσαρμοσμένο προοίμιο. |
— | |
| Προστέθηκε νέο μητρώο για να ενεργοποιηθεί ο έλεγχος προοιμίου: • Στους καταχωρητές RX MAC, ο καταχωρητής σε μετατόπιση 0x50A [4] μπορεί να γραφτεί στο 1 για να ενεργοποιηθεί ο έλεγχος του προοιμίου. Αυτός ο καταχωρητής είναι ένα "δεν με νοιάζει" όταν είναι ενεργοποιημένη η διαβίβαση προοιμίου. |
— |
3.3. 25G Ethernet Intel FPGA IP v19.1
Πίνακας 11. v19.1 Απριλίου 2019
| Περιγραφή | Σύγκρουση |
| Μετονόμασε την παράμετρο Enable Altera Debug Master Endpoint (ADME) σε Enable Native PHY Debug Master Endpoint (NPDME) σύμφωνα με την αλλαγή επωνυμίας της Intel στο λογισμικό Intel Quartus Prime Pro Edition. Το λογισμικό Intel Quartus Prime Standard Edition εξακολουθεί να χρησιμοποιεί το Enable Altera Debug Master Endpoint (ADME). | — |
3.4. 25G Ethernet IP Core v17.0
Πίνακας 12. Έκδοση 17.0 Μαΐου 2017
| Περιγραφή | Σύγκρουση |
| Προστέθηκε δυνατότητα σκιάς για την ανάγνωση μητρώων στατιστικών. • Στους καταχωρητές στατιστικών TX, αντικαταστάθηκε ο καταχωρητής CLEAR_TX_STATS σε μετατόπιση 0x845 με νέο καταχωρητή CNTR_TX_CONFIG. Ο νέος καταχωρητής προσθέτει ένα σκιερό αίτημα και ένα καθαρό bit σφάλματος ισοτιμίας στο bit που διαγράφει όλους τους καταχωρητές στατιστικών στοιχείων TX. Προστέθηκε νέος καταχωρητής CNTR_RX_STATUS σε μετατόπιση 0x846, που περιλαμβάνει ένα bit σφάλματος ισοτιμίας και ένα bit κατάστασης για το σκιερό αίτημα. • Στους καταχωρητές στατιστικών RX, αντικαταστάθηκε ο καταχωρητής CLEAR_RX_STATS σε μετατόπιση 0x945 με νέο καταχωρητή CNTR_RX_CONFIG. Ο νέος καταχωρητής προσθέτει ένα σκιερό αίτημα και ένα bit καθαρής τιμής ισοτιμίας στο bit που διαγράφει όλα τα μητρώα στατιστικών στοιχείων TX. Προστέθηκε νέος καταχωρητής CNTR_TX_STATUS σε μετατόπιση 0x946, που περιλαμβάνει ένα bit ισοτιμίας σφάλματος και ένα bit κατάστασης για το σκιερό αίτημα. |
Η νέα δυνατότητα υποστηρίζει βελτιωμένη αξιοπιστία στις αναγνώσεις μετρητών στατιστικών. Για να διαβάσετε έναν μετρητή στατιστικών στοιχείων, ορίστε πρώτα το bit σκιώδους αιτήματος για αυτό το σύνολο καταχωρητών (RX ή TX) και μετά διαβάστε από ένα στιγμιότυπο του καταχωρητή. Οι τιμές ανάγνωσης σταματούν να αυξάνονται όσο είναι σε ισχύ η λειτουργία σκιάς, αλλά οι υποκείμενοι μετρητές συνεχίζουν να αυξάνονται. Αφού επαναφέρετε το αίτημα, οι μετρητές επαναλαμβάνουν τις συσσωρευμένες τιμές τους. Επιπλέον, τα νέα πεδία καταχωρητή περιλαμβάνουν κατάσταση σφάλματος ισοτιμίας και καθαρά bit. |
| Τροποποιημένη μορφή δείκτη ευθυγράμμισης RS-FEC για να συμμορφώνεται με την πλέον οριστικοποιημένη ρήτρα 108 του IEEE 802.3by προσδιορισμός. Προηγουμένως, η δυνατότητα RS-FEC συμμορφωνόταν με το Πρόγραμμα 25 της Κοινοπραξίας 50G/3G, πριν από το IEEE οριστικοποίηση προδιαγραφών. |
Το RX RS-FEC τώρα ανιχνεύει και κλειδώνει τόσο στους παλιούς όσο και στους νέους δείκτες ευθυγράμμισης, αλλά το TX RS-FEC δημιουργεί μόνο τη νέα μορφή δείκτη ευθυγράμμισης IEEE. |
Σχετικές Πληροφορίες
- Οδηγός χρήσης 25G Ethernet IP Core
- Σφάλμα για τον πυρήνα IP Ethernet 25G στη Γνωσιακή Βάση
3.5. 25G Ethernet IP Core v16.1
Πίνακας 13. Έκδοση 16.1 Οκτωβρίου 2016
| Περιγραφή | Σύγκρουση |
| Αρχική έκδοση στη βιβλιοθήκη IP της Intel FPGA. | — |
Σχετικές Πληροφορίες
- Οδηγός χρήσης 25G Ethernet IP Core
- Σφάλμα για τον πυρήνα IP Ethernet 25G στη Γνωσιακή Βάση
3.6. Αρχείο Οδηγού χρήστη 25G Ethernet Intel Arria® 10 FPGA IP
Οι εκδόσεις IP είναι οι ίδιες με τις εκδόσεις λογισμικού Intel Quartus Prime Design Suite έως την έκδοση 19.1. Από την έκδοση λογισμικού Intel Quartus Prime Design Suite 19.2 ή νεότερη, οι πυρήνες IP έχουν ένα νέο σχήμα έκδοσης IP.
Εάν δεν αναφέρεται μια έκδοση πυρήνα IP, ισχύει ο οδηγός χρήσης για την προηγούμενη έκδοση πυρήνα IP.
| Έκδοση Intel Quartus Prime | Έκδοση IP | Οδηγός χρήσης |
| 20.3 | 19.4.0 | Οδηγός χρήσης 25G Ethernet Intel Arria® 10 FPGA IP |
| 19.4 | 19.4.0 | Οδηγός χρήσης 25G Ethernet Intel Arria 10 FPGA IP |
| 17.0 | 17.0 | Οδηγός χρήσης 25G Ethernet Intel Arria 10 FPGA IP |
3.7. 25G Ethernet Intel Arria 10 FPGA IP Design Example Χρήστης Αρχεία οδηγών
Οι εκδόσεις IP είναι οι ίδιες με τις εκδόσεις λογισμικού Intel Quartus Prime Design Suite έως την έκδοση 19.1. Από την έκδοση λογισμικού Intel Quartus Prime Design Suite 19.2 ή νεότερη, οι πυρήνες IP έχουν ένα νέο σχήμα έκδοσης IP.
Εάν δεν αναφέρεται μια έκδοση πυρήνα IP, ισχύει ο οδηγός χρήσης για την προηγούμενη έκδοση πυρήνα IP.
| Έκδοση Intel Quartus Prime | Έκδοση IP Core | Οδηγός χρήσης |
| 16.1 | 16.1 | Σχεδιασμός 25G Ethernet Example Οδηγός χρήσης |
Σημειώσεις έκδοσης 25G Ethernet Intel® FPGA IP
Online έκδοση
Αποστολή σχολίων
ID: 683067
Έκδοση: 2022.09.26
Έγγραφα / Πόροι
 |
intel 25G Ethernet Intel FPGA IP [pdf] Οδηγός χρήστη 25G Ethernet Intel FPGA IP, Ethernet Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |