Dynamická rekonfigurace ALTERA AN-676 v zařízeních Arria V a Cyclone V

ZAVEDENÍ

Altera® Transceiver Reconfiguration Controller dynamicky rekonfiguruje transceiver PHY v zařízeních Arria® V a Cyclone® V. Můžete použít funkce dynamické rekonfigurace pro překonfigurování kanálů transceiveru tak, aby podporovaly více nebo různé datové rychlosti a nastavení fyzického média (PMA), aniž by došlo k přerušení sousedních kanálů transceiveru nebo vypnutí kanálů transceiveru. Metody rekonfigurace jsou u zařízení Arria V, Cyclone V a Stratix® V podobné. Funkce podporované v zařízeních Arria V a Cyclone V jsou podmnožinou funkcí podporovaných v zařízeních Stratix V.

Související informace
Altera Transceiver PHY IP Core Uživatelská příručka

Metody rekonfigurace

Nastavení transceiveru můžete dynamicky měnit pomocí rekonfigurace založené na registru nebo na streameru. Obě metody používají k aktualizaci nastavení transceiveru sekvenci zápisů a čtení Avalon® -MM.

Související informace

• Specifikace rozhraní Avalon
• Viz diagramy časování přenosu čtení a zápisu.

Rekonfigurace založená na registru

Změna konfigurace založená na registru nevyžaduje žádné MIF files během procesu rekonfigurace. K provedení specifické rekonfigurační funkce používá sadu vyhrazených rekonfiguračních adres. K provedení této rekonfigurace používáte specifický tok. Design example v této aplikační poznámce ukazuje následující:

• Aktualizace analogové (PMA) rekonfigurace nastavení VOD
• Metoda pro spuštění kalibrace zkreslení pracovního cyklu (DCD).

Související informace

• Arria V GX Dynamic Reconfiguration Design Přample na straně 3
• Altera Transceiver PHY IP Core Uživatelská příručka
• Pro rekonfiguraci založenou na registrech tok čtení a zápisu.

Rekonfigurace založená na streameru

Režim rekonfigurace založený na streameru podporuje funkce rekonfigurace, které nejsou dosažitelné pomocí metody založené na registru. Existují dva podporované režimy: MIF Streaming a Direct Write. Oba režimy využívají modul streameru v ovladači rekonfigurace. Modul streameru používá stejnou adresu k provedení rekonfigurace. Hodnoty dat se však liší a musíte je zadat do Reconfiguration Controller.

• Režim streamování MIF (režim 0):
• Streamuje celý obsah souboru MIF
• Používá modul streamer

AdvantagV tomto režimu stačí použít pouze jeden příkaz k provedení procesu zápisu celého souboru MIF. Nemusíte ručně řídit proces zápisu na vyhrazené rekonfigurační adresy, jako je nastavení PMA, výběr referenčních hodin a výběr PLL. Design example demonstruje režim rekonfigurace založený na streameru při přepínání TX PLL připojeného ke kanálu transceiveru.

• Režim přímého zápisu (režim 1):
• Není vyžadováno žádné streamování MIF
• Musíte selektivně zapisovat rekonfigurační data
• Může vyžadovat více zápisů a čtení

Související informace

• Arria V GX Dynamic Reconfiguration Design Přample na straně 3
• Altera Transceiver PHY IP Core Uživatelská příručka

Funkce kalibrace transceiveru

Reconfiguration Controller podporuje dvě kalibrační funkce: zrušení offsetu a kalibraci zkreslení pracovního cyklu (DCD). Design example ukazuje, jak provést kalibraci DCD z ovladače Reconfiguration Controller.

Související informace

• Arria V GX Dynamic Reconfiguration Design Přample na straně 3
• Kalibrace zkreslení pracovního cyklu na straně 17

Nepodporovaný režim rekonfigurace

• Přepínání mezi kanálem pouze pro přijímač a kanálem pouze pro vysílač
• Přepínání mezi jednou PHY IP na jinou PHY IP (napřample, přepínání z deterministické latence PHY IP na vlastní PHY IP)
• Přepínání mezi režimem PMA Direct do režimu bez PMA Direct
• Konfigurace spojeného režimu
• Rekonfigurace TX PLL, pokud je TX PLL připojen ke spojeným kanálům

Arria V GX Dynamic Reconfiguration Design Přample

Design example používá Reconfiguration Controller k dynamické rekonfiguraci nativní PHY IP pro podporu více datových rychlostí 2500 Mbps a 5000 Mbps přepnutím externího PLL připojeného ke kanálu transceiveru. Design example používá zařízení 5AGXFB3H4F35C5 a je zkompilován se softwarem Quartus® II 12.1sp1. Příkazy pro rekonfiguraci se ovládají pomocí nástroje System Console, který se dodává se softwarem Quartus II. Tento design example demonstruje následující metody rekonfigurace:

• Rekonfigurace založená na streameru
• Změna konfigurace streamování MIF se používá k přepínání TX PLL, které jsou připojeny ke kanálu transceiveru.
• Rekonfigurace založená na registru
• Změna nastavení VOD
• Manuální spuštění kalibrace DCD

Design example se skládá z následujících modulů. Čísla odkazují na polohu modulů na následujícím obrázku. Diagram na úrovni systému ukazuje, jak různé moduly interagují v návrhu rekonfigurace, napřample.

• Arria V GX Transceiver Native PHY IP
• Řadič rekonfigurace transceiveru
• Systém Qsys
• PHY Reset Controller
• CMU PLL – Transceiver PLL
• Frakční PLL (fPLL) – Altera fPLL
• ROM obsahující soubor MIF pro rekonfiguraci
• In-System Sources and Probes (ISSP)

Schéma systému

Vytvoření systému Qsys

• Spusťte software Quartus II
• Na File klikněte na Otevřít
• Procházejte a vyberte soubor console_interface.qsys file umístěný v adresáři original_design/
• Klikněte na Otevřít

Systémové komponenty Qsys

• JTAG do Avalon Master Bridge komponenta působí jako hlavní v designu example a je hlavním komunikačním kanálem mezi nástrojem System Console a externím slave rozhraním v návrhu. Nástroj System Console vydává Avalon čtení a zápis do Reconfiguration Controller, aby provedl rekonfiguraci PHY IP.
• Komponenta External Slave Interface exportuje všechny požadované signály Avalon do návrhu nejvyšší úrovně.
• S exportovanými signály Avalon může systém Qsys komunikovat s jakoukoli komponentou vyhovující Avalonu, která se nachází mimo knihovnu komponent Qsys.
• Transceiver Reconfiguration Controller je komponenta kompatibilní s Avalon.
• Proto musí být komponent externího Slave Interface připojen k JTAG na Avalon Master Bridge.
• Komponenta PIO využívá externí vstup jako řídicí bity v systému.
• V tomto provedení napřample, je PIO připojen k portu rate_select, který se používá ke spuštění změny rychlosti kanálu z 2500 Mbps na 5000 Mbps.
• PIO se připojuje k JTAG na Avalon Master Bridge. Můžete také připojit libovolný PIO ke stavovým bitům, které mají být monitorovány externě slave rozhraním.

Obrázek 2: Mapa komponent systému Qsys

Tabulka 1: Mapa paměti systému Qsys

Vytvoření nativní PHY IP transceiveru

Související informace

Podpora nástroje pro integraci systému Qsys

Vytvoření nativní PHY IP transceiveru

Design example používá Arria V Native PHY IP jako jediný duplexní kanál transceiveru. Na rozdíl od jiných PHY IP nezahrnuje Native PHY IP rozhraní Avalon-MM. Místo toho vystavuje všechny signály přímo jako porty. V tomto provedení napřample, Native PHY IP je propojena s Reset Controllerem, Reconfiguration Controllerem a ISSP.

Nativní PHY je vytvořeno tak, že k taktování datových kanálů se používají dvě vysílací PLL. Obě vysílací PLL jsou konkretizovány pomocí externích transceiverů PLL. CMU PLL a fPLL jsou vybrány jako externí PLL transceiveru. Postupujte podle kroků na následujících obrázcích pro nastavení parametrů požadovaných Native PHY pro přepínání mezi dvěma externími PLL transceiveru.

Obrázek 3: Možnosti datové cesty, nastavení TX PMA a TX PLL0 v nativní PHY IP

1. Zaškrtněte tuto možnost, chcete-li použít externí TX PLL
2. Použijte 2 externí PLL
3. Označte, že TX PLL 0 odpovídá nastavení PLL na kartě PMA
4. TX PLL 0 je nastaveno na 2500 Mbps

Obrázek 4: Nastavení TX PLL 1 a RX PMA v Native PHY IP

Zapněte možnost Povolit dynamickou rekonfiguraci CDR, abyste povolili změnu datové rychlosti CDR během rekonfigurace na základě streameru. S připojeným ovladačem rekonfigurace můžete selektivně určit, který přenosový PLL se použije.
Viz gxb_duplex.v file v provedení napřample pro standardní nastavení PCS.
Související informace
Altera Transceiver PHY IP Core Uživatelská příručka
Další informace o tom, jak vytvořit instanci možností Native PHY IP Datapath, Standard PCS a RX PMA.

Vytvoření řadiče rekonfigurace

Reconfiguration Controller řídí dynamickou rekonfiguraci Arria V a Cyclone V PHY IP. Následující kroky popisují, jak nastavit Reconfiguration Controller pro dynamické ovládání nastavení PMA, změnu výběru PLL streamováním MIF a ruční spuštění kalibrace DCD. Nativní PHY IP vytvořená v předchozí části vyžaduje dvě rekonfigurační rozhraní, jedno pro REGULAR RX/TX Channel a jedno pro CDR TX PLL, jak je znázorněno na následujícím obrázku. Informace o logickém rozhraní můžete ověřit ve zprávě o rekonfiguraci transceiveru

Obrázek 5: Zpráva o rekonfiguraci transceiveru

Zpráva o rekonfiguraci transceiveru se nachází v části Fitter Report > GXB Report. Viz nastavení parametrů na obrázku níže pro nastavení funkcí rozhraní, funkcí kalibrace transceiveru, analogových funkcí a funkcí rekonfigurace.

Obrázek 6: Řadič pro rekonfiguraci transceiveru Arria V

Sekce Balíčky rozhraní specifikuje dva balíky rozhraní. První rozhraní je připojeno ke kanálům RX/TX, jak je znázorněno na obrázku 5. Druhé rozhraní je připojeno k CMU PLL. Následující tabulka ukazuje připojení svazků rozhraní v návrhu nejvyšší úrovně file a5_top.v.

Tabulka 2: Parametry svazků rozhraní

Rekonfigurační porty   [69:0] ch0_0_to_xcvr [45:0] ch0_0_from_xcvr	Nativní PHY/CMU PLL porty   [69:0] reconfig_to_xcvr [45:0] reconfig_from_xcvr	Připojeno k   Připojeno ke kanálu RX/TX
[69:0] ch1_1_to_xcvr [45:0] ch1_1_from_xcvr	[69:0] reconfig_to_cmu [45:0] reconfig_from_cmu	Připojeno k CMU PLL

V části Funkce kalibrace vysílače a přijímače zapněte možnost Povolit kalibraci pracovního cyklu. V části Analogové funkce zapněte možnost Povolit analogové ovládací prvky, abyste povolili změnu konfigurace nastavení VOD. V části Funkce rekonfigurace zapněte možnost Povolit rekonfiguraci kanálu/PLL, abyste povolili proces rekonfigurace na základě streameru. Tento režim rekonfigurace překonfiguruje datovou cestu TX/RX, nastavení CDR a výběr TX PLL. Po zadání všech parametrů můžete vygenerovat Reconfiguration Controller.

Související informace: Kalibrace zkreslení střída na straně 17 Kalibrace zkreslení střída (DCD) se používá ke kalibraci TX střídy, aby se kompenzovalo zešikmení způsobené různými hodinovými sítěmi.

Vytvoření CMU PLL pomocí Arria V Transceiver PLL

Design example používá Arria V Transceiver PLL k taktování kanálu transceiveru na 5000 Mbps. Když zapnete možnost Use external TX PLL v Native PHY IP, můžete se připojit k tomuto externímu transceiveru PLL. Tento transceiver PLL odkazuje na CMU PLL, jak je znázorněno v systémovém diagramu. Tuto IP můžete vytvořit v MegaWizard™ Plug-in Manager > Rozhraní > Transceiver PHY > Arria V Transceiver PLL v12.1. Podle následujícího obrázku nastavte parametry pro CMU PLL

Podle následujícího obrázku nastavte parametry pro CMU PLL.
Obrázek 7: Nastavení parametrů PLL transceiveru Arria V při konfiguraci jako CMU PLL

Použití ovladače pro rekonfiguraci transceiveru pro dynamickou rekonfiguraci v zařízeních Arria V a Cyclone V

Vytvoření zlomkového PLL (fPLL) pomocí Altera PLL

Pokud neprovádíte dynamickou rekonfiguraci nastavení parametrů PLL, nemusíte zapínat možnost Povolit rekonfiguraci PLL. Tato možnost vám umožňuje změnit nastavení PLL tak, aby podporovala různé přenosové rychlosti.

Poznámka: Pokud ve svém návrhu používáte fPLL a chcete přepnout fPLL s jiným CMU PLL, musíte vytvořit instanci CMU PLL pomocí Arria V Transceiver PLL IP. Zapněte možnost Použít externí TX PLL v Native PHY IP pro vytvoření instance CMU PLL.

Vytvoření zlomkového PLL (fPLL) pomocí Altera PLL

Design example používá Altera PLL v12.1 ke konfiguraci fPLL pro taktování kanálu transceiveru na 2500 Mbps. Chcete-li připojit nativní PHY IP k fPLL, musíte zapnout možnost Použít externí TX PLL v nativní PHY IP. Tuto IP můžete vytvořit v MegaWizard Plug-in Manager > IO > Altera PLL v12. Pro nastavení parametrů v fPLL se podívejte na obrázek níže.

Obrázek 8: Nastavení parametrů Altera PLL při konfiguraci jako fPLL

Vytvoření ovladače PHY Reset Transceiveru

Design example používá ovladač PHY Reset Transceiveru k ovládání sekvence resetování kanálu transceiveru. Jak je znázorněno na obrázku níže, nastavte pole Počet TX PLL na 2. V tomto provedení napřample, přepnete TX PLL mezi CMU PLL a fPLL. Proto musíte připojit oba PLL locked signály, pll_locked[1:0], k resetovacímu ovladači, aby bylo indikováno uvolnění tx_digitalreset. Ovladač resetu uvolní tx_digitalreset, kdykoli dojde k potvrzení na některém ze signálů pll_locked[1:0]. Zbývající nastavení v ovladači PHY Reset Controller ponechte na výchozí hodnoty.

Altera Corporation: Použití ovladače pro rekonfiguraci transceiveru pro dynamickou rekonfiguraci v zařízeních Arria V a Cyclone V

Obrázek 9: Nastavení parametrů regulátoru pro resetování transceiveru

Vytvoření ROM, která obsahuje soubor MIF pro rekonfiguraci

Dynamickou rekonfiguraci nativního PHY lze provést pomocí jedné ze dvou metod: založené na registru a založené na streameru. Rekonfigurace založená na registrech se provádí zápisem do specifické sady registrů mapovaných v paměti v kanálu transceiveru. Rekonfigurace založená na streameru se provádí streamováním souboru MIF, který obsahuje data o rekonfiguraci, do ovladače Reconfiguration Controller. Níže uvedené kroky popisují, jak vygenerovat MIF pro rekonfiguraci pro návrh napřample

Poznámka: Ke kompilaci původního návrhu a návrhu MIF by měly být použity dva různé adresáře návrhu. Tento postup zabraňuje neúmyslnému smazání nebo úpravě návrhu files. Návrh MIF může být stejně jednoduchý jako design s pouhou nativní instancí PHY IP file. K vygenerování souboru MIF můžete také použít původní návrh, jak je navrženo v následující části.

Sestavení návrhu Přample

Design MIF je původní design s různými nastaveními specifikovanými pro Native PHY IP. V původním návrhu je počáteční datová rychlost nastavena na 2500 Mbps. Změňte nastavení Native PHY IP tak, aby po rekonfiguraci MIF byla rychlost přenosu dat 5000 Mb/s. Pro generování MIF použijte níže uvedenou tabulku pro nastavení v Native PHY IP. Změní se pouze nastavení na kartě TX PMA.

Tabulka 3: Generování MIF v referenci s nativním nastavením PHY IP

MIF č.       1	MIF (Mb/s)	PMA			TX PMA			TX PLL 0		TX PLL 1
		Data Hodnotit (Mb/s)	TX Místní hodinový divizní faktor	TX PLL Základní datová rychlost (Mb/s)	Použití externí TX PLL	Počet TX PLL	Hlavní TX PLL Logický index	PLL Základní datová rychlost (Mb/s)	Vybrané hodiny Síť	PLL Základní datová rychlost (Mb/s)	Vybrané hodiny Síť
	2500	2500	1	2500	Povoleno	2	0	2500	nevázané	5000	nevázané
2	5000	5000	1	5000	Povoleno	2	1	2500	nevázané	5000	nevázané

Sestavení návrhu Přample

Proces kompilace generuje programování .sof file pro zařízení Arria V. V tomto bodě postupu existují dva návrhy: původní návrh a návrh MIF. V tomto bodě postupu existují dva návrhy: původní návrh a návrh MIF. Nejprve se zkompiluje návrh souboru MIF, protože vygenerovaný soubor MIF bude použit původním návrhem. Konkrétně se MIF generovaný návrhem MIF používá v původním návrhu ke konfiguraci z jedné datové rychlosti na druhou. Chcete-li sestavit design:

• Otevřete projekt MIF v softwaru Quartus II.
• V nabídce Zpracování klepněte na tlačítko Spustit kompilaci.

Změny, které provedete v návrhu MIF, jsou parametry Native PHY IP uvedené v tabulce „Generování MIF v Referenčním návodu s Native PHY IP Settings“. Vygenerujte návrh 5000 Mb/s nastavením parametrů ve vaší nativní PHY IP a vytvořte mif_5000.mif file. Dále vygenerujte návrh 2500 Mb/s nastavením parametrů ve vaší nativní PHY IP a vytvořte mif_2500.mif file.

Poznámka: Pokud se zobrazí chybová zpráva související s chybějícím souborem .mif (před vygenerováním souboru MIF a jeho specifikací ve Správci zásuvných modulů ROM MegaWizard), vyberte možnost „Ne, nechte prázdné“ na kartě Inicializace paměti modulu MegaWizard Plug- Ve Správci.

Po úspěšné kompilaci se v adresáři projektu návrhu MIF vytvoří adresář reconfig_mif. Pro každou datovou rychlost se používají následující MIF:

• 2500 Mbps – mif_2500.mif
• 5000 Mbps – mif_5000.mif

Původní návrh je sestaven podle návrhu MIF. Před kompilací původního návrhu však musíte zadat soubor MIF vytvořený návrhem souboru MIF. Modul mif_rom se používá k uložení souboru MIF. Chcete-li zadat soubor MIF, postupujte podle následujících kroků.

• Otevřete původní projekt v softwaru Quartus II.
• Spusťte MegaWizard Plug-In Manager z nabídky Nástroje.
• Z MegaWizard přejděte do adresáře original_design/ a vyberte mif_rom.v.
• Všechny parametry jsou stejné kromě toho, že musíte zadat soubor MIF. Zadejte soubor mif_design/reconfig_mif/mif_2500.mif file procházením MIF.
• Kliknutím na Dokončit vygenerujete nový modul mif_rom.
• Opakujte tyto kroky pro ROM pro uložení MIF pro 5000 Mb/s.

Po zadání souboru MIF je původní návrh připraven ke kompilaci. Při sestavování návrhu postupujte podle níže uvedených kroků.

• Otevřete původní projekt v softwaru Quartus II.
• V nabídce Zpracování klepněte na tlačítko Spustit kompilaci.

Po úspěšné kompilaci a file s názvem a5_top.sof bude existovat v originálu/výstupu_files/ adresář. Tento SOF se používá k programování zařízení Arria V GX.
Poznámka: V tomto návrhu je pouze jeden projekt .qar, napřample. Použijte tento projekt .qar jako původní návrh i jako návrh souboru MIF ke generování souboru MIF files. Chcete-li vytvořit návrh souboru MIF, duplikujte původní návrh.

Související informace
Vytvoření paměti ROM, která obsahuje soubor MIF pro rekonfiguraci na straně 11 Viz tabulka „Generování MIF v referenční příručce s nativním nastavením PHY IP“.

Vytváření zdrojů a sond v systému (ISSP)

ISSP je instancí, aby řídil reset PHY, umožnil sériovou zpětnou vazbu a zarovnal hranice slov na přijatých datech. Systém Qsys komunikuje s ISSP za účelem řízení nativního PHY.

Tabulka 4: ISSP a jeho ovládání v návrhu Příkladample

Bit   [2]	ISSP   rx_std_wa_patternalign	Popis   Zarovná hranice slov v režimu ručního zarovnání
[1]	rx_seriallpbken	Umožňuje sériovou smyčku kanálu transceiveru
[0]	hssi_reset	Používá se jako reset systému

Provádění rekonfigurace pomocí nástroje System Console Tool

S Avalonem JTAG Master Bridge, rekonfigurační příkazy jsou přímo streamovány do Reconfiguration Controller přes JTAG přístav. Nástroj System Console vydává příkazy k zahájení dynamické rekonfigurace nativní PHY IP. Tento design exampSoubor používá Tcl skript s názvem main.tcl, který se skládá z několika různých procedur s různou funkčností

Provádění rekonfigurace pomocí nástroje System Console Tool

Poznámka: Před spuštěním systémové konzoly naprogramujte zařízení Arria V GX pomocí SOF vygenerovaného v předchozí části. Současné otevření programátoru i systémové konzoly může způsobit chyby programování.

Než bude možné provést jakoukoliv rekonfiguraci, musíte nejprve spustit nástroj System Console. Chcete-li spustit systémovou konzolu, proveďte následující kroky:

• Naprogramujte zařízení Arria V pomocí SOF generovaného z původního návrhu
• Spusťte software Quartus II
• V softwaru Quartus II v nabídce Nástroje klepněte na položku Qsys
• V nástroji Qsys v nabídce Nástroje klepněte na položku Systémová konzola
• Ujistěte se, že aktuální pracovní adresář obsahuje main.tcl

Následující tabulka uvádí postupy v main.tcl. Chcete-li provést proces rekonfigurace, můžete zadat název procedury a její hodnotu. Ověřte své výsledky klepnutím na signál file (stp1.stp) pohledem na signály uvedené v následující tabulce.

Tabulka 5: Popis procedur v main.tcl

Název příkazu     txpll_register	0	Popis   Vyberte logické TX PLL 0 jako TX PLL (fPLL). Pouze Frekvence tx_std_clkout je aktualizována.
	1	Vyberte logické TX PLL 1 jako TX PLL (CMU PLL). Aktualizuje se pouze frekvence tx_std_clkout.
txpll_mif	2500	Vyberte logické TX PLL 0 jako TX PLL (fPLL). Jak frekvence tx_std_clkout, tak rx_std_clkout jsou aktualizovány.
	5000	Vyberte logické TX PLL 1 jako TX PLL (CMU PLL). Jak frekvence tx_std_clkout, tak rx_std_clkout jsou aktualizovány.
resetovat	N/A	Obnovení systému
sloopback	1	Povolit sériovou zpětnou vazbu. Ověřte pomocí rx_seriallpbken port v signálu kohoutku file
	0	Zakázat sériovou smyčku. Ověřte pomocí rx_seriallpbken port v signálu kohoutku file
read_vod	N/A	Přečíst zpět hodnotu VOD (přečíst zpět data v hexadecimální hodnotě)
psát_vod	0-63	Zápis hodnoty VOD s platným nastavením 0-63

Chcete-li znovu nakonfigurovat kanál transceiveru, zadejte v konzole Tcl příkazy pro rekonfiguraci, jak je uvedeno níže. Napřampten:

• zdroj main.tcl sloop back 1
  • >> Povolit sériovou zpětnou vazbu
• txpll_mif 2500
  • >> TX PLL přepnout na fPLL. Datový kanál s rychlostí 2500 Mbps
• resetovat
  • >> Resetujte kanál transceiveru po každém streameru
  • >> rekonfiguraci
• txpll_mif 5000
  • >> TX PLL přepnout na CMU PLL. Datový kanál s rychlostí 5000 Mbps
• resetovat
  • >> Resetujte kanál transceiveru po každém streameru
  • >> rekonfiguraci

Tyto příkazy umožňují systémové konzole komunikovat přímo s Avalonem na JTAG Bridge Master, který zase komunikuje s Reconfiguration Controller.

Související informace

• Analýza a ladění návrhů pomocí systémové konzoly
• Altera Transceiver PHY IP Core Uživatelská příručka
• Další informace o konkrétní mapě adres spojené s ovladačem rekonfigurace

Streamování souboru MIF pro provedení změny konfigurace kanálu
Přepnutím TX PLL změňte kanál transceiveru z 2500 Mbps na 5000 Mbps. PLL můžete přepnout streamováním souboru MIF.

Tabulka 6: Kroky pro použití režimu rekonfigurace založené na streameru

Krok   1

Krok rekonfigurace   Napište na logický kanál rejstřík

Adresa mapy paměti   0x38

Hodnota Napsáno   0h

Popis   Vybrán logický kanál 0 (Physical ch0)

Manuální spouštění pro DCD kalibraci IP přes Registr-based Reconfiguration

Krok	Krok rekonfigurace	Adresa mapy paměti	Hodnota Napsáno	Popis
2	Zapište MIF režim 0 do ovládání a stav rejstřík	0x3A	0h	Je vybrán režim streamování
3	Napište na "Vlastnosti" offset rejstřík	0x3B	0h	Vyberte „Základní adresa MIF“
4	Napište na data offset rejstřík	0x3C	8000h	Zadejte základní adresu na 8000h (1)
5	Napište do části „write“. ovládání a stav rejstřík	0x3A	1h	Spusťte operaci „zápisu“.
6	Napište na "Vlastnosti" offset zaregistrujte pro spuštění operace MIF	0x3B	1h	Vyberte „Start MIF Stream“
7	Napište na data offset zaregistrovat, aby se spustil proces zápisu MIF	0x3C	1h	Soubor 1 ke spuštění streamování MIF
8	Napište do části „write“. ovládání a stav rejstřík	0x3A	1h	Spusťte operaci „zápis“.

Související informace
Altera Transceiver PHY IP Core Uživatelská příručka
Popis modulu Streamer naleznete v části Rekonfigurace založená na streameru.

Manuální spouštění pro DCD kalibraci IP přes Registr-based Reconfiguration

Kalibrační IP DCD můžete spustit ručně. Následující tabulka uvádí kroky pro přístup k rekonfigurační adrese vyhrazené pro DCD kalibrační IP. Kalibrační IP DCD musíte spustit, když přepnete z 2500 Mbps na 5000 Mbps, protože přepne síť hodin a přenosová rychlost kanálu je >4915.2 Mbps. V provedení example, kalibrace DCD se spustí, když datový kanál běží rychlostí 5000 Mbps a poté, co dojde k přepnutí TX PLL. Další podrobnosti najdete v proceduře txpll_mif v main.tcl.

Tabulka 7: Použití metody rekonfigurace založené na registru ke spuštění kalibrace DCD

Krok	Krok rekonfigurace	Adresa mapy paměti	Hodnota Napsáno	Popis
1	Napište na logický kanál rejstřík	0x48	0h	Vybrán logický kanál 0 (Physical ch0)
2	Napište na data offset rejstřík	0x4B	0h	Vyberte režim kalibrace DCD

1. Můžete vybrat libovolnou základní adresu kromě Reconfiguration Controller a hlavní základní adresy Avalon-MM

Provádění VOD Rekonfigurace prostřednictvím Registr-Based Reconfiguration

Krok	Krok rekonfigurace	Adresa mapy paměti	Hodnota Napsáno	Popis
3	Napsat 1 pro ruční spuštění ON DCD kalibrační IP	0x4C	1h	Ručně zapněte DCD kalibrační IP
4	Zkontrolujte signály reconfig_busy	Přístav	N/A	signál reconfig_busy zůstává aktivní, dokud DCD IP kalibruje TX buffer.
5	Napsat 0 pro ruční spuštění OFF DCD kalibrační IP	0x4C	0h	Ručně vypněte DCD kalibrační IP

Poznámka: Resetujte svůj kanál po každé ruční kalibraci DCD.

Provádění VOD Rekonfigurace prostřednictvím Registr-Based Reconfiguration
Můžete překonfigurovat kanál transceiveru a změnit nastavení VOD Chcete-li ověřit nová nastavení, proveďte zápis na kanál a načtěte zpět nastavení VOD.

Tabulka 8: Použití metody změny konfigurace založené na registraci k překonfigurování nastavení VOD

Krok	Krok rekonfigurace	Adresa mapy paměti	Hodnota Napsáno	Popis
1	Napište na logický kanál rejstřík	0x08	0h	Vybrán logický kanál 0 (Physical ch0)
2	Napište na PMA offset rejstřík	0x0B	0h	Vyberte nastavení VOD
3	Zapište platná nastavení VOD	0x0C	0-63	Nastavte nastavení VOD se zadanými platnými nastaveními
4	Napište do části „write“. ovládání a stav rejstřík	0x0A	1h	Spusťte operaci „zápisu“.

Související informace

Altera Transceiver PHY IP Core Uživatelská příručka
Další informace o adrese registru a příslušných bitech pro přístup pro procesy čtení a zápisu naleznete v kapitole „Jádro IP řadiče rekonfigurace vysílače“.

Kalibrace zkreslení pracovního cyklu

Kalibrace DCD (Duty Cycle Distortion) se používá ke kalibraci pracovního cyklu TX pro kompenzaci zešikmení způsobeného různými hodinovými sítěmi. Při přepínání z 2500 Mbps na 5000 Mbps musíte zapnout DCD kalibrační IP, protože přepínání TX PLL způsobí použití jiné sítě s hodinami. Povolte DCD kalibrační IP pro zařízení Arria V a Cyclone V, pokud platí některá z následujících podmínek:

• Přenosová rychlost je ≥ 4915.2 Mbps
• Přepínání sítě hodin (přepínání TX PLL) a přenosová rychlost je ≥ 4915.2 Mbps

Vlastnosti a možnosti kalibrace DCD jsou shrnuty v následující tabulce. Chcete-li aktivovat DCD Calibration IP, podívejte se na podmínky použití.

Tabulka 9: Funkce kalibrace DCD a jejich možnosti

Funkce kalibrace transceiveru       Povolit kalibraci pracovního cyklu	Volba   Povoleno	Popis   Použijte DCD kalibrační IP během zapnutí nebo uživatelského režimu	Podmínka použití   • Přenosová rychlost ≥ 4915.2 Mbps • Přepínání sítě hodin (přepínání TX PLL) a přenosová rychlost je ≥ 4915.2 Mb/s
	Zakázáno	Zakázané funkce kalibrace DCD	Přenosová rychlost < 4915.2 Mbps
Kalibrujte pracovní cyklus během zapnutí	Povoleno	DCD kalibrace IP proces v režimu zapnutí a během uživatelského režimu (manuální DCD kalibrace)	Přenosová rychlost ≥ 4915.2 Mbps
	Zakázáno	DCD kalibrační IP se nespustí v režimu zapnutí, ale může být stále spuštěn během uživatelského režimu, pokud je Povolit kalibraci pracovního cyklu možnost je povolena	• Změna rychlosti přenosu dat z < 4915.2 Mbps až ≥ 4915.2 Mbps • Přepínání sítě hodin (přepínání TX PLL) a přenosová rychlost je ≥ 4915.2 Mb/s
Vytvořte volitelné stavové porty kalibrace	N/A	tx_cal_busy , rx_cal_busy , cal_busy_in porty vystaveny	tx_cal_busy by měl být připojen k portu cal_busy_in, pokud používáte více než jeden Reconfiguration Controller na každé straně zařízení

Poznámka: Nepovolujte kalibraci DCD pro aplikace běžící rychlostí < 4915.2 Mb/s. V následující tabulce jsou uvedeny podmínky využití rychlosti přenosu dat a kdy povolit zapnutí napájení a ruční kalibraci DCD IP.

Tabulka 10: Použití kalibrace DCD

Podmínky použití rychlosti přenosu dat (Mbps).			Kalibrace DCD
Věc	Z	Na	Zapněte napájení	Manuál

1	< 4915.2	< 4915.2	x	x
2	< 4915.2	≥ 4915.2	x	Povoleno
3	≥ 4915.2	< 4915.2	Povoleno	x
4	≥ 4915.2	≥ 4915.2	N/A	N/A
Example 1	6144	9830.4	Povoleno	Povoleno
Example 2	9830.4	6144	Povoleno	x
Síťový přepínač hodin (přepínání TX PLL)
1	< 4915.2	< 4915.2	x	x
2	< 4915.2	≥ 4915.2	x	Povoleno
3	≥ 4915.2	< 4915.2	Povoleno	x
4	≥ 4915.2	≥ 4915.2	Povoleno	Povoleno

Poznámka: Pokud máte kanály, které potřebují povolit DCD kalibrační IP z levé i pravé strany zařízení, musíte použít jeden řadič rekonfigurace transceiveru na každou stranu zařízení. To platí jak pro zapnutí, tak pro manuální DCD režim.

Obrázek 10: Zřetězení ovladače rekonfigurace

Protože tento design example ukazuje, že Reconfiguration Controller poskytuje snadnou a účinnou metodu pro dynamickou změnu nastavení Arria V GX Native PHY IP, včetně přepínání TX PLL, aktualizací nastavení VOD a spouštění procesu kalibrace DCD během uživatelského režimu.

Historie revizí dokumentu

Tabulka 11: Historie revizí dokumentu

Datum prosince 2015	Verze 2015.12.04	Změny Aktualizováno URLs pro odkazy v několika sekcích.
březen 2015	2015.03.04	Opravena položka „Value Written“ v kroku 5 v tabulce „Použití metody rekonfigurace založené na registru ke spuštění kalibrace DCD“.
dubna 2014	2014.04.01	Přidán odkaz na referenční návrh example v „Arria V GX Dynamic Reconfiguration Design Example“ sekce.
ledna 2014	2014.01.21	• Aktualizována část „Vytvoření ROM, která obsahuje soubor MIF pro rekonfiguraci“. • Aktualizován soubor ” Compiling the Design Example“ sekce. • Aktualizována část „Manuální spouštění pro DCD Calibration IP via Register-based Reconfiguration“.
října 2013	2013.10.11	Byla aktualizována tabulka „Using the Register-Based Reconfiguration Method to Reconfigure VOD Settings“.

Datum	Verze	Změny
dubna 2013	2013.04.11	• Aktualizace tabulky „Použití metody rekonfigurace založené na registru ke spuštění kalibrace DCD“. • Přidána poznámka za tabulku „Použití kalibrace DCD“.
březen 2013	2013.03.01	Počáteční vydání.

Altera Corporation: Použití ovladače pro rekonfiguraci transceiveru pro dynamickou rekonfiguraci v zařízeních Arria V a Cyclone V

Dokumenty / zdroje

Dynamická rekonfigurace ALTERA AN-676 v zařízeních Arria V a Cyclone V [pdfUživatelská příručka Dynamická rekonfigurace AN-676 v zařízeních Arria V a Cyclone V, AN-676, Dynamická rekonfigurace v zařízeních Arria V a Cyclone V, zařízení Arria V a Cyclone V

Reference

• Uživatelská příručka