Intel UG-01155 IOPLL FPGA IP Core User Guide
U UG-01155 IOPLL FPGA IP Core User Guide furnisce struzzioni dettagliate nantu à cumu cunfigurà è aduprà Intel® FPGA IP Core per i dispositi Arria® 10 è Cyclone® 10 GX. Cù supportu per sei modi di feedback di clock differenti è finu à nove signali di output di clock, stu core IP hè un strumentu versatile per i disegnatori FPGA. Questa guida aghjurnata per Intel Quartus Prime Design Suite 18.1 copre ancu u cambiamentu di fase dinamica PLL è l'input PLL adiacente per u modu in cascata PLL.