intel v19.4.2 CPRI FPGA IP
Informazione di u produttu
| Versione | Descrizzione | Impattu | Information Related |
|---|---|---|---|
| v19.6.0 | Supportu aghjuntu per u modu di Bypass PCS Ethernet GMII. Aggiuntu paràmetru Ethernet PCS Bypass. |
— | Intel Quartus Prime Pro Edition: Versione 22.3 Software è Note di liberazione di supportu di u dispositivu |
| v19.5.0 | Aggiuntu u supportu Spyglass CDC per l'Intel Agilex F-tile dispusitivi. |
— | Intel Quartus Prime Pro Edition: Versione 22.2 Software è Note di liberazione di supportu di u dispositivu |
| v19.4.3 | Supportu aghjuntu per u simulatore QuestaSim *. Eliminatu u supportu per ModelSim* SE è simulatore NCSim. |
— | Intel Quartus Prime Pro Edition: Versione 22.1 Software è Note di liberazione di supportu di u dispositivu |
| v19.4.2 | Aggiuntu supportu 1.2288G CPRI Line Bit Rate per Intel Agilex dispusitivi F-tile. |
— | Intel Quartus Prime Pro Edition: Versione 21.4 Software è Note di liberazione di supportu di u dispositivu |
| v19.4.0 | Aggiuntu novu paràmetru: Generate exampu disignu per (ED_TYPE). Supportu aghjuntu per i dispositi Intel Agilex F-tile. Aggiuntu novu paràmetru: Abilita a resincronizazione di u numeru di frame radio CPRI à valore desideratu. Aggiuntu novu signalu: aux_bfn_resync_value [11: 0]. Aggiuntu Supportu di simulatore Xcelium * per Design Example. |
— | N/A |
| v19.3.0 | Restrizzione di Design Synopsys mejorata file. Capacità aghjuntu à restringe ogni istanza specificamente in modu chì nisuna limitazione sovrapposizione tra istanze CPRI di diverse configurazioni. |
— | Intel Quartus Prime Pro Edition: Versione 20.4 Software è Note di liberazione di supportu di u dispositivu |
| v19.2.0 | Aghjunghje supportu per i dispositi Intel Stratix 10 E-tile. Aggiuntu novi paràmetri: tile Transceiver à esse usatu è Abilita Reed-Solomon Correzione di errore in avanti (RS-FEC). |
— | Intel Quartus Prime Pro Edition: Versione 19.2 Software è Note di liberazione di supportu di u dispositivu |
| v18.1 | Cambiatu u nome di l'IP in CPRI Intel FPGA IP in Intel Catalogu IP Quartus Prime. Rinominatu u paràmetru IP: Altera Debug Master Endpoint (ADME) à Native PHY Debug Master Endpoint (NPDME). |
— | N/A |
Istruzzioni per l'usu di u produttu
- Assicuratevi di avè a versione necessaria di Intel Quartus Prime Pro Edition installata.
- Fate riferimentu à a versione specifica di l'IP CPRI Intel FPGA elencata in a tavula sopra per infurmazioni detallate nantu à e so caratteristiche è e migliure.
- Segui l'istruzzioni furnite in i ducumenti d'infurmazioni cunnessi per ogni versione per cunfigurà bè è aduprà l'IP CPRI Intel FPGA.
- Sè aduprate un simulatore, assicuratevi di utilizà u simulatore supportatu citatu in a descrizzione di a versione rispettiva.
- Per qualsiasi assistenza o feedback supplementu, riferite à a sezione "Mandà Feedback" in u manuale d'utilizatore o cuntattate u squadra di supportu di u produttu.
CPRI Intel® FPGA IP Core Release Notes
U numeru di versione Intel FPGA IP (XYZ) pò cambià cù ogni versione di software Intel Quartus® Prime. Un cambiamentu in:
- X indica una rivisione maiò di l'IP. Se aghjurnà u software Intel Quartus Prime, deve rigenerate l'IP.
- Y indica chì l'IP include novi funziunalità. Rigenerate u vostru IP per include queste novi funziunalità.
- Z indica chì l'IP include cambiamenti minori. Rigenerate u vostru IP per include questi cambiamenti.
Information Related
- Introduzione à i Core IP Intel FPGA
- CPRI Intel FPGA IP User Guide
CPRI Intel FPGA IP v19.6.0
Tabella 1. v19.6.0 2022.11.15
| Versione Intel Quartus Prime Pro Edition | Descrizzione | Impattu |
| 22.3 | Supportu aghjuntu per u modu di Bypass PCS Ethernet GMII. | — |
| Parametru aghjuntu Bypass Ethernet PCS. | — | |
| Aghjunghjite i seguenti signali (disponibili quandu u Bypass Ethernet PCS u paràmetru hè attivatu):
• gmii_rx_fifo_rvalid • gmii_rx_fifo_rdata • gmii_tx_fifo_wready • gmii_tx_fifo_wdata |
— |
Intel Quartus Prime Pro Edition: Versione 22.3 Software è Supportu per i Dispositivi Note di versione
CPRI Intel FPGA IP v19.5.0
Tabella 2. v19.5.0 2022.10.07
| Versione Intel Quartus Prime Pro Edition | Descrizzione | Impattu |
| 22.2 | Aggiuntu u supportu di switch di velocità dinamica per i dispositivi Intel Agilex™ F-tile in CPRI Intel FPGA IP è Design Example. | — |
| Aghjunghjite i seguenti signali: | — | |
| • ehip_tx_pll_refclk_hs_link | ||
| • ehip_tx_pll_refclk_ls_link | ||
| • ehip_rx_cdr_refclk_hs_link | ||
| • ehip_rx_cdr_refclk_ls_link | ||
| Aggiuntu u supportu Spyglass CDC per i dispositi Intel Agilex F-tile. | — |
Information Related
Intel Quartus Prime Pro Edition: Versione 22.2 Software è Supportu per i Dispositivi Note di versione
CPRI Intel FPGA IP v19.4.3
Tabella 3. v19.4.3 2022.07.01
| Versione Intel Quartus Prime Pro Edition | Descrizzione | Impattu |
| 22.1 | Supportu aghjuntu per u simulatore QuestaSim *. | — |
| Eliminatu u supportu per u simulatore ModelSim* SE è NCSim. | — |
Information Related
Intel Quartus Prime Pro Edition: Versione 22.1 Software è Supportu per i Dispositivi Note di versione
CPRI Intel FPGA IP v19.4.2
Tabella 4. v19.4.2 2022.04.04
| Versione Intel Quartus Prime Pro Edition | Descrizzione | Impattu |
| 21.4 | Aggiuntu 1.2288G CPRI Line Bit Rate supportu per i dispositi Intel Agilex F-tile. | — |
Information Related
Intel Quartus Prime Pro Edition: Versione 21.4 Software è Supportu per i Dispositivi Note di versione
CPRI Intel FPGA IP v19.4.0
Tabella 5. v19.4.0 2021.11.11
| Versione Intel Quartus Prime Pro Edition | Descrizzione | Impattu |
| 21.2 | Aggiuntu novu paràmetru: Generate exampu disignu per (ED_TYPE) | — |
| 21.1 | Supportu aghjuntu per i dispositi Intel Agilex F-tile. | — |
| Aggiuntu novu paràmetru: Abilita a resincronizazione di u numeru di frame radio CPRI à u valore desideratu. | — | |
| Aggiuntu novu signalu: aux_bfn_resync_value [11: 0]. | — | |
| Aggiuntu supportu di simulatore Xcelium * per Design Example. | — |
Information Related
- Intel Quartus Prime Pro Edition: Versione 21.1 Software è Supportu per i Dispositivi Note di versione
- Intel Quartus Prime Pro Edition: Versione 21.2 Software è Supportu per i Dispositivi Note di versione
CPRI Intel FPGA IP v19.3.0
Tabella 6. v19.3.0 2021.03.05
| Versione Intel Quartus Prime Pro Edition | Descrizzione | Impattu |
| 20.4 | Supportu aghjuntu per i dispositi Intel Agilex E-tile. | — |
| Aggiuntu supportu di 12165.12 Mbps line bit rate per i dispositi Intel Arria® 10. | — | |
| Restrizzione di Design Synopsys mejorata file. Aggiunta capacità di limità ogni istanza specificamente in modu chì nisuna limitazione si sovrappone trà istanze CPRI di cunfigurazioni diverse. | — | |
| Aggiuntu 3072.0 Mbps, 6144.0 Mbps è 12165.12 Mbps line bitrate supportu per i dispositivi Intel Stratix® 10 E-tile. | — |
Information Related
Intel Quartus Prime Pro Edition: Versione 20.4 Software è Supportu per i Dispositivi Note di versione
CPRI Intel FPGA IP v19.2.0
Tabella 7. v19.2.0 2019.10.01
| Versione Intel Quartus Prime Pro Edition | Descrizzione | Impattu |
| 19.2 | Aghjunghje supportu per i dispositi Intel Stratix 10 E-tile. | — |
| Aggiunti novi parametri: U tile transceiver per esse usatu è
Abilita a correzione di errore in avanti Reed-Solomon (RS-FEC). |
— |
Information Related
Intel Quartus Prime Pro Edition: Versione 19.2 Software è Supportu per i Dispositivi Note di versione
CPRI Intel FPGA IP v18.1
Tabella 8. v18.1 2019.05.17
| Version Intel Quartus Prime | Descrizzione | Impattu |
| 18.1 | Cambiatu u nome di l'IP in CPRI Intel FPGA IP in Intel Quartus Prime IP Catalog. | — |
| Rinominatu u paràmetru IP: Altera Debug Master Endpoint (ADME) à Endpoint Native PHY Debug Master (NPDME). | — | |
| Aggiuntu novu registru: IP_INFO. | — | |
| Aggiuntu un novu bit di registru in u Registru TX_SCR: tx_scr_active. | — | |
| Hè aghjuntu u registru DEBUG_STATUS à l'offset 0xA0 | ||
| Aggiuntu 12165.12 Mbps è 24330.24 Mbps line bit rate support for Intel Stratix 10 devices. | ||
| Aggiuntu u modu di clock core Hybrid. | ||
| Aggiuntu supportu per l'interfaccia 64-bit. |
Information Related
- Intel Quartus Prime Pro Edition: Versione 18.1 Software è Supportu per i Dispositivi Note di versione
- Intel Quartus Prime Standard Edition: Versione 18.1 Software è Supportu per i Dispositivi Note di versione
CPRI v7.0 IP Core v17.1
Tabella 9. Versione 17.1 di ghjennaghju 2019
| Descrizzione | Impattu |
| Prima versione di u core IP CPRI v7.0. | — |
| Verificatu in u software Intel Quartus Prime v17.1. | — |
| I dispositi Intel Stratix 10 cù transceivers H- è L-tile sò avà dispunibili in Intel Quartus Prime Pro Edition v17.1 per tutte e frequenze di linea CPRI eccettu 0.6144 Gbps. |
— |
| Aggiuntu novu paràmetru: Larghezza di a strada di dati. | |
| Abilita a negoziazione automatica di u bit rate di linea hè avà dispunibule per i dispositi Intel Stratix 10. | — |
| Aggiuntu un novu input di fonte di clock hibridu. | — |
| Aggiuntu u supportu di u dispositivu Arria V GZ per a velocità di bit di linea CPRI di 8.11008 Gbps. | — |
| Cambia u nome di l'IP in u catalogu IP Intel Quartus Prime à CPRI. | — |
CPRI v6.0 IP Core v17.0
Tabella 10. Versione 17.0 ghjennaghju 2018
| Descrizzione | Impattu |
| Verificatu in u software Intel Quartus Prime v17.0. | — |
| U supportu di u dispositivu Intel Stratix 10 cù transceivers H- è L-tile sò avà dispunibili in Intel Quartus Prime Pro Edition v17.0 per i tassi di bit di linea CPRI di 1.2288 Gbps è 10.1376 Gbps. |
— |
| Eliminatu u supportu di a famiglia di dispositivi Intel Arria 10 per a velocità di bit di linea CPRI di 0.6144 Gbps. | — |
| Aggiunti novi paràmetri VCCR_GXB è VCCT_GXB supply voltage per u transceiver in Intel Stratix 10 variazioni di u core di u dispositivu IP. |
— |
| Aghjunghjite i seguenti novi registri è signali in variazioni di u dispositivu core Intel Stratix 10 IP:
• Aghjunghjite dui registri novi: XCVR_TX_FIFO_DELAY, è XCVR_RX_FIFO_DELAY. • Aghjunghjite dui signali novi: latency_sclk, latency_sreset_n |
— |
CPRI v6.0 IP Core v14.1
Tabella 11. Versione 14.1 dicembre 2014
| Descrizzione | Impattu | Notes |
| Verificatu in u software Quartus II v14.1. | — | — |
CPRI v6.0 IP Core v14.0
Tabella 12. Versione 14.0 June 2014
| Descrizzione | Impattu | Notes |
| Prima versione di u core IP CPRI v6.0. | — | — |
| Aghjurnatu per sustene u novu Catalogu IP. Per più infurmazione nantu à u Catalogu IP, riferite à Catalogu IP è Editore di Parametri in Introduzione à Altera IP Cores. |
— |
— |
| Rinominatu Includite l'accessu à u Vendor Specific Space (VSS) attraversu l'interfaccia CPU paràmetru à Includite tutte l'accessu di e parolle di cuntrollu attraversu l'interfaccia CPU per spiegà megliu a funzione di u paràmetru. A funziunalità di u paràmetru ferma cum'è era in e versioni 13.1 è 13.0. |
— |
— |
| Rinominatu Prufundità di u buffer di u receptore paràmetru à Prufundità FIFO di u ricevitore. A funziunalità di u paràmetru ferma cum'è era in e versioni 13.1 è 13.0. |
— |
— |
CPRI v5.0 IP Core v13.1
Nota: U core IP CPRI v5.0 hè programatu per l'obsolescenza di u produttu è u supportu discontinuu cum'è descrittu in PDN1603. Dunque, Intel ùn ricumande micca l'usu di stu core IP in novi disinni. Per più infurmazione nantu à l'offerta attuale di Intel FPGA IP, riferite à a Intel FPGA Intellectual Property websitu.
Versione 13.1 Novembre 2013
| Descrizzione | Impattu | Notes |
| Eliminatu u supportu per a famiglia di dispositivi HardCopy IV GX. | — | — |
| Migliuratu u bancu di prova di dimostrazione. | — | — |
| Utilizazione di risorse mejorata. | — | — |
Information Related
Notificazione di discontinuazione di u produttu: PDN1603
CPRI v5.0 IP Core v13.0
Tabella 14. Versione 13.0 di maghju 2013
| Descrizzione | Impattu | Notes |
| Aggiuntu un novu paràmetru per u cuntrollu di l'utilizatori di l'inclusione o l'esclusione di l'interfaccia di u software à e parolle di cuntrollu tutale. |
— |
— |
| Aggiuntu un novu paràmetru per u cuntrollu di l'utilizatori di l'inclusione o l'esclusione di a funzione di calibrazione di ritardu di andata e ritorno. |
— |
— |
| Utilizazione ridotta di risorse in i dispositi 28-nm. | — | — |
Information Related
Notificazione di discontinuazione di u produttu: PDN1603
CPRI Intel FPGA IP User Guide Archives
Per l'ultime versioni è precedenti di a guida di l'utilizatore CPRI Intel FPGA IP, riferite à a versione HTML di u CPRI Intel FPGA IP User Guide. Selezziunate a vostra versione desiderata è cliccate Scaricate. Se una versione IP o software ùn hè micca listata, a guida d'utilizatore per l'IP precedente o versione di software s'applica. E versioni IP sò listessi cù e versioni di u software Intel Quartus Prime Design Suite finu à v19.1. Da a versione di u software Intel Quartus Prime Design Suite 19.2 o più tardi, l'IP anu un novu schema di versione IP da Intel Corporation. Tutti i diritti riservati. Intel, u logu Intel è altri marchi Intel sò marchi di Intel Corporation o di e so filiali. Intel garantisce a prestazione di i so prudutti FPGA è semiconduttori à e specificazioni attuali in cunfurmità cù a garanzia standard di Intel, ma si riserva u dirittu di fà cambiamenti à qualsiasi prudutti è servizii in ogni mumentu senza avvisu. Intel ùn assume alcuna rispunsabilità o responsabilità derivante da l'applicazione o l'usu di qualsiasi informazione, pruduttu o serviziu descritta quì, salvu cum'è espressamente accunsentutu in scrittura da Intel. I clienti di Intel sò cunsigliati per ottene l'ultima versione di e specificazioni di u dispositivu prima di confià nantu à qualsiasi infurmazione publicata è prima di fà ordini per prudutti o servizii. * Altri nomi è marche ponu esse rivendicate cum'è a pruprietà di l'altri. ISO 9001:2015 Registered CPRI Intel® FPGA IP Core Release Notes
- Versione in linea
- Mandate Feedback
- ID: 683403
- Versione: 2022.11.15
Documenti / Risorse
 |
intel v19.4.2 CPRI FPGA IP [pdfGuida di l'utente v19.4.2, v19.6.0, v19.5.0, v19.4.2 CPRI FPGA IP, CPRI FPGA IP, FPGA IP, IP |